JP2730187B2 - データ通信システム - Google Patents

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は工作機の工具や工場における部品，製品の管
理又は物流システム等に用いられるデータ通信システム
に関するものである。

〔従来の技術〕

従来工作機の工具の管理や工場における組立搬送ライ
ンでの部品，製品の識別等を機械化するためには、工
具，部品，製品等の種々の物品を識別して管理するシス
テムが必要となる。そこで特開昭63−221950号のように
識別対象物にメモリを有するデータキャリアを設け、外
部からデータ伝送によってデータキャリアのメモリに必
要な情報を書込んでおき、必要に応じてその情報を読出
すようにしたデータ通信システムが提案されている。

〔発明が解決しようとする課題〕

しかるにこのような従来の識別システムにおいて、上
位コンピュータに書込／読出制御ユニット等のIDコント
ローラを接続しデータキャリアとの間で動作を確認する
場合には、上位のコンピュータと書込／読出制御ユニッ
トのみの間で折り返しの通信テストを行ったりヘッド部
の有無の確認を行ったり、又は書込／読出制御ユニット
にデータキャリアを接近させて配置し、所定のデータを
データキャリアに書込み又は読出すことができるかどう
かを判定するようにしている。

しかるにこのような従来の識別システムにおいて、確
実に動作を確認するためにはデータキャリアが必要とな
り、データキャリアを所定の位置に配置しなければ容易
に動作を確認することができないという欠点があった。

本発明はこのような従来のデータ通信システムの動作
を確認する際の問題点に鑑みてなされたものであって、
データキャリアを用いることなく確実に動作を確認でき
るようにすることを技術的課題とする。

〔課題を解決するための手段〕

本発明は書込／読出制御ユニットとデータキャリアと
の間でシリアルデータの半二重データ伝送を行うデータ
通信システムであって、書込／読出制御ユニットは、デ
ータキャリアに対向する面に設けられた第１のコイルを
有する発振器と、データ送信時には送信データ信号に対
応させて第1,第２のデューティ比を有し、データ受信時
及び動作確認には夫々一定の第3,第４のデューティ比を
有する一定周期の送信パルス信号を発生し、発振器に該
一定周期の送信パルス信号を与えることによってその発
振を断続する送信パルス発生手段と、発振器の発振周波
数に実質的に等しい共振周波数を有し、データキャリア
に対向する面に設けられた第２のコイルを含む第１の共
振回路と、送信パルス発生手段の送信パルスに対応した
信号が与えられ、データ受信時には発振器の発振停止時
のタイミングを有し、動作確認時には送信パルスに同期
した受信ゲート信号を発生する受信ゲート信号発生手段
と、受信ゲート信号発生手段の受信ゲート信号が与えら
れる間に第１の共振回路に得られる電磁誘導信号を検波
する検波回路と、受信ゲート信号の所定タイミングで検
波回路の出力をサンプリングするサンプルホールド回路
と、サンプルホールド回路のホールド信号を所定レベル
で弁別する第１の比較器と、動作確認時に検波回路の出
力を所定の閾値レベルで弁別して表示する動作表示手段
と、を有するものであり、データキャリアは、書込／読
出制御ユニットの発振器の発振周波数に実質的に等しい
共振周波数を有し書込／読出制御ユニットに対向する面
に設けられた第３のコイルを含む第２の共振回路と、第
２の共振回路に得られる信号を検波する検波回路と、検
波出力を所定の閾値レベルで弁別することによって送信
パルス信号を得る第２の比較器と、第２の比較器の比較
信号に基づいて第２の共振回路に得られる発振信号を弁
別して整形するクロック弁別回路と、書込／読出制御ユ
ニットからのデータ受信時に第２の比較器の出力及びク
ロック弁別回路のクロック信号に基づいて第1,第２のデ
ューティ比の送信パルス信号より送信データ信号を復調
するデータ復調手段と、第２の共振回路とアース間に接
続されたスイッチング素子を有し、書込／読出制御ユニ
ットへのデータ伝送時に第２の比較器より得られる第３
のデューティ比の送信パルス信号に基づいて発振器の発
振停止のタイミングで該スイッチング素子を送信データ
に対応させて断続することにより第２の共振回路に生じ
る残響を制御する残響制御手段と、を有することを特徴
とするものである。

〔作用〕

このような特徴を有する本発明によれば、書込／読出
制御ユニットは一定の周期で発振器の発振を断続させ、
送信時にはそのデューティ比を変化させることによって
二値信号をデータキャリア側に送信するようにしてい
る。データキャリア側はこの信号を検波し所定の閾値レ
ベルで弁別することによって送信パルス信号を復調する
と共に、書込／読出制御ユニットより得られる発振器の
発振信号を整形してクロックとし、そのクロック信号に
基づいてデューティ比を弁別して元の送信データ信号を
復調するようにしている。データキャリアから書込／読
出制御ユニットにデータを伝送する際には、書込／読出
制御ユニットより一定の第３のデューティ比によって発
振器の発振を断続すると共に、発振の停止時に第２のユ
ニットの共振回路に設けられるスイッチを送信データ信
号に応じて断続することによって書込／読出制御ユニッ
トの共振回路に得られる残響を制御するようにしてい
る。書込／読出制御ユニットは発振器に与える送信パル
ス信号に基づきその発振の停止期間内の受信ゲート信号
を発生させると共に、受信ゲート信号によって残響のみ
を取り出しその残響を検波している。そして受信ゲート
信号の所定タイミングでその信号をサンプリングして第
１の比較器に与えて所定閾値レベルで弁別することによ
ってデータキャリアから得られる送信信号を復調するよ
うにしている。

そして全体の動作を確認する際には所定周期で送信パ
ルスを第１のコイルより送出し、そのとき送信パルスに
同期させて受信ゲート信号により第２の共振回路に得ら
れる信号を増幅して検波し、その出力が所定レベルかど
うかを判断することによってデータキャリアを用いるこ
となくデータ通信システムの動作を確認するようにして
いる。

〔発明の効果〕

このように本発明によれば、電磁結合を利用して２つ
のユニット間でシリアルデータの半二重データ伝送を行
うようにしており、動作を確認するときには書込／読出
制御ユニットのみで送信回路及び受信回路の動作を確認
することができる。又書込／読出制御ユニットに符号化
回路や復号化回路等が設けられている場合にはその動作
も同時に診断することが可能になるという効果が得られ
る。

〔実施例の説明〕

第２図は本発明の一実施例によるデータ通信システム
の全体構成を示すブロック図である。本図においてデー
タ通信システムは書込／読出制御ユニット１と、物品２
等に取付けられるデータキャリア３を有している。書込
／読出制御ユニット１はデータキャリア３に対向する位
置に第1,第２のコイルL1,L2を有しており、データキャ
リア３もこれらのコイルに対向する位置に第３のコイル
L3を有している。書込／読出制御ユニット１は例えば更
に上位の制御機器４に接続される。上位制御機器４は書
込／読出制御ユニット１に送信コントロール信号（CT）
を送出した後送信データSDを送出し、書込／読出制御ユ
ニット１から得られる受信データRDを読込むようにして
いる。

して書込／読出制御ユニット１は第１図に詳細なブロ
ック図を示すように、一定のクロック信号を発生するク
ロック発生器11及びそのクロック信号に基づいてタイミ
ング信号を発生するタイムコントローラ12,送信パルス
発生回路13が設けられる。タイムコントローラ12うは上
位の制御機器４より得られる送信コントロール信号（C
T）が与えられれば送信パルス発生回路13と受信ゲート
発生回路14に送受信切換信号を送出するものであり、上
位制御機器４はこの送信コントロール信号を与えた後送
信パルス発生回路13に送信データSDを送る。送信パルス
発生回路13はタイムコントローラ12から受信切換信号が
送信状態となるタイミングでクロック発生器11のクロッ
クを所定周期計数して一定の周期で送信データSDに応じ
て第１及び第２のデューティ比となる送信パルス信号を
発生するものであって、その出力は発振器15に与えられ
る。発振器15は送信パルス発生回路13より送信パルス信
号が与えられたときにのみ一定の周波数の発振をするも
のであり、その発振出力は増幅器16を介して送信用とな
る第１のコイルL1に与えるものである。又書込／読出制
御ユニット１には受信用となる第２のコイルL2が設けら
れる。コイルL2にはコンデンサC1が並列に接続され発振
器15の発振周波数に共振する第１の共振回路17を構成し
ており、その両端に得られる誘起電圧が増幅器18に与え
られる。増幅器18は誘起電圧を増幅するものであり、そ
の出力をアナログスイッチ19を介して検波回路20に与え
る。受信ゲート発生回路14は通常のデータ伝送時にはタ
イムコントローラ12により与えられる送受信切換信号が
受信状態となっているときに送信パルスの立下りから所
定時間、例えば１クロック分遅らせた受信ゲート信号を
発生するものであり、自己診断時には送信パルスに同期
した受信ゲート信号を発生するものである。受信ゲート
信号はゲート信号としてアナログスイッチ19に与えられ
る。又クロック発生器11及び受信ゲート発生回路14の受
信ゲート信号はサンプリング信号発生回路21にも与えら
れている。サンプリング信号発生回路21は受信ゲート信
号の所定のタイミング、例えば終了直前の１クロック分
の信号をサンプリング信号としてサンプルホールド回路
22に与えるものである。検波回路20はアナログスイッチ
19を介して得られる信号を検波し、積分信号又はその包
絡線信号を得るものであり、検波信号はサンプルホール
ド回路22に与えられる。サンプルホールド回路22はサン
プリング信号に基づいて入力信号をホールドするもので
あり、その出力は第１の比較器23に与えられる。比較器
23は所定の閾値レベルでホールドされている信号を弁別
することによって二値信号を得るものであり、その出力
は受信信号RDとして上位の制御機器４に与えられる。又
検波回路20の出力は比較器24にも与えられる。比較器24
は自己診断時に検波回路20より得られる出力を所定の閾
値レベルと比較する比較器であって、その出力は表示駆
動装置25に与えられる。表示駆動装置25は所定の閾値レ
ベルを越えるときに動作確認用の表示手段、例えば発光
ダイオード26を点灯させるものである。

データキャリア３は第３図に示すように書込／読出制
御ユニット１に対向する面に設けられたコイルL3及びコ
ンデンサC2から成る第２の共振回路30を有しており、そ
の両端の誘起電圧が検波回路31及びダイオードブリッジ
32に与えられる。検波回路31はこの信号を検波するもの
であり、その出力は第２の比較器33に与えられる。又ダ
イオードブリッジ32は共振回路に得られる誘起電圧を全
波整流して定電圧回路34に与える。定電圧回路34はその
整流された電圧を平滑し、一定の電圧としてデータキャ
リア３の各ブロックに供給するものである。比較器33に
は所定の閾値レベルが設定され、検波出力をその閾値で
弁別するものであり、比較器33の出力はクロック弁別回
路35,カウンタ36及びデジタルコンパレータ37に与えら
れる。クロック弁別回路35の入力端は図示のように共振
回路30の一端に接続されており、共振回路30に得られる
発振周波数のクロックを送信パルスが与えられたときに
検出するものであって、そのクロック信号をカウンタ36
に与える。カウンタ36はこのクロック信号を計数するも
のであり、その計数値はデジタルコンパレータ37に与え
られる。デジタルコンパレータ37は比較器33より比較信
号が与えられたときにカウンタ36の計数値を一定の計数
値と比較し、その計数値を越えているか否かによって
「Ｌ」もしくは「Ｈ」の出力を得るものであり、その出
力をメモリ制御部38に与える。メモリ制御部38にはデー
タキャリア３の記憶手段であるメモリ39が接続される。
書込／読出制御ユニット１から得られる信号はデータ及
びコマンドであるため、メモリ制御部38はこのコマンド
に基づいて与えられたデータをメモリ39に書込むと共
に、メモリ39内のデータを読出すように制御するもので
ある。又メモリ制御部38の出力は残響制御パルス発生器
40に与えられる。残響制御パルス発生器40は比較器33の
出力が「Ｌ」レベルとなる所定のタイミングでメモリ制
御部38から読出された書込／読出制御ユニット１に送出
する送信データに基づいてその送出データが「Ｈ」レベ
ルのときに所定幅の残響制御パルスを発生するものであ
る。さて共振回路30の両端には夫々アースとの間に抵抗
を介してスイッチング素子であるFET41,42が接続され
る。FET41,42は残響制御パルス発生器40の残響制御パル
スに基づいて共振回路30の両端を夫々接地するように制
御するものである。

ここでカウンタ36及びデジタルコンパレータ37は、弁
別されたクロック信号と第1,第２のデューティ比を有す
る比較器33の出力、即ち書込／読出制御ユニット１から
与えられる送信パルス信号に基づいて送信データSDを判
別するデータ復調手段43を構成している。又残留制御パ
ルス発生器40と共振回路30の両端を接地するスイッチン
グ素子であるFET41,42は共振回路30の残響を制御する残
響制御手段44を構成している。

（実施例の動作） 次に本実施例の動作についてタイムチャートを参照し
つつ説明する。まず書込／読出制御ユニット１よりデー
タキャリア３に信号を伝送する際には、上位の制御機器
４よりタイムコントローラ12に送信コントロール信号CT
が送出される。そうすればタイムコントローラ12は送信
パルス発生回路13に送信切換信号を与える。その後第４
図（ａ）に示すように上位の制御機器４より送信データ
SD（例えば図示のように「HLLH」）の信号が送信パルス
発生回路13に加えられる。そうすれば送信パルス発生回
路13は第４図（ｂ）に示すように時刻t₁,t₃,t₅及びt₆よ
り一定の周期Ｔで送信データの論理レベルに対応した第
1,第２のデューティ比の送信パルス信号を発生する。こ
の信号によって第４図（ｃ）に示すように発振器15の発
振が断続される。従ってデータキャリア３が近接してい
る場合には、共振回路30の両端に第４図（ｄ）に示すよ
うに発振器15の駆動時間、即ち時刻t₁〜t₂,t₃〜t₄……
に一定の振幅の信号が得られ、その後減衰する信号が得
られることとなる。この信号は検波回路31によって検波
されて所定の閾値レベルで比較されるため、比較器33に
より第４図（ｅ）に示すような送信パルス信号と同一の
信号が得られる。この信号が「Ｈ」レベルである時刻t₁
〜t₂には第４図（ｆ）に示すようにそのクロック信号が
抽出される。この信号がカウンタ36に与えられて計数さ
れる。カウンタ36には時刻t₁からの計数が開始されたと
きにはその出力が立下る時刻t₂の時点では所定値より大
きい計数値が得られ、時刻t₃より計数を開始したときに
は時刻t₄の時点では所定値より低い計数値が得られてい
る。従ってデジタルコンパレータ37は時刻t₂,t₄にその
計数値を弁別し、第４図（ｇ）に示すように送信データ
SDより１周期遅れたタイミングでメモリ制御部38に信号
を出力する。こうすれば書込／読出制御ユニット１より
データキャリア３にデータを伝送することができる。そ
してFSK信号と異なり一定の周波数の信号を断続するだ
けであるため、共振回路30の共振周波数は発振器15の発
振周波数と一致させておくことによって高い能率でデー
タ伝送を行うことができる。又書込／読出制御ユニット
１の発振器15の出力を大きくすればそれにつれてデータ
キャリア３に誘起される電圧レベルが高くなるため、発
振出力によって通信距離を大きくすることができる。

次にデータキャリア３から書込／読出制御ユニット１
にデータを伝送する際には、まず書込／読出制御ユニッ
ト１のタイムコントローラ12の送受信切換信号が受信状
態に切換えられ、送信パルス発生回路13は第５図（ａ）
に示すような一定の第３のデューティ比、例えば50％の
デューティ比の一定周期Ｔの送信パルス信号を発生す
る。そうすれば発振器15が周期的に断続されるため第５
図（ｂ）に示すような発振信号がコイルL1よりデータキ
ャリア３に伝えられることとなる。従って比較器33は第
５図（ｃ）に示すようなデューティ50％のクロック信号
を出力することになる。このクロック信号に基づいてメ
モリ制御部38よりデータ信号が読出される。第５図
（ｄ）はメモリ制御部38より読出された信号が「HLHL」
である信号の例を示しており、この信号が残響制御パル
ス発生器40に与えられる。残響制御パルス発生器40はこ
の信号の論理レベルに基づいて比較器33の立下りの時点
で第５図（ｅ）に示すように所定幅の残響制御パルスを
出力する。この信号がFET41,42に与えられて断続され
る。従ってFET41,42がオフ状態では、第５図（ｆ）の時
刻t₉以後等に示すように共振回路30に減衰信号が生じて
いるが、FET41,42をオンとする時刻t₁₁以後には共振回
路30の両端が接地されるため、データキャリア３の共振
回路30にはほとんど残響が生じることがない。一方書込
／読出制御ユニット１の共振回路17に得られる信号は発
振器15が駆動される時刻t₈〜t₉,t₁₀〜t₁₁……の間は一
定の高い振幅レベルを有するが、それ以後の時刻t₉〜t
₁₀,t₁₁〜t₁₂……はデータキャリア３の共振回路30の残
響に応じて低いレベルの残響が残存する。そして送信パ
ルスがオフとなる周期より短い一定の周期で第５図
（ｈ），（ｉ）に示すように受信ゲート信号発生回路14
より受信ゲート信号が発生し、その間だけ閉成するアナ
ログスイッチ19を介して検波回路20に信号が伝えられ
る。そしてその立下りの直前で第５図（ｋ）に示すよう
にサンプリング信号がサンプルホールド回路22に与えら
れる。従ってサンプルホールド回路22の出力が比較器23
によって閾値と弁別されるため、比較器23より第５図
（ｌ）に示すような信号、即ち第５図（ｄ）と同様のメ
モリ読出信号が書込／読出制御ユニット１に送信周期Ｔ
だけ遅れて伝達されることとなる。

さてこのデータ通信システムの動作を確認するために
はデータキャリアを用いることなく書込／読出制御ユニ
ットのみでその確認を行うようにしている。第６図はこ
の場合のタイムチャートを示すものである。この場合に
は上位制御機器４より自己診断モードの信号を書込／読
出制御ユニット１に送出する。そうすれば送信パルス発
生回路13及び受信ゲート信号発生回路14は第４のデュー
ティ比、例えばデューティ比が50％で一定の周期を持つ
信号を同期して発生させる。この場合にはデータキャリ
ア３より書込／読出制御ユニット１にデータを伝送する
場合と同様にデューティが例えば50％の所定の周期の送
信パルスによって第６図（ｂ）に示すように発振器15を
駆動する。そうすれば第１の共振回路17の両端には第６
図（ｃ）に示すように発振器15の出力信号が伝わりその
後減衰する減衰振動が得られることとなる。ここで書込
／読出制御ユニットのコイルL1と共振回路17との間隔等
はあらかじめ知ることができるため、共振回路17に得ら
れる振幅レベル等も既知のレベルとなっている。そして
受信ゲート信号発生回路14より送信パルスと同一のゲー
ト信号を発生するため、第６図（ｅ）に示すようにアナ
ログスイッチ19を介して発振器15の発振信号と同一の信
号が取出される。この信号を第６図（ｆ）に示すように
検波回路20により検波し、比較器24で所定の閾値レベル
と弁別する。そうすれば閾値レベルを越える時点で第６
図（ｇ）に示すような信号が得られることとなり、この
信号により表示駆動装置259を介して表示用の発光ダイ
オード26を点灯させる。又書込／読出制御ユニットの送
信部や受信部に異常がある場合には、送信パルスが発生
しても共振回路17には信号が伝えられなかったり、検波
出力が得られないこととなるため発光ダイオード26は点
灯しない。従って発光ダイオード26の点灯状態によって
書込／読出制御ユニットの送信部及び受信部が正常に動
作しているかどうかをデータキャリアを用いることなく
容易に確認することができる。又書込／読出制御ユニッ
トに送信信号SDを符号化する符号化回路が設けられ比較
器23の出力側に受信信号RDを元の信号に復号化する復号
化回路が設けられている場合には、夫々の回路が正常に
動作しているかどうかも確認することができる。

【図面の簡単な説明】

第１図は本発明のデータ通信システムの一実施例の書込
／読出制御ユニットの構成を示すブロック図、第２図は
その全体構成を示すブロック図、第３図はデータキャリ
アの構成を示すブロック図、第４図は書込／読出制御ユ
ニットよりデータキャリアにデータを伝送する際の各部
の波形を示すタイムチャート、第５図はデータキャリア
より書込／読出制御ユニットに信号を伝送する際の各部
の波形を示すタイムチャート、第６図は本実施例におい
て書込／読出制御ユニットを用いて動作の確認をする際
の各部の波形を示すタイムチャートである。 １……書込／読出制御ユニット、３……データキャリ
ア、４……制御機器、L1,L2,L3……コイル、11……クロ
ック発生器、12……タイムコントローラ、13……送信パ
ルス発生回路、14……受信ゲート信号発生回路、15……
発振器、17,30……共振回路、19……アナログスイッ
チ、20,31……検波回路、22……サンプルホールド回
路、23,33……比較器、24……比較器、25……表示駆動
装置、26……発光ダイオード、34……整流・平滑回路、
35……クロック弁別回路、36……カウンタ、37……デジ
タルコンパレータ、38……メモリ制御部、39……メモ
リ、40……残留制御パルス発生器、41,42……FET、43…
…データ復調手段、44……残響制御手段

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】書込／読出制御ユニットとデータキャリア
   との間でシリアルデータの半二重データ伝送を行うデー
   タ通信システムであって、 書込／読出制御ユニットは、 前記データキャリアに対向する面に設けられた第１のコ
   イルを有する発振器と、 データ送信時には送信データ信号に対応させて第1,第２
   のデューティ比を有し、データ受信時及び動作確認には
   夫々一定の第3,第４のデューティ比を有する一定周期の
   送信パルス信号を発生し、前記発振器に該一定周期の送
   信パルス信号を与えることによってその発振を断続する
   送信パルス発生手段と、 前記発振器の発振周波数に実質的に等しい共振周波数を
   有し、前記データキャリアに対向する面に設けられた第
   ２のコイルを含む第１の共振回路と、 前記送信パルス発生手段の送信パルスに対応した信号が
   与えられ、データ受信時には前記発振器の発振停止時の
   タイミングを有し、動作確認時には送信パルスに同期し
   た受信ゲート信号を発生する受信ゲート信号発生手段
   と、 前記受信ゲート信号発生手段の受信ゲート信号が与えら
   れる間に前記第１の共振回路に得られる電磁誘導信号を
   検波する検波回路と、 前記受信ゲート信号の所定タイミングで前記検波回路の
   出力をサンプリングするサンプルホールド回路と、 前記サンプルホールド回路のホールド信号を所定レベル
   で弁別する第１の比較器と、 前記動作確認時に前記検波回路の出力を所定の閾値レベ
   ルで弁別して表示する動作表示手段と、を有するもので
   あり、 前記データキャリアは、 前記書込／読出制御ユニットの発振器の発振周波数に実
   質的に等しい共振周波数を有し前記書込／読出制御ユニ
   ットに対向する面に設けられた第３のコイルを含む第２
   の共振回路と、 前記第２の共振回路に得られる信号を検波する検波回路
   と、 前記検波出力を所定の閾値レベルで弁別することによっ
   て送信パルス信号を得る第２の比較器と、 前記第２の比較器の比較信号に基づいて前記第２の共振
   回路に得られる発振信号を弁別して整形するクロック弁
   別回路と、 前記書込／読出制御ユニットからのデータ受信時に前記
   第２の比較器の出力及び前記クロック弁別回路のクロッ
   ク信号に基づいて第1,第２のデューティ比の送信パルス
   信号より送信データ信号を復調するデータ復調手段と、 前記第２の共振回路とアース間に接続されたスイッチン
   グ素子を有し、前記書込／読出制御ユニットへのデータ
   伝送時に前記第２の比較器より得られる第３のデューテ
   ィ比の送信パルス信号に基づいて前記発振器の発振停止
   のタイミングで該スイッチング素子を送信データに対応
   させて断続することにより第２の共振回路に生じる残響
   を制御する残響制御手段と、を有することを特徴とする
   データ通信システム。