JPH0226438A - データ通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は誘導電磁界を用いて非接触で近接する第１．第
２のユニット間でデータ通信を行うデータ通信装置に関
するものである。

〔従来技術〕

従来例えば特開昭６２−６３０５０号に示されているよ
うに、工作機械のツールシャンク等に夫々の工具データ
を保持するデータ記憶装置を設け、データ入出力装置か
らそのデータ記憶装置にデータをシリアル伝送して書込
んだり、書込まれた内容を読出したりするようにしたデ
ータ伝送装置が提案されている。このようなデータ伝送
装置では、データ入出力装置とデータ記憶装置間の通信
は夫々−定の高周波信号を用いてそれを周波数シフトキ
ーイング（Ｆ　Ｓ　Ｘ）変調することによって行われて
いる。

〔発明が解決しようとする課題〕

しかしながらこのような従来のデータ伝送装置によれば
、データ記憶装置及びデータ入出力装置にＦＳＫ信号を
復調するためのＰＬＬ回路等が必要となって多くの消費
電力を要する。データ記憶装置はデータ入出力装置から
誘起される交流電圧を整流して電源としている場合があ
り、このときには消費電力が多ければ誘起電圧が高くな
いとデータ通信が行えないため、通信可能な距離が短く
なるという欠点がある。又データ記憶装置側に電池を設
けている場合には電池寿命が短くなるという欠点があっ
た。一方出願人はデータ記憶装置の消費電力を少なくす
るために、データ記憶装置からデータ入出力装置にデー
タを伝送する際にその送信データに基づいて共振回路の
共振周波数を不連続に変化させるようにした方式を提案
している（未公開）。この場合にはデータ記憶装置の消
費電力を少なくすることができるが、データ入出力装置
との間の結合係数によって通信範囲が定まるためデータ
入出力装置からの出力を大きくしても通信距離を大きく
することができないという欠点がある。

又第１．第２のユニット間で一定周波数の信号を断続す
ると共に所定周期内でそのデユーティ比を変化させ、例
えばデユーティ比を３０％、５０％。

７０％と変化させることによって二値信号を伝送すると
共に電力を伝送するようにした通信装置を提案している
（未公開）。この場合にはデユーティ比の判別により誤
動作や同期エラーを生じる恐れがあるため、精度の高い
弁別回路やチエツク機能を有する制御装置を設ける必要
がある。又いずれの方法も半二重のデータ通信しか行え
ず、伝送したデータが正しく受信されたかどうかを直ち
に確認することができないという欠点があった。

本発明はこのような従、来のデータ伝送装置の問題点に
鑑みてなされたものであって、一定周波数のキャリアを
用いて全二重のデータ通信ができるようにすることを技
術的課題とする。

〔課題を解決するための手段〕

本発明は第１のユニットと第２のユニット間でシリアル
データのデータ伝送を行うデータ通信装置であって、第
１のユニットは、第２のユニットに対向する面に設けら
れた第１のコイルを有する発振器と、第１．第２のデユ
ーティ比の送信パルス信号を発生し、データ送信時には
送信データ信号に対応させて第１．第２のデユーティ比
を切換え、発振器に該送信パルス信号を与えることによ
ってその発振を断続する送信パルス発生手段と、発振器
の発振周波数に実質的に等しい共振周波数を有し、第２
のユニットに対向する面に設けられた第２のコイルを含
む第１の共振回路と、送信パルス発生手段の送信パルス
に対応した信号が与えられ発振器の発振停止時のタイミ
ングを有する受信ゲート信号を発生する受信ゲート信号
発生手段と、受信ゲート信号発生手段の受信ゲート信号
が与えられる間に第１の共振回路に得られる電磁誘導信
号を検波する検波回路と、受信ゲート信号の所定タイミ
ングで検波回路の出力をサンプリングするサンプルホー
ルド回路と、サンプルホールド回路のホールド信号を所
定レベルで弁別する第１の比較器と、を有するものであ
り、第２のユニットは、第１のユニットの発振器の発振
周波数に実質的に等しい共振周波数を有し第１のユニッ
トに対向する面に設けられた第３のコイルを含む第２の
共振回路と、第２の共振回路に得られる信号を検波する
検波回路と、検波出力を所定の閾値レベルで弁別するこ
とによって送信パルス信号を得る第２の比較器と、第１
のユニットからのデータ受信時に第２の出力に基づいて
第１．第２のデユーティ比を有する送信パルス信号より
送信データ信号を復調するデータ復調手段と、第２の共
振回路とアース間に接続されたスイッチング素子を有し
、第１のユニットへのデータ伝送時に第２の比較器より
得られる送信パルス信号に基づいて発振器の発振停止の
タイミングで該スイッチング素子を送信データに対応さ
せて断続することにより第２の共振回路に生じる残響を
制御する残響制御手段と、を有することを特徴とするも
のである。

〔作用〕

このような特徴を有する本発明によれば、第１のユニッ
トは送信データに基づいて第１．第２のデユーティ比の
送信パルスを常に発生し、データの送信時には送信デー
タによってそのデユーティ比を変化させて発振器の発振
を断続して第２のユニット側に送信するようにしている
。第２のユニット側はこの信号を検波し所定の閾値レベ
ルで弁別することによって送信パルス信号を復調し、更
にその信号のデユーティ比に基づいて元の送信データ信
号を復調するようにしている。又第２のユニットから第
１のユニットにデータを伝送する際には、第１のユニッ
トより任意のデータ系列の第１、第２のデユーティ比の
送信パルス信号に基づいて発振器の発振を断続しており
、発振の停止時に第２のユニットの共振回路に設けられ
るスイッチを送信データ信号に応じて断続することによ
って第１のユニットの共振回路に得られる残響を制御す
るようにしている。第１のユニットは発振器の発振の停
止期間内の受信ゲート信号を発生させると共に、受信ゲ
ート信号によって残響のみを取り出しその残響を検波し
ている。そして受信ゲート信号の所定タイミングでその
信号をサンプリングして第１の比較器に与えて所定閾値
レベルで弁別することによって第２のユニットから得ら
れる送信信号を復調するようにしている。

〔発明の効果〕

このように本発明によれば、電磁結合を利用して第１．
第２のユニット間でデータの伝送を行うことができる。

そして第２のユニットから第１のユニットにデータを伝
送する際には、第１のユニットより任意の信号を伝送す
ることによってデータ伝送がなされるため、第１のユニ
ットの送信データ系列を送信データによって変化させる
ことによって全二重のデータ伝送を行うことができる。

従って相互に送信したデータを順次他方のユニットに伝
送するようにすればビット毎に伝送内容をチエツクする
ことが可能となる。又第２のユニットから第１のユニッ
トにデータを伝送する際には、第１のユニットから得ら
れる信号の残響を送信データに基づいて制御するように
しているため、第１のユニットから第２のユニットに与
える発振出力を大きくすればそれに伴って残響レベルを
高くすることができる。従って第１のユニットに得られ
る残響の共振信号も大きくなるためデータ伝送距離を長
（することが可能となる。又第１．第２のユニットに設
けられた共振回路は発振器の発振周波数と実質的に一致
させるようにしているので、高い効率でデータ伝送を行
うことができ、ＳＮ比も向上させることができるという
効果が得られる。

〔実施例の説明〕

（実施例の構成） 第２図は本発明の一実施例によるデータ通信装置を物品
識別システムに適用した全体構成を示すブロック図であ
る。本図においてデータ通信装置は第１のユニットであ
る書込／読出制御ユニット１と、物品２等に取付けられ
る第２のユニットである１０ユニツト３を有している。

書込／読出制御ユニット１はＩＤユニット３に対向する
位置に第１．第２のコイルＬＬ、Ｌ２を有しており、Ｉ
Ｄユニット３もこれらのコイルに対向する位置に第３の
コイルＬ３を有している。書込／読出制御ユニ・７ト１
は例えば更に上位の制御機器４に接続される。上位制御
機器４は書込／読出制御ユニット１に送信コントロール
信号（ＣＴ）を送出した後送信データＳＤを送出し、書
込／読出制御ユニット１から得られる受信データＲＤを
読込むようにしている。

さて書込／読出制御ユニット１は第１図に詳細なブロッ
ク図を示すように、一定のクロック信号を発生するクロ
ック発生器１１及びそのクロック信号に基づいてタイミ
ング信号を発生するタイムコントローラ１２．送信パル
ス発生回路１３が設けられる。タイムコントローラ１２
は上位の制御機器４より得られる送信コントロール信号
（ＣＴ）が与えられれば送信パルス発生回路１３と受信
ゲート信号発生回路１４に送受信切換信号を送出するも
のであり、上位制御機器４は送信コントロール信号が与
えられれば送信信号を後述する変形バイフェーズ符号に
変換して送信データＳＤとして送信パルス発生回路１３
に与える。送信パルス発生回路１３はタイムコントロー
ラ１２から得られる送受信切換信号が送信状態となるタ
イミングでクロック発生器１１のクロックを計数して送
信データＳＤに対応してそのｒＨＪレベルでは７：５、
そのｒＬＪレベルでは３：５となるような第１゜第２の
デユーティ比の送信パルス信号を発生するものであって
、その出力は発振器１５に与えられる０発振器１５は送
信パルス発生回路１３より送信パルス信号が与えられた
ときにのみ一定の周波数の発振をするものであり、その
発振出力は増幅器１６を介して送信用となる第１のコイ
ルＬ１に与えるものである。又書込／読出制御ユニット
１には受信用となる第２のコイルＬ２が設けられる。

コイルＬ２にはコンデンサＣ１が並列に接続され発振器
１５の発振周波数に共振する第１の共振回路１７を構成
しており、その両端に得られる誘起電圧が増幅器１８に
与えられる。増幅器１８は誘起電圧を増幅するものであ
り、その出力をアナログスイッチ１９を介して検波回路
２０に与える。

受信ゲート信号発生回路１４はタイムコントローラ１２
により与えられる送受信切換信号が受信状態となってい
るときに送信パルスの立下りから所定時間、例えば１ク
ロック分遅らせた受信ゲート信号を発生するものである
。受信ゲート信号はゲート信号としてアナログスイッチ
１９に与えられる。又クロック発生器１１及び受信ゲー
ト信号発生回路１４の受信ゲート信号はサンプリング信
号発生回路２１にも与えられている。サンプリング信号
発生回路２１は受信ゲート信号の所定のタイミング、例
えば終了直前のｌクロック分の信号をサンプリング信号
としてサンプルホールド回路２２に与えるものである。

検波回路２０はアナログスイッチ１９を介して得られる
信号を検波し、積分信号又はその包絡線信号を得るもの
であり、検波信号はサンプルホールド回路２２に与えら
れる。

サンプルホールド回路２２はサンプリング信号に基づい
て入力信号をホールドするものであり、その出力は第１
の比較器２３に与えられる。比較器２３は所定の閾値レ
ベルでホールドされている信号を弁別することによって
二値信号を得るものであり、その出力は受信信号ＲＤと
して上位の制御機器４に与えられる。

ＩＤユニット３は第３図に示すように書込／読出制御ユ
ニット１に対向する面に設けられたコイルＬ３及びコン
デンサＣ２から成る第２の共振回路３０を有しており、
その両端の誘起電圧が検波回路３１に与えられる。検波
回路３１はこの信号を検波するものであり、その出力は
第２の比較器３２に与えられる。比較器３２には所定の
閾値レベルが設定され、検波出力をその閾値で弁別する
ものであり、比較器３２の出力はカウンタ３３及びデジ
タルコンパレータ３４に与えられる。カウンタ３３は比
較器３２の出力によってリセットされて送信パルスが与
えられる間にクロック発生器３５の一定の周期でクロッ
ク信号を計数しており、その計数値はデジタルコンパレ
ータ３４に与えられる。デジタルコンパレータ３４は比
較器３２の出力の立上り時にカウンタ３３の計数値を一
定の計数値と比較し、その計数値を越えているか否かに
よってｒＬＪもしくはｒＨＪの出力を得るものであり、
その出力をメモリ制御部３６に与える。

メモリ制御部３６にはＩＤユニット３の記憶手段である
メモリ３７が接続される。書込／読出制御ユニット１か
ら得られる信号はデータ及びコマンドであるため、メモ
リ制御部３６はこのコマンドに基づいて与えられたデー
タをメモリ３７に書込むと共に、メモリ３７内のデータ
を読出すように制御するものである。又メモリ制御部３
６の出力は残響制御パルス発生器３８に与えられる。残
響制御パルス発生器３８は比較器３２の出力がｒＬＪレ
ベルとなる所定のタイミングでメモリ制御部３６から読
出された書込／読出制御ユニット１に送出する送信デー
タに基づいてその送出データが「Ｈ」レベルのときに所
定幅の残響制御パルスを発生するものである。さて共振
回路３０の両端には夫々アースとの間に抵抗を介してス
イッチング素子であるＦＥＴ３９，４０が接続される。

ＦＥＴ３９．４０は残響制御パルス発生器３８の残響制
御パルスに基づいて共振回路３０の両端を夫々接地する
ように制御するものである。又本実施例ではＩＤユニッ
ト３は図示のように電池４１を有するものとし、この電
池４１から各部に電源が供給されている。

ここでカウンタ３３．デジタルコンパレータ３４及びク
ロック発生器３５は、カウンタ３３の計数値、即ち書込
／読出制御ユニソＩ−１から与えられる送信パルス信号
に基づいて送信データＳＤを判別するデータ復調手段４
２を構成している。又残留制御パルス発生器３８と共振
回路３０の両端を接地するスイッチング素子であるＦＥ
Ｔ３９゜４０は共振回路３０の残響を制御する残響制御
手段４３を構成している。

（実施例の動作） 次に本実施例の動作についてタイムチャートを参照しつ
つ説明する。ます書込／読出制御ユニット１よりＩＤユ
ニット３に信号を伝送する際には、上位の制御機器４よ
りタイムコントローラ１２に送信コントロール信号ＣＴ
が送出される。そうすればタイムコントローラ１２は送
信パルス発生回路１３に送信切換信号を与える。その後
上位の制御機器４より第４図（ａ）に示す送信すべきデ
ータに対応して第４図（ｂｌに示す変形バイフェーズ符
号である送信データＳＤが与えられる。送信データＳＤ
は送出すべき論理ｒＯＪレベルの送信では「ＨＬＪ、ｒ
ｌＪの送信ではｒＬＨＪとなるように変化する信号であ
って、ｒＨＪレベルの時間帯と「Ｌ」レベルの時間帯が
３：２の割合で変化するものとする。この送信データＳ
Ｄは送信パルス発生回路１３に加えられる。そうすれば
送信パルス発生回路１３は第４図（Ｃ）に示すように送
信データ「ＨＬＪに対応する時刻ｔｌ−ｈ、ｔ３〜Ｌ、
の間に夫々７：５及び３：５の割合の第１．第２のデユ
ーティ比を有する送信パルスを発生する。この信号によ
って第４図（ｄｌに示すように発振器１５の発振が断続
される。従ってＩＤユニット３が近接している場合には
、共振回路３０の両端に第４図（ｅ）に示すように発振
器１５の駆動時間、即ち時刻ｔ１〜ｔ！。

ｔ、〜ｔ４＋　ｔｓ〜ｔ、に一定の振幅の信号が得られ
、その後減衰する信号が得られることとなる。この信号
は検波回路３１によって検波されて所定の閾値レベルで
比較されるため、比較器３２により第４図（ｆ）に示す
ような送信パルス信号と同一の信号が得られる。この信
号がカウンタ３３及びデジタルコンパレータ３４に与え
られる。時刻ｔ、からの計数が開始されたときその出力
が立下る時刻ｔ！の時点でカウンタ３３に所定値より大
きい計数値が得られ、時刻ｔ、より計数を開始したとき
には時刻ｔ。

の時点では所定値より低い計数値が得られている。

従ってデジタルコンパレータ３４は時刻Ｆ＋　ｔ４にそ
の計数値を弁別し、第４図（幻に示すように送信データ
ＳＤより１周期遅れたタイミングでメモリ制御部３６に
信号を出力する。こうすれば書込／読出制御ユニットｌ
よりＩＤユニット３にデータを伝送することができる。

そして送信データＳＤは「Ｈ」レベルに対して７：５．
ｒＬＪレベルに対して３：５のデユーティ比であり、発
振器１５が発振出力を出す時間帯が７＝３と大幅に異な
るため、これらを混同することなく確実に弁別して出力
を得ることができる。更にＦＳＫ信号と異なり一定の周
波数の信号を断続するだけであるため、共振回路３０の
共振周波数は発振器１５の発振周波数と一致させておく
ことよって高い能率でデータ伝送を行うことができる。

又書込／読出制御ユニット１の発振器１５の出力を大き
くすればそれにつれてＩＤユニット３に誘起される電圧
レベルが高くなるため、発振出力を上げて通信距離を大
きくすることができる。

次にＩＤユニット３から書込／読出制御ユニット１にデ
ータを伝送する際には、ます書込／読出制４Ｂユニット
１のタイムコントローラ１２の送受信切換信号が受信状
態に切換えられ、送信パルス発生回路１３は第５図（ａ
）に示すように任意の送信データ、例えばｒＨＬＨＬ・
−−−−−−Ｊに対応する第１゜第２のデユーティ比の
送信パルス信号を交互に発生する。そうすれば発振器１
５が周期的に断続されるため第５図（ｂ）に示すような
発振信号がコイルＬ１よりＩＤユニット３に伝えられる
こととなる。

従って比較器３２は第５図（Ｃ）に示すように送信パル
スに対応したクロック信号を出力することとなる。この
クロック信号に基づいてメモリ制御部３６よりデータ信
号が読出される。第５図（ｄｌはメモリ制御部３６より
読出された信号がｒＨＬＬＨＬ−・・−」である信号の
例を示しており、この信号が残響制御パルス発生器３８
に与えられる。残響側Ｊ’Ｂハルス発生器３８はこの信
号の論理レベルに基づいて比較器３２の立下りの時点で
第５図（ｅｌに示すように所定幅の残響制御パルスを出
力する。この信号がＦＥＴ３９．４０に与えられて断続
される。従ってＦＥＴ３９，４０がオフ状態では、第５
図（ｆｌの時刻ｔ、以後等に示すように共振回路３０に
減衰信号が生じているが、ＦＥＴ３９．４０をオンとす
る時刻ｔ、以後には共振回路３０の両端が接地されるた
め、ＩＤユニット３の共振回路３０にはほとんど残響が
生じることがない。一方書込／読出制御ユニット１の共
振回路１７に得られる信号は発振器１５が駆動される時
刻ｔ、〜ｔ９．　ｔｌ。

〜ｔｌ＋　’−−−の間は一定の高い振幅レベルを有す
るが、それ以後の時刻り、〜ＬＩＯ＋　ｊｌｌ〜Ｌｚ”
−・・−・はＩＤユニット３の共振回路３０の残響に応
じて低いレベルの残響が残存する。そして送信パルスが
オフとなる周期より短い一定の周期で第５図（ｈｌに示
すように受信ゲート信号発生回路１４より受信ゲート信
号が発生し、その間だけ閉成するアナログスイッチ１９
を介して検波回路２０に信号が伝えられる。そしてその
立下りの直前で第５図（ｋ）に示すようにサンプリング
信号がサンプルホールド回路２２に与えられる。従って
サンプルホールド回路２２の出力が比較器２３によって
閾値と弁別されるため、比較器２３より第５図（１）に
示すような信号、即ち第５図（ｄ）と同様のメモリ読出
信号が書込／読出制御ユニットｌに送信周期だけ遅れて
伝達されることとなる。

ここで本実施例の動作説明ではＩＤユニット３と書込／
読出制御ユニット１間のデータ伝送を交互に行う場合に
ついて説明しているが、ＩＤユニット３よりデータを送
出する際は第５図（ａ）に示すように送信パルスは送信
データとしてｒＨＬＨＬ・−・・−・」に対応した信号
とする必要がなく、実際の送信データに基づいて送信パ
ルスを構成することができる。従ってこの場合にはＩＤ
ユニット３と書込／読出制御ユニット１とのデータ伝送
を同時に全二重で通信を行うことができる。従って書込
／読出制御ユニット１からデータを伝送する際には１周
期遅れてＩＤユニット３からＩＤユニットが受信したデ
ータを送り返すことによって伝送を確実にすることがで
きる。又同様にしてＩＤユニット３からデータを伝送す
る際にも書込／読出制御ユニット１から直ちに受信した
データを伝送するようにしてデータ伝送の信頼性を向上
させることができる。

尚本実施例は書込／読出制御ユニット１からＩＤユニッ
ト３にデータを伝送する際に変形されたマンチェスタ符
号を用いてデータを伝送するようにしているが、送信す
べき信号をそのまま送信データとして直接伝送するよう
にしてもよい。この場合には送信の各データ毎に一定周
期の信号を伝送することができないが、マンチェスタ符
号を用いる場合に較べて高速でデータを伝送することが
可能である。

又本実施例はＩＤユニット３のデータ復調手段としてク
ロックを計数するカウンタとデジタルコンパレータを用
い、デジタルコンパレータの出力によって発振信号のパ
ルス幅に対応した二値信号に弁別するようにしているが
、パルス幅を二値信号に復調する種々の構成、例えば比
較器に得られる信号を積分する積分回路と、その積分出
力を所定の閾値レベルで弁別する比較器とによってデー
タ復調手段を構成するようにしてもよい。

更に本実施例はＩＤユニット３の電源として内部に電池
を保持するようにした例を示しているが、ＩＤユニット
３の共振回路３０に整流・平滑回路を接続し、その回路
より得られる直流電圧を各ブロックに電源として供給す
るようにしてもよい。

【図面の簡単な説明】

第１図は本発明のデータ通信装置の一実施例による物品
識別システムの書込／読出制御ユニットの構成を示すブ
ロック図、第２図はその全体構成を示すブロック図、第
３図はＩＤユニットの構成を示すブロック図、第４図は
書込／読出制御ユニットよりＩＤユニットにデータを伝
送する際の各部の波形を示すタイムチャート、第５図は
ＩＤユニットより書込／読出制御ユニットに信号を伝送
する際の各部の波形を示すタイムチャートである。 １−・−・書込／読出制御ユニット　　３・−・・・・
・ＩＤユニット　　４−−−−−−・制御機器　　ＬＬ
、　　Ｌ２．　　Ｌ３・−・−・コイル　　１１−・−
・・クロック発生器　　１２・−・−タイムコントロー
ラ　　１３・−一一一一一送信パルス発生回路　　１４
−・・−受信ゲート信号発生回路１５・・・−発振器　
　１７．３０・・・・・・・・共振回路１９−−−−−
−−アナログスイッチ　　２０．３１−・−・・検波回
路　　２２・−・−サンプルホールド回路　　２３．３
２−・・・・・・比較器　　３３・・・・・・−カウン
タ　　３４−・・−デジタルコンパレータ　　３６−・
・−・メモリ制御部　　３７・・・・−メモリ　　３８
・−・−残留制御パルス発生器　　４１−・−・電池　
　４２・・−・−データ復調手段　　４３−−−−一残
響制御手段Ｉ！１図 特許出願人　　　立石電機株式会社 代理人　弁理士　岡本官喜（他１名） 第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）第１のユニットと第２のユニット間でシリアルデ
   ータのデータ伝送を行うデータ通信装置であって、 前記第１のユニットは、 前記第２のユニットに対向する面に設けられた第１のコ
   イルを有する発振器と、 連続的に第１、第２のデューティ比の送信パルス信号を
   発生し、データ送信時には送信データ信号に対応させて
   第１、第２のデューティ比を切換え、前記発振器に該送
   信パルス信号を与えることによってその発振を断続する
   送信パルス発生手段と、 前記発振器の発振周波数に実質的に等しい共振周波数を
   有し、前記第２のユニットに対向する面に設けられた第
   ２のコイルを含む第１の共振回路と、 前記送信パルス発生手段の送信パルスに対応した信号が
   与えられ前記発振器の発振停止時のタイミングを有する
   受信ゲート信号を発生する受信ゲート信号発生手段と、 前記受信ゲート信号発生手段の受信ゲート信号が与えら
   れる間に前記第１の共振回路に得られる電磁誘導信号を
   検波する検波回路と、 前記受信ゲート信号の所定タイミングで前記検波回路の
   出力をサンプリングするサンプルホールド回路と、 前記サンプルホールド回路のホールド信号を所定レベル
   で弁別する第１の比較器と、を有するものであり、 前記第２のユニットは、 前記第１のユニットの発振器の発振周波数に実質的に等
   しい共振周波数を有し前記第１のユニットに対向する面
   に設けられた第３のコイルを含む第２の共振回路と、 前記第２の共振回路に得られる信号を検波する検波回路
   と、 前記検波出力を所定の閾値レベルで弁別することによっ
   て送信パルス信号を得る第２の比較器と、 前記第１のユニットからのデータ受信時に前記第２の出
   力に基づいて第１、第２のデューティ比を有する送信パ
   ルス信号より送信データ信号を復調するデータ復調手段
   と、 前記第２の共振回路とアース間に接続されたスイッチン
   グ素子を有し、前記第１のユニットへのデータ伝送時に
   前記第２の比較器より得られる送信パルス信号に基づい
   て前記発振器の発振停止のタイミングで該スイッチング
   素子を送信データに対応させて断続することにより第２
   の共振回路に生じる残響を制御する残響制御手段と、を
   有することを特徴とするデータ通信装置。