JPH02194488A - 物品識別システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は工作機の」二具や工場における部品、製品の管
理又は物流システム等に用いられる物品の識別システム
に関し、特にそのデータ伝送時の信号形態に特徴を有す
る識別システムに関するものである。

（従来の技術〕 従来］−作機の工具の管理や工場における組立搬送ライ
ンでの部品、製品の識別等を機械化するためには、工具
１部品、製品等の挿々の物品を識別して管理するシステ
ムが必要となる。従来のこのような管理ジステＪ、とし
５ては、検知対象物にバーコード等から成るラベルを張
り付けて管理する方法や、データを二値で表すマグネッ
ト群を識別対象に取付は所定のマグネットの極性を外部
より反転させることによってデータを保持するようにし
た管理システムが知られでいる。しかしこのような管理
システムではデータの書き換えに手間がかかり、又デー
タの信頼性が低く保持できる情ａｍが少ないという問題
点があった。そこで識別対象物にメモリを設は接触式や
ベースバンド方式のデータ伝送によってこのようなメモ
リに必要な情報を書込んでおき、必要に応じてその情報
を読出すようにした物品識別システムも提案されている
。

〔発明が解決しようとする課題〕

しかしながらこのような従来の識別システｌ、によれば
、メモリの内容を保持しておくためにパンクアップ用め
電池を必要とし、管理に手間がかがると共に耐衝撃性、
耐振動性に劣るという欠点があった。

又データ伝送方式とＬ７て接触式１非接触式のシステム
が考えられるが、接触式の場合には位置合わせを正確に
行・う必要があり、又接点部分で接触不良の問題が生じ
易く、データを確実に書込むことができないという問題
点があった。又非接触式の場合には従来ベースバンド方
式によってデジタル信号を直接電磁波等を断続して信号
として物品に取付けられるメモリユニットに与えるよう
にしているが、高周波を断続しているためデータの伝送
距離が短く信頼性が低いという問題点があった。

又ベースバンド方式での伝送ではデータによって信号が
断続するためキャリアによって電力を伝送することが困
難であり、伝送装置本体とメモリユニットとの距離が短
い場合には電力伝送が困難になるという問題点があった
。

そこでこのよ−）な問題を解決するためキャリアを連続
させその周波数をデータに対応して変化させる、いわゆ
る周波数シフトキーイング（ＦＳＫ）方式によってデー
タ伝送をすることも考えられる。

しかしＦＳＫ方式によっても一定振幅の信号を伝送する
ため伝送距離が短くなるという欠点があった。

本発明はこのような従来の物品識別システムの問題点に
鑑みてなされたものであって、本体とデータキャリア間
との距離を大きくした場合にも確実にデータ伝送できる
ようにすることを技術的課題とする。

〔課題を解決するための手段〕

本発明は識別対象である物品に取付けられるデータキャ
リアと、８亥データキヤリアにデータを書込み及びデー
タを読出す書込／読出制御ユニ７）と、を具備する物品
識別システムであって、データキャリアは、コイルを含
みスイッチング素子によって共振周波数を変化さ−せる
共振回路と、コイルより得られる正及び負のクロックを
分離するクロック分離回路と、クロック分離回路の出力
によって送出されたデータ信号を復調する復調回路と、
データキャリアが取付けられる物品の識別データを記憶
する不揮発性メモリと、復調された信号に基づいてメモ
リへのデータの書込み、データの続出しを制御するロジ
ック制御回路と、ロジック制御回路より読出されたデー
タに基づいて共振回路の共振周波数を変化させる伝送信
号発生回路と、を有するものであり、書込／読出制御ユ
ニットは、特定の正負のパルスの組み合わせによって決
定される二値信号を送出するパルス送信回路と、パルス
送信回路により駆動される送信コイルと、送信コイルに
より駆動されるデータキャリアの共振周波数の変化を受
信する受信コイルと、受信コイルに得られる減衰信号の
周期を計数するカウンタ回路と、カウンタ回路の出力に
よって一定時間カウンタ回路への入力を禁止するタ右マ
回路と、カウンタ回路の出力によってパルス送信回路に
クロック信号として与えると共にその信号をパルス幅変
調された信号として復調する復調回路と、を具備するこ
とを特徴とするものである。

〔作用〕

このよ・コな特徴を有する本発明によれば、ヘッド部よ
り所定の正負のパルスの組み合わセによって決定される
二値信号を送信コイルより送出するようにしている。デ
ータキャリアではクロック分肺回路によってこのパルス
信号からクロックを分離すると共に復調回路により二値
信号を復調する。

そして不揮発性メモリに必要なデータを書込むと共に、
データを読出して共振回路の共振周波数を変化させるよ
うにしている。共振回路の共振周波数を変化させれば書
込／読出制御ユニットで受信される減衰信号の周波数が
共振周波数に応じて変化する。そして減衰振動の周期を
カウンタによって所定の計数値まで計数することによっ
てパルス幅変調された信号を得ることができる。従って
このようにして相互に半二重のデータ伝送を行うように
している。又タイマ回路により送信パルスが与えられた
直後に受信コイルに得られる信号を一定時間禁止し、デ
ータキャリアの位置によって受信コイルに生じる受信電
圧の歪みが起こる部分の信号をカウンタ回路に与えない
ようにしている。

〔発明の効果〕

そのため本発明によれば、書込／読出制御ユニットの送
信コイルよりパルスを送信するようにしている。従って
信号の伝送距離が大きく遠い位置にあるデータキャリア
に肘しても信号を確実に伝送することができる。そして
特定のパルスの組み合わせによって二値信号を送出して
おり、データキャリアから書込／読出制御ユニットに信
号を伝送する場合にはその共振周波数を切換えている。

従って書込／読出制御ユニットの減衰振動の周波数が異
なることとなるため、周波数の変化に基づいて信号を読
出すことができる。従ってノイズが重畳された場合にも
確実に信号を読出すことができ耐ノイズ性を向上させる
ことが可能となる。又データキャリアにパルスが入ると
同時にその回路を動作させることができるため、応答性
が速くなるという効果も得られる。又本発明ではデータ
キャリアの位置によって送イΔパルスを送出した直後に
受°信コイルに生じることがある歪みをタイマ回路によ
って取り除くようにしているため、カウンタ回路の計数
値を正確にすることができ、誤動作を起こすことがない
という効果も得られる。

（実施例の説明〕 第１図は本発明の一実施例による物品識別システムの構
造を示すブロック図である。本図において物品識別シス
テムは識別の対象となる工具や部品、製品等の物品１に
直接取付けられるデータキャリア２とデータキャリア２
にデータを書込み及び読出す書込／読出制御ユニット３
を有している。

書込／読出制御ユニット３はＩＤコントローラ４及びデ
ータキャリア２と近接する位置に設けられ、データキャ
リア２にデータを書込み及び読出すヘッド部５から成り
立っている。そしてデータキャリア２と書込／読出制御
ユニット３によって物品識別システムが構成される。書
込／読出制御ユニット３は例えば更に上位の制御機器６
に接続され、上位の制御機器６より書込／読出制御ユニ
ット３を介してデータキャリア２にデータを書込み及び
読出すように構成している。

（書込／゛読出制御ユニットの構成） さて書込／読出制御ユニット３の１０コントローラ４は
第１図に示すように、データキャリア２へのデータの書
込み及び読取りを制御するマイクロプロセッサ（ＣＰＵ
）１１とぞのシステムプログラム等を記憶するり一ドオ
ンリメモリ　（ＲＯＭ）１２、データを一時保持するラ
ンダムアクセスメモリ（ＲＡＭ）１３が設けられる。又
ヘッド部５への電源を供給するｔ源供給回路１４を有し
ている。ｅｐｕｉｉにはヘッド部５との間でデータを伝
送するための入出力インターフェイス回路１５が設けら
れる。入出力インターフエイス回路１５はＣＰＵから得
られるパラレル信号をシリアル信号に変換すると共に、
その信号のｒｌＪのデータが得られるときにレベルシフ
ト回路１６に「１」信号を与え、ＣＰＵＩＩから出力さ
れる信号をデコードしその信号がリセット信号である場
合にレベルシフト回路１Ｇにリセット信号を与えるもの
である。又入出力インターフェイス回路１５にはＰＷＭ
信号復調回路１７が接続されている。ｐｗＭ信号復二Ｎ
回路Ｉ７はレベルシフト回路１６より得られるＰ　Ｗ　
Ｍ信号を復調するものである。復調信号は人出力インタ
ーフェイス回路１５に与えられパラレル（５号に変換さ
れてｃｐｕｉｔに受イ８デ〜りとして与えられる。ＣＰ
ＵＩＩには又インターフェイス回路１８を介して上位制
御機器６が接続されている。ＣＰＵＩＩは所定の処理プ
ログラムに従って入出力インターフェイス回路１５を介
してデーター１２ヤリア２にデータやコマンドを送出す
るものである。レベルシフト回路１６は入出力インター
フェイス回路１５の出力をレベルシフトして夫々異なっ
たリード線を介してヘッド部５に信号を与えるものであ
る。

第２図はヘッド部５の詳細な構成を示す回路図である３
本図に示すようにヘッド部５はインターフェイス回路２
１とパルス送信回路２２．受信回路２３が設けられてい
る。インターフェイス回路２１は１０コントローラ４か
ら得られる送信信号３リセット信号をパルス送信回路２
２に伝えると共に、受信回路２３から与えられる受信信
号をＩＤコントローラ４に伝えるものである。パルス送
信回路２２は受信回路２３の出力端が接続、されたバッ
ファ２４を有しており、その出力がコンデンサＣＩ、Ｃ
２を介して一対のＰチャンネル及びＮチャンネルのＭＯ
３Ｆト：Ｔ２５．２６のゲートに与えられる。ＦＥＴ２
５，２６は電ｆｉＶｃｅとアース間に直列に接続されて
いる。ＦＥＴ２５，２６の各ドレインの中間接続１点に
はコンデンサＣ３を介して送信コイルＬ１が接地端間に
直列に接続されている。ＦＥＴ２５，２６のゲート・ソ
ース間には夫々抵抗Ｒ１，Ｒ２が接続される。抵抗Ｒ１
゜Ｒ２は夫々コンデンザＣ１，Ｃ２とによって短時間の
時定数回路を構成しており、バッファ２４より与えられ
る信号の立上り及び立下り時にＦＥＴ２５又は２６に全
小時間の信号を与えるものである。インターフェイス回
路２１を介して得られる送信の「１」の信号はインバー
タを構成するＦＥ］’　２７のケ゛−トに与えられる。

ＦＥＴ２７のドレインはＩ）チャンネルＭＯ３ＦＥＴ２
８．２９の夫々のゲートに接続されており、そのソース
端は接地されている。ＦＥＴ２８はソースが電源端に接
続さ′！１５、ドレ、インがＦＥＴ２５のゲートに接続
されている。又ＦＥＴ２９はソースが電源端に接続され
一２ドレインが抵抗Ｒ３を介してＦＥＴ２５゜２６の共
通接続端に接続される。又レベルシフト回路１６からの
りセット信号はインターフェイス回路２１を介してＮチ
ャンネルＭＯ３ＦＥＴ３０゜３１のゲートに与えられる
。ＦＥＴ３０はＦＥＴ２６のゲート・アース間に接続さ
れており、ＦＥＴ３１は抵抗Ｒ４を介してＦＥＴ２５．
２６の共通接続端とアース間に接続されている。

一方受信回路２３は受信コイル１，２と共振用のコンデ
ンサＣ４とを有しており、その出力が増幅器３２に与え
られる。増幅器３２は受信した高周波信号を増幅するも
のであっ°ζ、その出力はアンド回路３３を介して排他
的論理和回路（以下ＩΣＯＲ回路という）３４の一方の
入力端に与えられる。

ＥＯＲ回路３４の出力は所定数、例えば５進のカウンタ
回路３５に与えられている。又アンド回路３３にはタイ
マ回路３６からの一定時間の禁止信号が与えられる。カ
ウンタ回路３５のオーバーフロー出力はフリップフロッ
プ３７に与えられる。

フリップフロップ３７は入力信号の立上りによってセン
ト及びリセットされるフリップフロップであって、その
Ｑ出力はバッファ２４に与えられ、受信データとしてイ
ンターフェイス回路２１を介してＩＤコントローラ４に
与えられる。又フリップフロップ３７のＱ出力はインバ
ータ３８及び抵抗Ｒ５，コンデンサＣ５から成る短時間
の時定数回路を介してＥＯＲ回路３４の他方の入力端に
与えられている。

（データキャリアの構成） 次に第３図を参照し、つつデータキャリアの回路構成に
゛ついて説明する。データキャリア２はコイルＬ３とそ
の両端に接続された共振用のコンデンサＣ６を有してお
り、更にスイッチング用のＦＥＴ４．１と二民／デンザ
Ｃ７が共振回路に並列に接続されている。ここでコンデ
ンサＣ６，Ｃ７とコイルＬ　３との共振周波数を１．コ
イルＣ７を除いたときの共振周波数をｒｚ　（＞ｆ＋）
とする。これらの共振周波Ｌｌｉ、　ｒ　ｌ、　ｒ　ｚ
は例えば２４０　Ｋ　Ｈｚ及び２８０　Ｋ　Ｉｔとし、
ヘッド部５の受信回路２３のコイルＬ２゜コンデンサＣ
４から成る共振回路はこれらの周波数の中間の周波数を
有するものとする。又共振回路の両端には接地端一を間
にスイッチング用のＦＥＴ、１２．４．３が接続される
。ＦＥ、Ｔ４２．４３のケ゛−！は夫々他方の共通接続
点に接続される。更に共振回路の両端にはその両端の電
圧を一定に保・つ電圧制限回路４４とクロック分離回路
４５とが接続される７クロック分離回路４５は正方向又
はｐ方向のクロックを抽出と７で正方向のクロック（Ｐ
）及び負方向のクロック（Ｎ）を夫々ロジック制御回路
４６に与えると共に、リセット信号発生回路４７．ｒＯ
ｊ信号発生回路４８及びｒｌＪ信号発生回路４９に与え
ている。リセット信号発生回路４７．ｒＯＪ信号発生回
路４８及び「１」信号発生回路４９は送出されたデータ
信号を復調する復調回路であって、夫々後述するように
リセット信号及びｒＯＪ信号、ｒｌＪ侶号に対応するパ
ルス波形のときにのみリセット信号及び「０」信号、「
１」信号を発生させてロジック制御回路４６に夫々の信
号を出力するものである。ロジック制御回路４６は内部
にデータの一時保持用のＲＡＭを有しており、又データ
キャリア２に特定のデータを保持する不揮発性メモリ、
例えば電気的書込消去可能なプログラマブルリードオン
リメモリ（Ｅ”ＰＲＯＭ）５０が接続されている。ロジ
ック制御回路４６はＥ”ＰＲＯＭ５０に与えられたチ′
−夕を書込むと共に、Ｅ”ＰＲＯＭ５０から読出された
データを１ビツトづつ伝送信号発生回路５１に与えるも
のである。伝送信号発生回路５１はロジック制御回路４
６から読出されたデータ信号に基づいてクロック分離回
路４５より得られるクロック　（Ｐ、Ｎ）のタイミング
でスイッチング用ＦＥＴ４１を断続することによって共
振回路の共振周波数をｆ、、　ｆ２に変化させる′もの
である。ここでデータキャリア２は図示しないが内部に
電池外の電源を有するようにしているが、又共振回路の
両端に整流回路及び平滑回路を設はヘッド部５から得ら
れるパルス振動を電源として用いるようにしてもよい。

又ＢＯＹＤ　Ｇ：　ＷＡＴＫＩＮＳ″Ａ　Ｌｏｗ−Ｐｏ
ｉｙｅｒＭｕｌｔｉｐｈａｓｅ　Ｃ４ｒｃｕｉｔ　Ｔｅ
ｃｈｎｉｑｕｅ’　ＩＥＥＥ　ＪＯＵＲＮＡＬＯＦ　５
ＱＬＩＤ−５’ｌ”ＡＴＩＥ　ＣＩＲＣＩＪＩＴＳ、　
Ｐ２１３〜Ｐ２２０．　ＤＥＣＥＭ１’ｌＥＲ１９６７
に記載されているように、クロ・・ツクパルス自体を電
源として用いて各部の論理回路を構成することも可能で
ある。

第４図（ａｌ及び（ｂｌは夫々ヘッド部５とデータキャ
リア２の構成を示す断面図である。これらの図に示ずよ
うにヘッド部５はヘッドの前面に円筒状のコア内に送信
用のコイルＬ１が組込まれ、更にその内部の受イ、キ用
ボットコア内に設けられた環状溝内に受信コイルＬ２が
設けられている、そしてヘッド部５のインターフェイス
回路２］、パルス送信回路２２及び受信回路２３はプリ
ント基板３９上に実装されており、空隙にはエポキシ樹
脂等の樹脂４０が充填されて構成されている。又データ
キャリア２は樹脂製ケース５２内に実装されており、例
えば物品１内に埋め込まれる。データキャリア２の前面
にはボットコア５３が設けられその前面の環状溝にコイ
ルＬ３が埋設される。そしてボットコア５３の背後に設
けられたプリント基板５４上にデータキャリアの各回路
部が実装されている。このようにデータキャリア２を極
めて小型化し、例えば回路部をワンチップＩＣ化するこ
とにより小型、軽量化するようにしている。

（本実施例の動作） 次に本実施例の動作について説明する。まずＩＤコント
ローラ４及びヘッド部５からデータキャリア２に送出さ
れるデジタル信号は第５図に示すように正及び負のパル
ス群の組み合わせから構成される。本実施例では論理信
号「０」は正負正負の４つのパルスから構成されるもの
とし、論理信号「１．１は「０」の信号から最初の正の
パルスを除いた負正負の３つのパルス列から構成される
ものとする。又データキャリア２をリセット状態とする
り七ット信号は、第５図に示すように「０」の論理信号
から最初の負のパルスを除いたパルス列から構成される
ものとする。このようなデジタル信号によってデータキ
ャリア２へ、のコマンド及びＢ”ＰＲＯＭ５０の読出／
′書込アドレスとデータがＩＤコントローラ４より送出
される。

さてフリップフロップ３７よりバッファ２４とコンデン
サＣ１，Ｃ２を介してＦＥＴ２５．２６に信号が伝えら
れた場合、例えば第６図に示ず時刻Ｌｌ−ｈ’−−一・
の立Ｆり時には、コンデンサＣＩ。

抵抗Ｒ１で定まる時間だけＦＥＴ２５がオン状態となる
。従ってコンデンサＣ３が急速に充電され１、送信コイ
ルＬ１より第６図（ｄｌに示すような正のクロックパル
ス（Ｐ）を出力することができる。データキャリア２が
近接しておりＦＥＴ４１がオフ状態にあればクロックパ
ルスがデータキャリア２に伝わって周波数ｆ２の減衰振
動を起こす。そうすれば後述するように受イ言コイルＬ
２にそれと同一・で位相が遅れた信号が受信されること
となる。従ってこの減衰振動の信号が増幅器３２によっ
て方形波信号に変換される。その出力はアンド回路；（
３及びＥＯＲ回路３４を介してカウンタ回路３５に伝え
られるため、５個目のパルスが加わった時点でフリップ
フコツブ３７が反転する。更にソリツブフロップ３７の
Ｑ出力がクロック信号としてパルス送信回路２２に伝え
られるため、時刻ｔｔ。

ｔ４・−・・−の時点ではコンデンサＣ２，抵抗１マ２
で定まる時定数回路による微小時間だけＦ　Ｅ　Ｔ２６
がオン状態となってコンデンサＣ３が放電し、そのとき
送信コイルＬ　、１に第６図（ｄｌに示すように負のク
ロックパルス（Ｎ）が出力されることとなる。

従ってインターフェイス回路２１を介して「１］信号又
はリセット信号が加わらなければ第６図（ｄｉに示すよ
うに所定周朋毎に正方向のパルス（Ｐ）及び負方向のパ
ルス（Ｎ）が交互にデータキャリア２ｙ！に与えられる
こととなる。ここでインターフェイス回路２１を介して
クロック信号が立上る、７例えば時刻ｔ２のｍｊ後にリ
セット信号が第６図山）に示すように加わった場合には
、その間にＦＥＴ３０及び３１が導通する。従ってＦＥ
Ｔ２６はクロック信号の立下りによっても導通すること
はなく、そのときコンデンサＣ３の電荷は抵抗Ｒ４及び
ＦＥＴ３１を介して放電される。従って抵抗Ｒ４の値を
十分大きな値としておくことによって送信コイルＬ１に
流れる放電電流を小さく保ったままで電荷を放電するこ
とができる。又時刻１．．１ｈの前後に第６図（Ｃ１に
示すように「１」の信号がインターフェイス回路２１を
介して加えられた場合には、インバータ２７によってそ
の信号が反転され、クロック信号の立下り時にもＦＥＴ
２５は導通しない。しかしそのときＦＥＴ２９が同時に
導通ずることとなるため、電源より抵抗Ｒ３を介してコ
ンデンサＣ３が充電される。従って抵抗Ｒ３の値を十分
大きな値としておくことによって、送信コイルＬ１に流
れる電流を小さく保ってコンデンサＣ３を充電すること
ができる。そのため以後のクロック信号が立上る時刻ｔ
、にはコンデンサＣ３の電荷をＦＥＴ２６によって放電
させることができ、第６図（ｔｅｌに示すように負のパ
ルス（Ｎ）を送出することができる。そして第６図（ｄ
）に示すようにクロック信号の変化時の正及び負のクロ
ックパルスによってリセット信号又はｒＯＪ、ｒｉｌの
デジタル信号を送出するようにしている。

一方データキャリア２はパルス信号が与えられたときに
コイルＬ３とコンデンサＣ６の両端に得られる電圧に基
づいていずれか一方のＦＥ’Ｔ４２゜４３が導通する。

そしてその一方の端子を接地し、他方をそれより高いパ
ルス電圧が得られる信号線としてクロック分離回路４５
に与える。電圧制限回路４４は入力信号の電圧を一定レ
ベルに制限してクロック分離回路４５の破損を防止する
ようにしている。クロック分離回路４５より分離された
クロックはロジック制御回路４６に与えられると共に、
リセット信号発生回路４７．ｒＯＪ及び「１」信号発生
回路４８，４．９に与えられる。リセット信号発生回路
４７．ｒＯＪ及び「１」信号発生回路４８．４９は第５
図に示す夫々の信号を検出してその信号が与えられたさ
きにのみロジック制御回路４６に信号を伝える。ロジッ
ク制御回路４６は第７図にその動作フローチャートを示
すように、動作を開始するとコマンドを受信しそのコマ
ンドを［ｊシック制？３１回路４６内のＲ，Ａ　Ｍにス
ト）”する（ステップ６１．６２）　、そしてそのコマ
ンドがＩｌ−トコマント又はライトコマンドかどうかを
チエ１．・りし、（ステップ６３）、リードコマンドで
あればステップ６４に進んで続いて送られてくるアドレ
スデータからアドレス信号を出力する。そしてステップ
６５に進んでＥ”ＰＲＯＭ５０の所定のアドレスより１
ハ１′１を読出し、読出したデータをロジック制御回路
４６内のＲＡ　Ｍにストアする。

そしてステップ６７に進んで最初の１ビア）を伝送ｆＩ
ｔ号発生回路５１に送出し、１バイトの送出が終了した
かどうかをチエ、ツクする（ステップ６８）。

そし５て１ハイドの伝送が終了するまでステップ６７゜
６８を繰り返し、て伝送に号発生回路５１にデータを送
出する。伝送信号発生回路５１は例えば論理信号［０］
の信号を出力するときにはクロ、２り分離回路４５で分
離された正のクロック（Ｐ）のときにＦＥＴ４１をオン
とし、負のクロック（Ｎ）が与えられたときにはＦＥＴ
４１をオフとする伝送信号を発生するものであり、又論
理信号「１」を出力するときには正のクロック（Ｐ）の
タイミングでＦＥＴ４．１をオフ、負のクロック（Ｎ）
のタイミングでＦＥＴ４１をオンとするものである。

次にスイッチング用ＦＥＴ４１が断続されたときの受信
回路２３の動作について第８〜１０図を参照しつつ説明
する。データキャリア２からヘッド部５及びＩＤコント
ローラ４へ３の信号伝送は送信コイルＬ１より正又は負
のクロックパルスが加わる毎に伝送信号発生回路５１よ
りＦＥＴ４１を断続することによって行われる。例えば
第８図はへノド部５からデータキャリア２に［０」レベ
ルの信号を送出する動作を示すタイムチャー１・であっ
て、時刻ｔ＋ｏ　”’ｔｔ＋　のＦＥＴ４１がオン状態
ではコイルＬ３とコンデンサＣ６，Ｃ７から成る共振回
路は低い周波数ｆ、に同調している。従って第８図ｆａ
ｌに示すように時刻ｔｌｏに正のクロックパルスを送出
すると、データキャリアがない状態では第８図（ｂｌに
示すようにこれと同一でレベルがやや低い信号が受信コ
イルＬ　２に得られる。又データキャリア２が近接し５
ていれば、データキャリア２のコイル■７３の電圧は第
８図（Ｃ１に示すような周波数ｆ、に同調した減衰振動
となる。この微、衰振動により第８図（ｄ）に示すよう
に電ＭｔＬ誘導によって受信コイルＬ２にこれと同〜で
位相が９０’ずれた信号が誘起されることとなる。従っ
て受信コイルＬ２には第８図（８１に示すように、この
信号と第８図（ｂｌの信号とを合成した信号が得られる
こととなり、これが増幅器３２によって増幅されて方形
波に変換される。従ってタイマ回路３６及びアンド回路
３３がなく増幅器３２の出力を直接Ｅ　ＯＲ回路３４に
接続した場合には、第８図（ｇｌ　、　（ｈ）に示すよ
うにＥＯＲ回路３４より出力が得られ５カウントの計数
によってフリップフロップ３７が反転し周波数ｆ、に対
応する信号が得られる。即ち時刻：、、、にはフリップ
フロップ３７が反転し、バッファ２４を介してパルス送
信回路２２にり１コック信号が伝えられる。従って時刻
ｔ、で負方向のパルスが送出されることとなる。負方向
のクロックパルスの送出により伝送信号発生回路５１よ
りＦＥＴ４１がオフ状態に切換えられる。従ってデータ
キャリア２のコイルＬ３とコンデンサＣ６により定まる
共振周波数は高い周波数ｆ２となって、第８図（Ｃ）。

ｆｄｌに示すように受信信号がより高い周波数で減衰振
動をする。この信号が同様にして増幅器３２によって増
幅されて方形波信号に変換され、Ｅ　ＯＲ回路３４．カ
ウンタ回路３５を介して５個目のパルスでフリップフロ
ップ３７を反転させる。

さて第８図に示すようにデータキャリア２が近接してい
る場合には受信コイルＬ２に得られる減衰振動の電圧レ
ベルが比較的高く、従って第８図！”）に示すように受
信コイルＬ２の電圧の送信パルスが加えられた直後の波
形歪みが少なく、カウンタ回路３５の計数に影響を与え
ることがない。しかしデータキャリア２がヘッド部５か
ら離れた位置にあって第９図（ｄｉに示すように受信コ
イルＬ２に誘起される減衰振動が小さければ、結果的に
受信コイル１．２に得られる受信電圧は送イεパルスが
与えら才した直後に歪み、闇値レベル以下となれば時刻
ｔｌに示すように増幅器３２の出力が変化する。従って
この状態では第９図＜ｈ＋に示すようにＥＯＲ回路３４
より出力が得られ、カウンタ回路３５はこの信号をも計
数する。従ってフリ、・ブフロソブ回路３７より第９図
（」）に示すように周期の短い信号が得られ、誤動作才
ることがある。この点を改良するために前述したタイマ
回路３６及びアンド回路３（）が設けられる。

第１０図はこれらの回路を有する場１）のデータキャリ
ア２が離れた状態での各部の波形を示すタイムチャー１
・である。本図に示すようにデータキャリア２がｋ（れ
た位置にあれば第９図（ｄｌに示すように受信コ・イル
Ｌ２に得られる減衰振動が小さくなるため、受イ：１コ
イル１，２の受信電圧は第１Ｏ図（ｔｌ）に示すように
第９図（ｅ＞と同一のものとなり、これによって増幅器
３２の出力も第９図（ｆ）と同一の波形となる。しかし
このときフリップフロソブ３７の変化時点によってタイ
マ回路３６が一定時間′Ｙ、たけ動作し、この間アンド
回路３３を介し、て増幅器３２の出力を禁止する。従っ
てアンド回路３３より第１０図ｔｅｉに示すよ・うな信
号が１３られるごととなる。そしてＥ　ＯＲ回路３４に
は第８．第９図ｉｇ＞と同Ｂ＜第１０圀ｆｆｌの信号が
与えらイ１．るノごめ、これ番こよってＥ　ＯＲ回路３
４より第１０し］　（ｇｌｆこ示ず信し−が得られる。

このように送イＳパルスが加えられた時点での波形の歪
みを〈ｊ：しる可能性がある期間ではタイマ回路３６に
よってカウンタ回路３５への入力を禁止するようにして
いるため、。

第１０図ではデータキャリア２が離れた位置にあっても
正確に５カウ゛、／［・の計数毎（こオ・〜バーブ［ｌ
−出力を得るごとができ、こ１．によってフリップフロ
・／ブ３７を反転させることができる。又時刻ｔｌｓ以
後にデータキャリア２の共振周波数は伏込信号発生回路
５１の出力によって低い周波だ！、ｆ、より高い周波数
ｆ、に切換えられる。

従って第１１図ｆａ、１〜（Ｃ１に示すようにヘッド部
５から送出されたクロックパルスのタイミングでデータ
キャリア２からヘッド部５に伝送すべきデータ、この場
合はｒｏ　１１０Ｊに応じてＦＥＴ４１がオンオフを繰
り返すため、第１１図（ｂｌに示すようにへ・ノド部５
の受信回路２３よりパルス幅変調された信号が得られろ
こととなる。このパルス幅信号がインターフェイス回路
２１．レベルシフト回路１６を介してＩＤコントローラ
４のＰ　Ｗ　Ｍ　（３号復調回路１７に与えられる。こ
の信号が第１１図（ｄｌに示すように復調されてｒＯＪ
、ｒｌＪの二値データに変換されてＣＰｔＪｌｌに加え
られる。

こうしてデータキャリア２に保持されているデータをＩ
Ｄコントローラ４側で読出すことができる。

又１０コントローラ４よりデータキャリア２にデータを
書込む場合には、リセット信号に加えてう・イトコマン
ドとして第６図に示すように例えばｒ　ｏ　ｉ−＋のラ
イトコマンド、及びそれに引き続いてＥ’ＰＲＯＭ５０
のアドレスとデータを順次送出する。そうすれば第７図
に示すフローチャートにおいてステップ５３よりステッ
プ５９に進んでロジック制御回路４６よりＥ２ＰＲＯＭ
５０のアドレスが指定される。そしてライトコマンドに
よって送出されたデータがＥ”ＰＲＯＭの指定のアドレ
スに１バイト分が書込まれて動作が終了する。、二のよ
うにＩＤコントローラ４とデータキャリア２間で半二重
のデータ伝送を行うことが可能となる。

尚本実施例ではメモリとして電気的書込消去可能なＥ２
ＰＲＯＭを用いているが、電気的に書込消去可能な種々
の不揮発性メモリを用いることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による物品識別システムの全
体構成を示すブロック図、第２図は・・ノド部５の詳細
な構成を示す回路図、第１３図はｙ〜′−タキャリア２
の詳細な構成を示すプロ・・ツク図、第４図ｆａｌはヘ
ッド部５．第４図（ｔ）ｌはデータキャリア２の構成を
示す断面図、第５図はＩＤコントローラから１−タキャ
リアに送出する信号のパルスの組み合わせ例を示す図、
第６図はヘッド部５の各部の波形を示すタイムチャート
、第７図はデータキャリア２のロジック制御回路の動作
を示すフロー−升ヤード、第８図及び第９図はタイマ回
路及び７゛・・目Ｉ＋１路を用いない場合のデータキャ
リア２が接近り、　７いる場合及び離れている場合のリ
ードライ１−・へ、ノドの各部の、受信波形を示すタイ
ムチャート、第１０図はタイマ回路及び下ノド回路４用
いた場合にデータキャリア２が離れた位置にあるときの
リードライ）　＝＝１．・ドの各部の受信波形を示すタ
イムチャート、第１１図はデータキャリアの送出信号と
受信波形の例を２ｔすタイムチャートである。 ｔｌＩ御回路　　４７−−リセ・ソト信号発生回路４　
Ｂ−−−ｒ　ＯＪ信号発生回路　　４９・−・−ｒ　Ｉ
　Ｊ（ｇ号発生回路　　５０　・−−Ｅ”ＰＲＯＭ　　
　５１・−伝送信号発生回路　　Ｌｌ・−一一一送信コ
イル１．２・−受信コイル　　Ｌ３−＝−・・・−コイ
ル特許出願人　　　立石電機株式会社 代理人　弁理士　岡本官喜（他１名） １−物品　　２　〜データキャリア　　３古込／”読Ｌ
ＥＸ　制Ｊユニット　　４　　ＩＩ）コン１へ「】−ラ
　　５−・−ヘッド部　　１１−−−　ＣＰ　Ｕ１４　
　電源供給回路　　１６−一復調回路２２−　パルス送
信回路　　２３−・−一受信回路２５〜３１．４１〜４
３−ｍ−・ＦＥＴ　　　３３？ンド回路　　３４−Ｅ　
ＯＲ回路　　３５力ウング回路　　３６−タイマ回路　
　３７・・−フリップフロップ　　３８−　インバータ
４５−クロック分離回路　　４６・−＝−口ジンク１−
−一、−− 第 図 □−−土 第 図 （ａ） 第 図 第 閃 第 図 （」）「ト、う−Ｉ　ω：ｔカ Ｌ−一一一一」 ［ 第 図 σＤ 第 図 第 図 （ｉ）ＦＦ３７眞ハＬ−一一一−」 第１１ 図

Claims (1)

【特許請求の範囲】
1. （１）識別対象である物品に取付けられるデータキャリ
   アと、該データキャリアにデータを書込み及びデータを
   読出す書込／読出制御ユニットと、を具備する物品識別
   システムであって、 前記データキャリアは、 コイルを含みスイッチング素子によって共振周波数を変
   化させる共振回路と、 前記コイルより得られる正及び負のクロックを分離する
   クロック分離回路と、 前記クロック分離回路の出力によって送出されたデータ
   信号を復調する復調回路と、 データキャリアが取付けられる物品の識別データを記憶
   する不揮発性メモリと、 前記復調された信号に基づいて前記メモリへのデータの
   書込み、データの読出しを制御するロジック制御回路と
   、 前記ロジック制御回路より読出されたデータに基づいて
   前記共振回路の共振周波数を変化させる伝送信号発生回
   路と、を有するものであり、前記書込／読出制御ユニッ
   トは、 特定の正負のパルスの組み合わせによって決定される二
   値信号を送出するパルス送信回路と、前記パルス送信回
   路により駆動される送信コイルと、 前記送信コイルにより駆動されるデータキャリアの共振
   周波数の変化を受信する受信コイルと、 前記受信コイルに得られる減衰信号の周期を計数するカ
   ウンタ回路と、 前記カウンタ回路の出力によって一定時間前記カウンタ
   回路への入力を禁止するタイマ回路と、 前記カウンタ回路の出力によって前記パルス送信回路に
   クロック信号として与えると共にその信号をパルス幅変
   調された信号として復調する復調回路と、を具備するこ
   とを特徴とする物品識別システム。