JP2569194B2 - マイクロコンピュータ及びこれを用いた非接触ｉｃカード - Google Patents
マイクロコンピュータ及びこれを用いた非接触ｉｃカードInfo
- Publication number
- JP2569194B2 JP2569194B2 JP5992990A JP5992990A JP2569194B2 JP 2569194 B2 JP2569194 B2 JP 2569194B2 JP 5992990 A JP5992990 A JP 5992990A JP 5992990 A JP5992990 A JP 5992990A JP 2569194 B2 JP2569194 B2 JP 2569194B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- cpu
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 44
- 230000005611 electricity Effects 0.000 claims 1
- 230000001629 suppression Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L25/00—Recording or indicating positions or identities of vehicles or trains or setting of track apparatus
- B61L25/02—Indicating or recording positions or identities of vehicles or trains
- B61L25/04—Indicating or recording train identities
- B61L25/043—Indicating or recording train identities using inductive tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G08—SIGNALLING
- G08G—TRAFFIC CONTROL SYSTEMS
- G08G1/00—Traffic control systems for road vehicles
- G08G1/01—Detecting movement of traffic to be counted or controlled
- G08G1/017—Detecting movement of traffic to be counted or controlled identifying vehicles
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Artificial Intelligence (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mechanical Engineering (AREA)
- Near-Field Transmission Systems (AREA)
- Credit Cards Or The Like (AREA)
- Calculators And Similar Devices (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
- Small-Scale Networks (AREA)
- Transmitters (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロコンピュータ及びこれを用いた
非接触ICカードに関する。
非接触ICカードに関する。
第５図に従来の非接触ICカードの構造を示す。CPU
（１）にROM（2a）、RAM（2b）、送信回路（３）及び受
信回路（４）がそれぞれ接続されており、これらにより
マイクロコンピュータ（５）が構成されている。このマ
イクロコンピュータ（５）の送信回路（３）及び受信回
路（４）にはそれぞれデータ送信アンテナ（６）及びデ
ータ受信アンテナ（７）が接続され、CPU（１）にはバ
ッテリ（８）及び発振子（９）が接続されている。そし
て、ICカードは、耐環境性の向上を図るため、その全体
が樹脂等により封止されている。
（１）にROM（2a）、RAM（2b）、送信回路（３）及び受
信回路（４）がそれぞれ接続されており、これらにより
マイクロコンピュータ（５）が構成されている。このマ
イクロコンピュータ（５）の送信回路（３）及び受信回
路（４）にはそれぞれデータ送信アンテナ（６）及びデ
ータ受信アンテナ（７）が接続され、CPU（１）にはバ
ッテリ（８）及び発振子（９）が接続されている。そし
て、ICカードは、耐環境性の向上を図るため、その全体
が樹脂等により封止されている。
CPU（１）にはバッテリ（８）から電源電圧が供給さ
れると共に発振子（９）からはクロック信号が供給さ
れ、これによりCPU（１）は予めROM（2a）に格納されて
いたプログラムに基づいて作動する。このICカードは電
磁波を用いて外部とのデータの授受を行うものである。
データの受信時には、外部からの電磁波が受信アンテナ
（７）で受信され、受信回路（４）でデータに復調され
た後、CPU（１）に入力される。そして、CPU（１）でデ
ータ処理が行われ、必要に応じてデータがRAM（2b）に
記憶される。一方、データの送信時には、CPU（１）か
らデータが送信回路（３）に出力され、ここで搬送波が
このデータにより変調された後、送信アンテナ（６）か
ら送信される。
れると共に発振子（９）からはクロック信号が供給さ
れ、これによりCPU（１）は予めROM（2a）に格納されて
いたプログラムに基づいて作動する。このICカードは電
磁波を用いて外部とのデータの授受を行うものである。
データの受信時には、外部からの電磁波が受信アンテナ
（７）で受信され、受信回路（４）でデータに復調され
た後、CPU（１）に入力される。そして、CPU（１）でデ
ータ処理が行われ、必要に応じてデータがRAM（2b）に
記憶される。一方、データの送信時には、CPU（１）か
らデータが送信回路（３）に出力され、ここで搬送波が
このデータにより変調された後、送信アンテナ（６）か
ら送信される。
第６図に受信回路（４）の構成例を示す。受信アンテ
ナ（７）にはコンデンサ（11）が接続されており、これ
らにより特定の周波数の電磁波を選択的に受信するため
の共振回路（12）が形成されている。共振回路（12）に
は受信データの有無を判別するための比較器（13）の第
１入力端が接続されており、この比較器（13）の第２入
力端には比較器（13）の基準電圧を決定するための抵抗
（14）及び（15）が接続されている。比較器13の出力端
はダイオード（16）を介してCPU（１）に接続されてい
る。また、ダイオード（16）の出力端にはコンデンサ
（17）及び放電抵抗（18）が接続されている。
ナ（７）にはコンデンサ（11）が接続されており、これ
らにより特定の周波数の電磁波を選択的に受信するため
の共振回路（12）が形成されている。共振回路（12）に
は受信データの有無を判別するための比較器（13）の第
１入力端が接続されており、この比較器（13）の第２入
力端には比較器（13）の基準電圧を決定するための抵抗
（14）及び（15）が接続されている。比較器13の出力端
はダイオード（16）を介してCPU（１）に接続されてい
る。また、ダイオード（16）の出力端にはコンデンサ
（17）及び放電抵抗（18）が接続されている。
そして、第７図に示すように、外部装置から送信デー
タを表す電磁波がこのICカードに発せられると、電磁波
は受信アンテナ（７）で受信され、この受信アンテナ
（７）の発生電圧が比較器（13）に入力される。比較器
（13）ではデータの復調が行われ、比較器（13）から復
調データがダイオード（16）を介してCPU（１）に入力
される。
タを表す電磁波がこのICカードに発せられると、電磁波
は受信アンテナ（７）で受信され、この受信アンテナ
（７）の発生電圧が比較器（13）に入力される。比較器
（13）ではデータの復調が行われ、比較器（13）から復
調データがダイオード（16）を介してCPU（１）に入力
される。
しかしながら、受信アンテナ（７）はコンデンサ（1
1）と共に共振回路（12）を構成しているので、受信ア
ンテナ（７）での発生電圧は急峻な立ち上がり及び立ち
下がりをすることができず、徐々に上昇し、徐々に下降
する。このため、比較器（13）内の検出レベル及び受信
アンテナ（７）の発生電圧の大きさ等によって、第７図
に示すように復調データの幅が大きく変動してしまい、
データの正確な受信が困難になるという問題点があっ
た。尚、比較器（13）の検出レベルの変動はICカードの
製造バラツキにより発生し、受信アンテナ（７）の発生
電圧は外部装置とICカードとの距離によって大きく変動
する。
1）と共に共振回路（12）を構成しているので、受信ア
ンテナ（７）での発生電圧は急峻な立ち上がり及び立ち
下がりをすることができず、徐々に上昇し、徐々に下降
する。このため、比較器（13）内の検出レベル及び受信
アンテナ（７）の発生電圧の大きさ等によって、第７図
に示すように復調データの幅が大きく変動してしまい、
データの正確な受信が困難になるという問題点があっ
た。尚、比較器（13）の検出レベルの変動はICカードの
製造バラツキにより発生し、受信アンテナ（７）の発生
電圧は外部装置とICカードとの距離によって大きく変動
する。
特に、データの送信間隔が短くなると、電磁波を受信
しないにも拘わらず共振回路（12）には電圧が残り、誤
った受信を行う恐れが生ずる。
しないにも拘わらず共振回路（12）には電圧が残り、誤
った受信を行う恐れが生ずる。
この発明はこのような問題点を解消するためになされ
たもので、共振回路を介して正確にデータを入力するこ
とのできるマイクロコンピュータを提供することを目的
とする。
たもので、共振回路を介して正確にデータを入力するこ
とのできるマイクロコンピュータを提供することを目的
とする。
また、この発明はこのようなマイクロコンピュータを
用いてデータの正確な受信を行うことのできる非接触IC
カードを提供することも目的としている。
用いてデータの正確な受信を行うことのできる非接触IC
カードを提供することも目的としている。
この発明に係るマイクロコンピュータは、共振回路を
介して入力信号が入力されるマイクロコンピュータであ
って、データを処理するためのCPUと、共振回路の出力
電圧から入力信号を検出する入力回路と、入力回路が入
力信号を検出したときに所定の長さの復調信号を入力デ
ータとしてCPUへ入力させてデータ処理を行わせる復号
回路と、入力回路が入力信号を検出すると共振回路に発
生した電気振動の負の半サイクルの間だけ共振回路の出
力電圧を共振回路にフィードバックさせて電気振動を減
衰させる減衰回路と、CPUからの出力信号を共振回路を
介して外部へ出力させるための出力回路とを備えたもの
である。
介して入力信号が入力されるマイクロコンピュータであ
って、データを処理するためのCPUと、共振回路の出力
電圧から入力信号を検出する入力回路と、入力回路が入
力信号を検出したときに所定の長さの復調信号を入力デ
ータとしてCPUへ入力させてデータ処理を行わせる復号
回路と、入力回路が入力信号を検出すると共振回路に発
生した電気振動の負の半サイクルの間だけ共振回路の出
力電圧を共振回路にフィードバックさせて電気振動を減
衰させる減衰回路と、CPUからの出力信号を共振回路を
介して外部へ出力させるための出力回路とを備えたもの
である。
また、出力回路は出力信号を共振回路に出力し、減衰
回路は出力回路から共振回路に出力された出力信号がオ
ン状態からオフ状態に変化したときに共振回路に発生す
る電気振動を減衰させるように構成することもできる。
回路は出力回路から共振回路に出力された出力信号がオ
ン状態からオフ状態に変化したときに共振回路に発生す
る電気振動を減衰させるように構成することもできる。
また、この発明に係る非接触ICカードは、外部とのデ
ータの送受信を非接触で行うためのアンテナ回路と、デ
ータを処理するためのCPUと、アンテナ回路の出力電圧
から受信信号を検出する受信回路と、受信回路が受信信
号を検出したときに所定の長さの復調信号を入力データ
としてCPUへ入力させてデータ処理を行わせる復号回路
と、受信回路が受信信号を検出するとアンテナ回路に発
生した電気振動の負の半サイクルの間だけアンテナ回路
の出力電圧をアンテナ回路にフィードバックさせて電気
振動を減衰させる減衰回路と、CPUからの送信信号をア
ンテナ回路を介して外部へ送信するための送信回路とを
備えたものである。
ータの送受信を非接触で行うためのアンテナ回路と、デ
ータを処理するためのCPUと、アンテナ回路の出力電圧
から受信信号を検出する受信回路と、受信回路が受信信
号を検出したときに所定の長さの復調信号を入力データ
としてCPUへ入力させてデータ処理を行わせる復号回路
と、受信回路が受信信号を検出するとアンテナ回路に発
生した電気振動の負の半サイクルの間だけアンテナ回路
の出力電圧をアンテナ回路にフィードバックさせて電気
振動を減衰させる減衰回路と、CPUからの送信信号をア
ンテナ回路を介して外部へ送信するための送信回路とを
備えたものである。
この発明に係るマイクロコンピュータにおいては、入
力回路が入力信号を検出すると、復号回路が所定の長さ
の復調信号をCPUへ入力させる一方、減衰回路が共振回
路の電気振動を減衰させる。
力回路が入力信号を検出すると、復号回路が所定の長さ
の復調信号をCPUへ入力させる一方、減衰回路が共振回
路の電気振動を減衰させる。
また、この発明の非接触ICカードにおいては、受信回
路が受信信号を検出すると、復号回路が所定の長さの復
調信号をCPUへ入力させる一方、減衰回路がアンテナ回
路の電気振動を減衰させる。
路が受信信号を検出すると、復号回路が所定の長さの復
調信号をCPUへ入力させる一方、減衰回路がアンテナ回
路の電気振動を減衰させる。
以下、この発明の実施例を添付図面に基づいて説明す
る。
る。
第１図は本発明の一実施例に係る非接触ICカードの構
造を示すブロック図である。この非接触ICカードは、マ
イクロコンピュータ（50）、アンテナ回路（60）、バッ
テリ（８）及び発振子（９）を有している。マイクロコ
ンピュータ（50）は一つのICチップに形成されており、
データの処理を行うためのCPU（１）を有している。こ
のCPU（１）にROM（2a）、RAM（2b）、送信回路（出力
回路）（30）が接続されると共に復号回路（10）を介し
て受信回路（入力回路）（40）が接続されている。ま
た、送信回路（30）及び受信回路（40）には減衰回路
（20）が接続されている。
造を示すブロック図である。この非接触ICカードは、マ
イクロコンピュータ（50）、アンテナ回路（60）、バッ
テリ（８）及び発振子（９）を有している。マイクロコ
ンピュータ（50）は一つのICチップに形成されており、
データの処理を行うためのCPU（１）を有している。こ
のCPU（１）にROM（2a）、RAM（2b）、送信回路（出力
回路）（30）が接続されると共に復号回路（10）を介し
て受信回路（入力回路）（40）が接続されている。ま
た、送信回路（30）及び受信回路（40）には減衰回路
（20）が接続されている。
このマイクロコンピュータ（50）のCPU（１）にはバ
ッテリ（８）及び発振子（９）が接続され、送信回路
（30）及び受信回路（40）にはアンテナ回路（60）が接
続されている。
ッテリ（８）及び発振子（９）が接続され、送信回路
（30）及び受信回路（40）にはアンテナ回路（60）が接
続されている。
ROM（2a）にはCPU（１）を作動させるためのプログラ
ムが予め格納されている。また、この非接触ICカード
は、耐環境性の向上を図るため、その全体が樹脂等によ
り封止されている。
ムが予め格納されている。また、この非接触ICカード
は、耐環境性の向上を図るため、その全体が樹脂等によ
り封止されている。
ここで、送信回路（30）、受信回路（40）及び減衰回
路（20）の内部構成を第２図に示す。アンテナ（61）と
並列にコンデンサ（62）が接続され、これにより所定の
周波数の電磁波を送受信するための共振回路であるアン
テナ回路（60）が形成されている。このアンテナ回路
（60）に抵抗（31）及びトランジスタ（32）を介してス
イッチ回路（33）が接続され、スイッチ回路（33）にCP
U（１）が接続されている。また、スイッチ回路（33）
の制御端子にはCPU（１）から送信信号が入力される。
これら抵抗（31）、トランジスタ（32）及びスイッチ回
路（33）により送信回路（30）が構成されている。
路（20）の内部構成を第２図に示す。アンテナ（61）と
並列にコンデンサ（62）が接続され、これにより所定の
周波数の電磁波を送受信するための共振回路であるアン
テナ回路（60）が形成されている。このアンテナ回路
（60）に抵抗（31）及びトランジスタ（32）を介してス
イッチ回路（33）が接続され、スイッチ回路（33）にCP
U（１）が接続されている。また、スイッチ回路（33）
の制御端子にはCPU（１）から送信信号が入力される。
これら抵抗（31）、トランジスタ（32）及びスイッチ回
路（33）により送信回路（30）が構成されている。
また、アンテナ回路（60）と抵抗（31）との接続点Ａ
には比較器（41）の第１入力端が接続されており、この
比較器（41）の第２入力端には比較器（41）の基準電圧
を決定するための抵抗（42）及び（43）が接続されてい
る。比較器（41）の出力端はアンド回路（44）の一方の
入力端に接続され、アンド回路（44）の他方の入力端に
はCPU（１）から受信イネーブル信号が入力される。こ
れら比較器（41）、抵抗（42）、（43）及びアンド回路
（44）により受信回路（40）が構成されている。
には比較器（41）の第１入力端が接続されており、この
比較器（41）の第２入力端には比較器（41）の基準電圧
を決定するための抵抗（42）及び（43）が接続されてい
る。比較器（41）の出力端はアンド回路（44）の一方の
入力端に接続され、アンド回路（44）の他方の入力端に
はCPU（１）から受信イネーブル信号が入力される。こ
れら比較器（41）、抵抗（42）、（43）及びアンド回路
（44）により受信回路（40）が構成されている。
さらに、アンテナ回路（60）と抵抗（31）との接続点
Ａには比較器（21）の第１入力端が接続されている。こ
の比較器（21）の第２入力端は接地され、出力端はスイ
ッチ回路（22）を介してトランジスタ（32）とスイッチ
回路（33）との接続点Ｂに接続されている。この接続点
Ｂと電源ラインとの間にはスイッチ回路（23）が接続さ
れている。また、受信回路（40）のアンド回路（44）の
出力端には抑止信号発生回路（24）が接続されている。
この抑止信号発生回路（24）は、アンド回路（44）を介
して“H"レベルの信号が入力されるとデータ1/2ビット
幅の“H"レベルの受信抑止信号を出力する。この抑止信
号発生回路（24）の出力は、オア回路（25）を介してス
イッチ回路（22）の制御端子に接続されると共にインバ
ータ回路（26）及びアンド回路（27）を介してスイッチ
回路（23）の制御端子に接続されている。これら比較器
（21）、スイッチ回路（22）及び（23）、抑止信号発生
回路（24）、オア回路（25）、インバータ回路（26）及
びアンド回路（27）により減衰回路（20）が構成されて
いる。
Ａには比較器（21）の第１入力端が接続されている。こ
の比較器（21）の第２入力端は接地され、出力端はスイ
ッチ回路（22）を介してトランジスタ（32）とスイッチ
回路（33）との接続点Ｂに接続されている。この接続点
Ｂと電源ラインとの間にはスイッチ回路（23）が接続さ
れている。また、受信回路（40）のアンド回路（44）の
出力端には抑止信号発生回路（24）が接続されている。
この抑止信号発生回路（24）は、アンド回路（44）を介
して“H"レベルの信号が入力されるとデータ1/2ビット
幅の“H"レベルの受信抑止信号を出力する。この抑止信
号発生回路（24）の出力は、オア回路（25）を介してス
イッチ回路（22）の制御端子に接続されると共にインバ
ータ回路（26）及びアンド回路（27）を介してスイッチ
回路（23）の制御端子に接続されている。これら比較器
（21）、スイッチ回路（22）及び（23）、抑止信号発生
回路（24）、オア回路（25）、インバータ回路（26）及
びアンド回路（27）により減衰回路（20）が構成されて
いる。
また、受信回路（40）内のアンド回路（44）の出力端
には復号回路（10）が接続されている。復号回路（10）
は、アンド回路（44）からの入力信号が“L"レベルから
“H"レベルに立ち上がると１ビット幅の受信データ（復
調信号）“0"を復調してCPU（１）に出力し、それ以外
のときは受信データ“1"をCPU（１）に出力する。
には復号回路（10）が接続されている。復号回路（10）
は、アンド回路（44）からの入力信号が“L"レベルから
“H"レベルに立ち上がると１ビット幅の受信データ（復
調信号）“0"を復調してCPU（１）に出力し、それ以外
のときは受信データ“1"をCPU（１）に出力する。
尚、スイッチ回路（22）、（23）及び（33）はそれぞ
れ制御端子に接続されたオア回路（25）の出力、アンド
回路（27）の出力及びCPU（１）からの送信信号によっ
て開閉制御され、これらの信号が“H"レベルのときに閉
じるようになっている。
れ制御端子に接続されたオア回路（25）の出力、アンド
回路（27）の出力及びCPU（１）からの送信信号によっ
て開閉制御され、これらの信号が“H"レベルのときに閉
じるようになっている。
次に、第3A図及び第3B図に示す信号波形図を参照して
この実施例の動作を説明する。CPU（１）にはバッテリ
（８）から電源電圧VCCが供給されると共に発振子
（９）からはクロック信号が供給され、CPU（１）は予
めROM（2a）に格納されていたプログラムに基づいて作
動する。
この実施例の動作を説明する。CPU（１）にはバッテリ
（８）から電源電圧VCCが供給されると共に発振子
（９）からはクロック信号が供給され、CPU（１）は予
めROM（2a）に格納されていたプログラムに基づいて作
動する。
データの送信時においては、第3A図に示すように、CP
U（１）は１ビットの送信データ“0"に対し前半1/2ビッ
ト分だけ“H"レベルとなる送信信号と後半1/2ビット分
だけ“H"レベルとなる送信抑止信号とを出力すると共に
これら送信信号及び送信抑止信号の双方が“L"レベルの
ときに“H"レベルとなるオフ指令信号をアンド回路（2
7）に出力する。
U（１）は１ビットの送信データ“0"に対し前半1/2ビッ
ト分だけ“H"レベルとなる送信信号と後半1/2ビット分
だけ“H"レベルとなる送信抑止信号とを出力すると共に
これら送信信号及び送信抑止信号の双方が“L"レベルの
ときに“H"レベルとなるオフ指令信号をアンド回路（2
7）に出力する。
時刻t1にCPU（１）から“H"レベルの送信信号が送信
回路（30）に出力されると、この送信信号によってスイ
ッチ回路（33）が閉成され、CPU（１）からトランジス
タ（32）に搬送波が印加される。これにより、トランジ
スタ（32）はオン状態となりアンテナ回路（60）が駆動
されて電磁波が外部に送出される。
回路（30）に出力されると、この送信信号によってスイ
ッチ回路（33）が閉成され、CPU（１）からトランジス
タ（32）に搬送波が印加される。これにより、トランジ
スタ（32）はオン状態となりアンテナ回路（60）が駆動
されて電磁波が外部に送出される。
送信信号は送信データ“0"の1/2ビット分が経過した
時刻t2に“L"レベルに立ち下がるので、スイッチ回路
（33）は開成されるが、同時に今度は送信抑止信号が
“L"レベルから“H"レベルに立ち上がり、オア回路（2
5）を介してスイッチ回路（22）が閉成される。これに
より、比較器（21）の出力がトランジスタ（32）に印加
されることとなる。このとき、アンテナ回路（60）で
は、時刻t1〜t2の間に生じていた振動が自由振動を繰り
返しながら減衰しようとする。この振動が正の半サイク
ルのときは、比較器（21）の出力が“H"レベルとなるの
で、トランジスタ（32）はオフ状態となる。ところが、
アンテナ回路（60）における自由振動が負の半サイクル
のときは、比較器（21）の出力は“L"レベルとなるの
で、トランジスタ（32）はオン状態となる。このため、
電圧がアンテナ回路（60）に逆相でフィードバックされ
ることとなり、アンテナ回路（60）に蓄積されていたエ
ネルギーが消耗される。その結果、第3A図に示すよう
に、アンテナ回路（60）における振動は時刻t2の後、急
速に減衰し安定する。
時刻t2に“L"レベルに立ち下がるので、スイッチ回路
（33）は開成されるが、同時に今度は送信抑止信号が
“L"レベルから“H"レベルに立ち上がり、オア回路（2
5）を介してスイッチ回路（22）が閉成される。これに
より、比較器（21）の出力がトランジスタ（32）に印加
されることとなる。このとき、アンテナ回路（60）で
は、時刻t1〜t2の間に生じていた振動が自由振動を繰り
返しながら減衰しようとする。この振動が正の半サイク
ルのときは、比較器（21）の出力が“H"レベルとなるの
で、トランジスタ（32）はオフ状態となる。ところが、
アンテナ回路（60）における自由振動が負の半サイクル
のときは、比較器（21）の出力は“L"レベルとなるの
で、トランジスタ（32）はオン状態となる。このため、
電圧がアンテナ回路（60）に逆相でフィードバックされ
ることとなり、アンテナ回路（60）に蓄積されていたエ
ネルギーが消耗される。その結果、第3A図に示すよう
に、アンテナ回路（60）における振動は時刻t2の後、急
速に減衰し安定する。
その後、時刻t3に送信データ“1"に対応して送信信号
及び送信抑止信号の双方が“L"レベルになると、今度は
オフ指令信号が“L"レベルから“H"レベルに立ち上が
る。このとき、受信状態ではないので抑止信号発生回路
（24）から出力される受信抑止信号は“L"レベルであ
り、インバータ回路（26）によりアンド回路（27）には
“H"レベルの信号が入力されている。従って、アンド回
路（27）から“H"レベルのオフ信号がスイッチ回路（2
3）に印加される。これにより、スイッチ回路（23）が
閉成され、トランジスタ（32）は完全にオフ状態とな
る。
及び送信抑止信号の双方が“L"レベルになると、今度は
オフ指令信号が“L"レベルから“H"レベルに立ち上が
る。このとき、受信状態ではないので抑止信号発生回路
（24）から出力される受信抑止信号は“L"レベルであ
り、インバータ回路（26）によりアンド回路（27）には
“H"レベルの信号が入力されている。従って、アンド回
路（27）から“H"レベルのオフ信号がスイッチ回路（2
3）に印加される。これにより、スイッチ回路（23）が
閉成され、トランジスタ（32）は完全にオフ状態とな
る。
このように、アンテナ回路（60）の電圧が正のときは
トランジスタ（32）をオフ状態とし、負のときはその値
を用いてトランジスタ（32）の駆動能力を増加するよう
に構成したので、アンテナ回路（60）に発生した自由振
動を短時間に減衰させることができると共にトランジス
タ（32）における不用な発振の発生が防止される。尚、
アンテナ回路（60）におけるわずかな振れにトランジス
タ（32）が動作しないように、比較器（21）の基準電圧
は0Vよりわずかに負側に設定した方が望ましい。
トランジスタ（32）をオフ状態とし、負のときはその値
を用いてトランジスタ（32）の駆動能力を増加するよう
に構成したので、アンテナ回路（60）に発生した自由振
動を短時間に減衰させることができると共にトランジス
タ（32）における不用な発振の発生が防止される。尚、
アンテナ回路（60）におけるわずかな振れにトランジス
タ（32）が動作しないように、比較器（21）の基準電圧
は0Vよりわずかに負側に設定した方が望ましい。
送信抑止信号は送信信号を反転することによって形成
することもできる。
することもできる。
一方、データの受信時においては、第3B図に示すよう
に、時刻t4に外部装置（図示せず）からデータ“0"に対
応する電磁波が発せられると、この電磁波を受信したア
ンテナ回路（60）に電圧が発生する。この電圧は比較器
（41）で抵抗（42）及び（43）により形成される基準電
圧と比較され、時刻t5にアンテナ回路（60）の発生電圧
が基準電圧を越えると、比較器（41）から“H"レベルの
信号がアンド回路（44）に出力される。このとき、アン
ド回路（44）にはCPU（１）から受信可能状態であるこ
とを示す“H"レベルの受信イネーブル信号が入力されて
いるため、比較器（41）の出力信号はアンド回路（44）
を介して抑止信号発生回路（24）に入力する。その結
果、抑止信号発生回路（24）から1/2ビット幅の“H"レ
ベルの受信抑止信号がオア回路（25）を介してスイッチ
回路（22）に印加される。これにより、スイッチ回路
（22）は閉成され、上述した送信時と同様にしてアンテ
ナ回路（60）の電気振動が抑止される。すなわち、第3B
図のように、アンテナ回路（60）に発生する電圧は時刻
t5の後、急速に減衰し安定する。
に、時刻t4に外部装置（図示せず）からデータ“0"に対
応する電磁波が発せられると、この電磁波を受信したア
ンテナ回路（60）に電圧が発生する。この電圧は比較器
（41）で抵抗（42）及び（43）により形成される基準電
圧と比較され、時刻t5にアンテナ回路（60）の発生電圧
が基準電圧を越えると、比較器（41）から“H"レベルの
信号がアンド回路（44）に出力される。このとき、アン
ド回路（44）にはCPU（１）から受信可能状態であるこ
とを示す“H"レベルの受信イネーブル信号が入力されて
いるため、比較器（41）の出力信号はアンド回路（44）
を介して抑止信号発生回路（24）に入力する。その結
果、抑止信号発生回路（24）から1/2ビット幅の“H"レ
ベルの受信抑止信号がオア回路（25）を介してスイッチ
回路（22）に印加される。これにより、スイッチ回路
（22）は閉成され、上述した送信時と同様にしてアンテ
ナ回路（60）の電気振動が抑止される。すなわち、第3B
図のように、アンテナ回路（60）に発生する電圧は時刻
t5の後、急速に減衰し安定する。
また、時刻t5にアンド回路（44）の出力は復号回路
（10）に入力し、これにより復号回路（10）から１ビッ
ト幅の受信データ“0"がCPU（１）に出力される。従っ
て、受信電磁波の強度によって受信データに歪みを発生
することが防止される。
（10）に入力し、これにより復号回路（10）から１ビッ
ト幅の受信データ“0"がCPU（１）に出力される。従っ
て、受信電磁波の強度によって受信データに歪みを発生
することが防止される。
時刻t5から1/2ビット分の時間が経過した時刻t6に受
信抑止信号が“H"レベルから“L"レベルに立ち下がる
と、インバータ回路（26）を介してアンド回路（27）に
“H"レベルの信号が入力される。このとき、送信状態で
はないので送信信号及び送信抑止信号はどちらも“L"レ
ベルであり、CPU（１）からは“H"レベルのオフ指令信
号がアンド回路（27）に入力されている。従って、アン
ド回路（27）から“H"レベルのオフ信号がスイッチ回路
（23）に印加され、これによりスイッチ回路（23）が閉
成されてトランジスタ（32）は完全にオフ状態となる。
信抑止信号が“H"レベルから“L"レベルに立ち下がる
と、インバータ回路（26）を介してアンド回路（27）に
“H"レベルの信号が入力される。このとき、送信状態で
はないので送信信号及び送信抑止信号はどちらも“L"レ
ベルであり、CPU（１）からは“H"レベルのオフ指令信
号がアンド回路（27）に入力されている。従って、アン
ド回路（27）から“H"レベルのオフ信号がスイッチ回路
（23）に印加され、これによりスイッチ回路（23）が閉
成されてトランジスタ（32）は完全にオフ状態となる。
このようにして時刻t7における次のビットのデータ受
信に備えるが、このときには既にアンテナ回路（60）の
電気振動は十分に抑止されている。すなわち、各ビット
毎にアンテナ回路（60）の受信電圧は一旦“0"レベルに
戻り、“0"レベルから受信電磁波に応じて電圧が上昇す
る。このため、電磁波を受信してから受信データを検出
するまでの時間遅れが各ビットで一定となり、歪みの発
生を防止することができる。また、データの転送速度を
向上させることもできる。
信に備えるが、このときには既にアンテナ回路（60）の
電気振動は十分に抑止されている。すなわち、各ビット
毎にアンテナ回路（60）の受信電圧は一旦“0"レベルに
戻り、“0"レベルから受信電磁波に応じて電圧が上昇す
る。このため、電磁波を受信してから受信データを検出
するまでの時間遅れが各ビットで一定となり、歪みの発
生を防止することができる。また、データの転送速度を
向上させることもできる。
受信データがCPU（１）に入力されると、CPU（１）は
予めROM（2a）に格納されているプログラムに基づいて
データ処理を行い、必要に応じてデータをRAM（2b）に
記憶したり、データの送信を行う。
予めROM（2a）に格納されているプログラムに基づいて
データ処理を行い、必要に応じてデータをRAM（2b）に
記憶したり、データの送信を行う。
尚、上記の実施例では、アンテナ回路（60）を送信及
び受信の双方に共用させたが、送信用のアンテナ回路を
独立して設け、アンテナ回路（60）を受信専用に用いる
場合の回路構成を第４図に示す。すなわち、第２図の回
路において、オア回路（25）、アンド回路（27）、（4
4）及びスイッチ回路（33）が不要となる。ただし、送
信用のアンテナ回路の電気振動を減衰させる必要がある
場合には比較器（21）、スイッチ回路（22）、（23）及
びトランジスタ（32）等を送信回路にも設けなければな
らないため、第２図のような構成とした方がマイクロコ
ンピュータ（50）のチップ面積は少なくて済む。
び受信の双方に共用させたが、送信用のアンテナ回路を
独立して設け、アンテナ回路（60）を受信専用に用いる
場合の回路構成を第４図に示す。すなわち、第２図の回
路において、オア回路（25）、アンド回路（27）、（4
4）及びスイッチ回路（33）が不要となる。ただし、送
信用のアンテナ回路の電気振動を減衰させる必要がある
場合には比較器（21）、スイッチ回路（22）、（23）及
びトランジスタ（32）等を送信回路にも設けなければな
らないため、第２図のような構成とした方がマイクロコ
ンピュータ（50）のチップ面積は少なくて済む。
以上説明したように、この発明に係るマイクロコンピ
ュータは、共振回路を介して入力信号が入力されるマイ
クロコンピュータであって、データを処理するためのCP
Uと、共振回路の出力電圧から入力信号を検出する入力
回路と、入力回路が入力信号を検出したときに所定の長
さの復調信号を入力データとしてCPUへ入力させてデー
タ処理を行わせる復号回路と、入力回路が入力信号を検
出すると共振回路に発生した電気振動の負の半サイクル
の間だけ共振回路の出力電圧を共振回路にフィードバッ
クさせて電気振動を減衰させる減衰回路と、CPUからの
出力信号を共振回路を介して外部へ出力させるための出
力回路とを備えているので、正確にデータを入力するこ
とができる。
ュータは、共振回路を介して入力信号が入力されるマイ
クロコンピュータであって、データを処理するためのCP
Uと、共振回路の出力電圧から入力信号を検出する入力
回路と、入力回路が入力信号を検出したときに所定の長
さの復調信号を入力データとしてCPUへ入力させてデー
タ処理を行わせる復号回路と、入力回路が入力信号を検
出すると共振回路に発生した電気振動の負の半サイクル
の間だけ共振回路の出力電圧を共振回路にフィードバッ
クさせて電気振動を減衰させる減衰回路と、CPUからの
出力信号を共振回路を介して外部へ出力させるための出
力回路とを備えているので、正確にデータを入力するこ
とができる。
また、この発明に係る非接触ICカードは、外部とのデ
ータの送受信を非接触で行うためのアンテナ回路と、デ
ータを処理するためのCPUと、アンテナ回路の出力電圧
から受信信号を検出する受信回路と、受信回路が受信信
号を検出したときに所定の長さの復調信号を入力データ
としてCPUへ入力させてデータ処理を行わせる復号回路
と、受信回路が受信信号を検出するとアンテナ回路に発
生した電気振動の負の半サイクルの間だけアンテナ回路
の出力電圧をアンテナ回路にフィードバックさせて電気
振動を減衰させる減衰回路と、CPUからの送信信号をア
ンテナ回路を介して外部へ送信するための送信回路とを
備えているので、正確にデータを受信することができ
る。
ータの送受信を非接触で行うためのアンテナ回路と、デ
ータを処理するためのCPUと、アンテナ回路の出力電圧
から受信信号を検出する受信回路と、受信回路が受信信
号を検出したときに所定の長さの復調信号を入力データ
としてCPUへ入力させてデータ処理を行わせる復号回路
と、受信回路が受信信号を検出するとアンテナ回路に発
生した電気振動の負の半サイクルの間だけアンテナ回路
の出力電圧をアンテナ回路にフィードバックさせて電気
振動を減衰させる減衰回路と、CPUからの送信信号をア
ンテナ回路を介して外部へ送信するための送信回路とを
備えているので、正確にデータを受信することができ
る。
第１図はこの発明の一実施例に係る非接触ICカードの構
造を示すブロック図、第２図は実施例に用いられたマイ
クロコンピュータ内の受信回路、送信回路及び減衰回路
を示す回路図、第3A図及び第3B図はそれぞれ送信時及び
受信時における第２図の回路の各部の信号波形図、第４
図は他の実施例を示す部分回路図、第５図は従来の非接
触ICカードを示すブロック図、第６図は第５図のICカー
ドに用いられたマイクロコンピュータ内の受信回路を示
す回路図、第７図は第６図の回路の動作を示す信号波形
図である。 図において、（１）はCPU、（2a）はROM、（2b）はRA
M、（10）は復号回路、（20）は減衰回路、（30）は送
信回路、（40）は受信回路、（50）はマイクロコンピュ
ータ、（60）はアンテナ回路である。 なお、各図中同一符号は同一または相当部分を示す。
造を示すブロック図、第２図は実施例に用いられたマイ
クロコンピュータ内の受信回路、送信回路及び減衰回路
を示す回路図、第3A図及び第3B図はそれぞれ送信時及び
受信時における第２図の回路の各部の信号波形図、第４
図は他の実施例を示す部分回路図、第５図は従来の非接
触ICカードを示すブロック図、第６図は第５図のICカー
ドに用いられたマイクロコンピュータ内の受信回路を示
す回路図、第７図は第６図の回路の動作を示す信号波形
図である。 図において、（１）はCPU、（2a）はROM、（2b）はRA
M、（10）は復号回路、（20）は減衰回路、（30）は送
信回路、（40）は受信回路、（50）はマイクロコンピュ
ータ、（60）はアンテナ回路である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】共振回路を介して入力信号が入力されるマ
イクロコンピュータであって、 データを処理するためのCPUと、 前記共振回路の出力電圧から入力信号を検出する入力回
路と、 前記入力回路が入力信号を検出したときに所定の長さの
復調信号を入力データとして前記CPUへ入力させてデー
タ処理を行わせる復号回路と、 前記入力回路が入力信号を検出すると前記共振回路に発
生した電気振動の負の半サイクルの間だけ前記共振回路
の出力電圧を前記共振回路にフィードバックさせて電気
振動を減衰させる減衰回路と、 前記CPUからの出力信号を前記共振回路を介して外部へ
出力させるための出力回路と、 を備えたことを特徴とするマイクロコンピュータ。 - 【請求項２】前記出力回路は出力信号を前記共振回路に
出力し、前記減衰回路は前記出力回路から前記共振回路
に出力された出力信号がオン状態からオフ状態に変化し
たときに前記共振回路に発生する電気振動を減衰させる
請求項１記載のマイクロコンピュータ。 - 【請求項３】外部とのデータの送受信を非接触で行うた
めのアンテナ回路と、 データを処理するためのCPUと、 前記アンテナ回路の出力電圧から受信信号を検出する受
信回路と、 前記受信回路が受信信号を検出したときに所定の長さの
復調信号を入力データとして前記CPUへ入力させてデー
タ処理を行わせる復号回路と、 前記受信回路が受信信号を検出すると前記アンテナ回路
に発生した電気振動の負の半サイクルの間だけ前記アン
テナ回路の出力電圧を前記アンテナ回路にフィードバッ
クさせて電気振動を減衰させる減衰回路と、 前記CPUからの送信信号を前記アンテナ回路を介して外
部へ送信するための送信回路と を備えたことを特徴とする非接触ICカード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5992990A JP2569194B2 (ja) | 1990-03-13 | 1990-03-13 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
| FR9009782A FR2659764B1 (fr) | 1990-03-13 | 1990-07-31 | Micro-ordinateur et carte a circuits integres sans contact utilisant un tel micro-ordinateur. |
| GB9019429A GB2242043B (en) | 1990-03-13 | 1990-09-06 | A microcomputer and a non-contact IC card using this microcomputer |
| US07/892,410 US5308968A (en) | 1990-03-13 | 1992-06-01 | Non-contact IC card which actively attenuates its resonance circuit as it receives data |
| US08/197,866 US5396056A (en) | 1990-03-13 | 1994-02-17 | Non-contact IC card having an active attenuation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5992990A JP2569194B2 (ja) | 1990-03-13 | 1990-03-13 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03262090A JPH03262090A (ja) | 1991-11-21 |
| JP2569194B2 true JP2569194B2 (ja) | 1997-01-08 |
Family
ID=13127308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5992990A Expired - Fee Related JP2569194B2 (ja) | 1990-03-13 | 1990-03-13 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5308968A (ja) |
| JP (1) | JP2569194B2 (ja) |
| FR (1) | FR2659764B1 (ja) |
| GB (1) | GB2242043B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2549192B2 (ja) * | 1990-09-19 | 1996-10-30 | 三菱電機株式会社 | 非接触ｉｃカード及びその使用方法 |
| JP2747395B2 (ja) * | 1992-07-20 | 1998-05-06 | 三菱電機株式会社 | 非接触ｉｃカード、非接触ｉｃカードリーダライタ及びデータ伝送方法 |
| JPH07271939A (ja) * | 1994-03-30 | 1995-10-20 | Mitsubishi Denki Semiconductor Software Kk | 非接触ｉｃカード，カードリーダライタ及びカード装置 |
| JP3600266B2 (ja) * | 1994-04-08 | 2004-12-15 | 株式会社ルネサステクノロジ | 非接触ｉｃカードインタフェース装置及びそれを用いた通信システム |
| JPH07296125A (ja) * | 1994-04-28 | 1995-11-10 | Mitsubishi Denki Semiconductor Software Kk | リーダライタ及び非接触ｉｃカードシステム |
| JPH0896106A (ja) * | 1994-09-29 | 1996-04-12 | Mitsubishi Electric Corp | Ｉｃカード及びｉｃカードシステム |
| JPH08102701A (ja) * | 1994-09-30 | 1996-04-16 | Toshiba Corp | 磁気結合回路駆動方式 |
| JPH0962816A (ja) * | 1994-10-06 | 1997-03-07 | Mitsubishi Electric Corp | 非接触ｉｃカードおよびこれを含む非接触ｉｃカードシステム |
| EP0838780B1 (en) * | 1996-05-09 | 2005-05-04 | Citizen Watch Co., Ltd. | Storage medium system using contactless memory card |
| US5847447A (en) * | 1996-07-09 | 1998-12-08 | Ambient Corporation | Capcitively coupled bi-directional data and power transmission system |
| US5812942A (en) * | 1996-09-24 | 1998-09-22 | Motorola, Inc. | Balanced differential radio receiver and method of operation |
| US5815020A (en) * | 1996-09-24 | 1998-09-29 | Motorola, Inc. | Balance differential receiver |
| US6164532A (en) * | 1997-05-15 | 2000-12-26 | Hitachi, Ltd. | Power transmission system, power transmission/communication system and reader and/or writer |
| US5942977A (en) * | 1997-08-13 | 1999-08-24 | Ludwig Kipp | Radio transponder |
| WO1999038114A1 (en) * | 1998-01-23 | 1999-07-29 | Motorola Inc. | Portable data device and method of switching between a power and data mode of operation |
| US6134130A (en) * | 1999-07-19 | 2000-10-17 | Motorola, Inc. | Power reception circuits for a device receiving an AC power signal |
| FR2799026B1 (fr) * | 1999-09-28 | 2001-11-30 | St Microelectronics Sa | Circuit d'entree pour carte a puce a memoire |
| FR2820532A1 (fr) * | 2001-02-02 | 2002-08-09 | Tagproduct | Dispositif de communication sans contact avec une etiquette electronique |
| JP4738641B2 (ja) * | 2001-06-11 | 2011-08-03 | 日立マクセル株式会社 | リーダライタ及びそれを用いた通信システム |
| JP4392256B2 (ja) * | 2004-02-05 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置及び非接触型ｉｃカード |
| FR3010817B1 (fr) | 2013-09-13 | 2016-12-23 | Inside Secure | Procede et dispositif d'emission de donnees par couplage inductif a auto-oscillation controlee |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3627993A (en) * | 1969-11-20 | 1971-12-14 | Notifier Co | Control system |
| JPS5829904B2 (ja) * | 1977-07-01 | 1983-06-25 | 日本電信電話株式会社 | 符号変換装置 |
| FR2458953A1 (fr) * | 1979-06-08 | 1981-01-02 | Saulnier Dominique | Detecteur de proximite associe a la transmission d'informations |
| DE3107928A1 (de) * | 1981-03-02 | 1982-09-16 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Einrichtung zum beruehrungslosen uebertragen eines zahlenwertes |
| ES8607594A1 (es) * | 1983-12-06 | 1986-05-16 | Mars Inc | Un dispositivo de comunicacion con una ficha de almacenamiento de datos |
| US4644321A (en) * | 1984-10-22 | 1987-02-17 | Westinghouse Electric Corp. | Wireless power line communication apparatus |
| US4818855A (en) * | 1985-01-11 | 1989-04-04 | Indala Corporation | Identification system |
| GB8509135D0 (en) * | 1985-04-10 | 1985-05-15 | Gen Electric Co Plc | Transaction system |
| GB2197107B (en) * | 1986-11-03 | 1990-12-12 | Mars Inc | Data-storing devices |
| JPH0732368B2 (ja) * | 1987-12-09 | 1995-04-10 | オムロン株式会社 | データ通信装置 |
| JPH0772907B2 (ja) * | 1989-12-21 | 1995-08-02 | 三菱電機株式会社 | マイクロコンピュータ及びこれを用いた非接触ｉｃカード |
-
1990
- 1990-03-13 JP JP5992990A patent/JP2569194B2/ja not_active Expired - Fee Related
- 1990-07-31 FR FR9009782A patent/FR2659764B1/fr not_active Expired - Fee Related
- 1990-09-06 GB GB9019429A patent/GB2242043B/en not_active Expired - Fee Related
-
1992
- 1992-06-01 US US07/892,410 patent/US5308968A/en not_active Expired - Lifetime
-
1994
- 1994-02-17 US US08/197,866 patent/US5396056A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2659764B1 (fr) | 1995-03-10 |
| GB2242043A (en) | 1991-09-18 |
| US5396056A (en) | 1995-03-07 |
| GB9019429D0 (en) | 1990-10-24 |
| US5308968A (en) | 1994-05-03 |
| GB2242043B (en) | 1993-11-24 |
| JPH03262090A (ja) | 1991-11-21 |
| FR2659764A1 (fr) | 1991-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569194B2 (ja) | マイクロコンピュータ及びこれを用いた非接触ｉｃカード | |
| JP2645163B2 (ja) | 非接触型ｉｃカード | |
| US5247163A (en) | IC card having a monitor timer and a reset signal discrimination circuit | |
| US5226167A (en) | Microcomputer circuit for attenuating oscillations in a resonant circuit by reversing phase and feeding back resonant circuit output oscillation voltage | |
| KR920005167A (ko) | 테스트 모드 진입을 위한 복수의 클럭킹을 가진 반도체 메모리 | |
| GB2251108A (en) | Non-contact ic card | |
| GB2080585A (en) | Semiconductor integrated circuit with reduced power consumption | |
| KR840004837A (ko) | 무선 선택호출 수신기 | |
| US5479420A (en) | Clock fault monitoring circuit | |
| JPH0738188B2 (ja) | マイクロコンピュータ及びこれを用いた非接触ｉｃカード | |
| US5063355A (en) | Timer circuit | |
| US4547684A (en) | Clock generator | |
| US5506533A (en) | Apparatus for generating a monostable signal | |
| JPS60140834A (ja) | テスト回路内蔵型半導体集積回路 | |
| JP3205260B2 (ja) | 非接触データ送受信方法およびその装置 | |
| KR100400395B1 (ko) | 반도체 메모리장치의 오동작 방지회로 | |
| KR102570959B1 (ko) | 집적 회로 | |
| US5861833A (en) | Runaway prevention in a remote controller | |
| EP0565240A1 (en) | Differential signal receiver circuit and method | |
| US20030236931A1 (en) | Data transfer control circuitry including fifo buffers | |
| KR200294638Y1 (ko) | 비동기송수신기의자동인에이블신호발생회로 | |
| JPH07240698A (ja) | データ通信方式 | |
| KR900007001Y1 (ko) | 레이저 프린터의 데이타신호 수신시 종료신호 발생회로 | |
| KR19990037579U (ko) | 스마트 카드 인터페이스 | |
| JP3456912B2 (ja) | データインターフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |