JPH01151832A - データ通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は誘導電磁界を用いて非接触で近接する第１．第
２のユニット間でデータ通信を行うデータ通信装置に関
するものである。

〔従来技術とその問題点〕

（従来技術） 従来例えば特開昭６２−６３０５０号に示されているよ
うに、工作機械のツールシャンク等に夫々の工具データ
を保持するデータ記憶装置を設け、データ入出力装置か
らそのデータ記憶装置にデータをシリアル伝送して書込
んだり、書込まれた内容を読出したりするようにしたデ
ータ伝送装置が提案されている。このようなデータ伝送
装置では、データ入出力装置とデータ記憶装置間の通信
は夫々−定の高周波信号を用いてそれを周波数シフトキ
ーイング（Ｆ　Ｓ　Ｋ）変調することによって行われて
いる。

（発明が解決しようとする問題点） しかしながらこのような従来のデータ伝送装置によれば
、データ記憶装置及びデータ入出力装置にＦＳＸ信号を
復調するためのＰＬＬ回路等が必要となって多くの消費
電力を要する。データ記憶装置はデータ入出力装置から
誘起される交流電圧を整流して電源としている場合があ
り、このときには消費電力が多ければ誘起電圧が高くな
いとデータ通信が行えないため、通信可能な距離が短く
なるという欠点がある。又データ記憶装置側に電池を設
けている場合には電池寿命が短くなるという欠点があっ
た。一方円願人はデータ記憶装置の消費電力を少なくす
るために、データ記憶装置からデータ入出力装置にデー
タを伝送する際にその送信データに基づいて共振回路の
共振周波数を不連続に変化させるようにした方式を提案
している（未公開）。この場合にはデータ記憶装置の消
費電力を少な（することができるが、データ入出力装置
との間の結合係数によって通信範囲が定まるためデータ
入出力装置からの出力を大きくしても通信距離を大きく
することができないという欠点がある。

〔発明の目的〕

本発明はこのような従来のデータ伝送装置の問題点に鑑
みてなされたものであって、一定周波数のキャリアを用
いて送信信号を相互に伝送すると共に、送受信効率を向
上させることによって通信距離を大きくすることを技術
的課題とする。

〔発明の構成と効果〕

（問題点を解決するための手段） 本発明は第１のユニットと第２のユニット間でシリアル
データの半二重データ伝送を行うデータ通信装置であっ
て、第１図〜第３図に示すように、第１のユニットは、
第２のユニットに対向する面に設けられた第１のコイル
を有する発振器と、データ送信時には送信データ信号に
対応させて第１゜第２のデユーティ比を有し、データ受
信時には一定の第３のデユーティ比を有する一定周期の
送信パルス信号を発生し、発振器に該一定周期の送信パ
ルス信号を与えることによってその発振を断続する送信
パルス発生手段と、発振器の発振周波数に実質的に等し
い共振周波数を有し、第２のユニットに対向する面に設
けられた第２のコイルを含む第１の共振回路と、送信パ
ルス発生手段の送信パルスに対応した信号が与えられ発
振器の発振停正時のタイミングを有する受信ゲート信号
を発生する受信ゲート信号発生手段と、受信ゲート信号
発生手段の受信ゲート信号が与えられる間に第１の共振
回路に得られる電磁誘導信号を検波する検波回路と、受
信ゲート信号の所定タイミングで検波回路の出力をサン
プリングするサンプルホールド回路と、サンプルホール
ド回路のホールド信号を所定レベルで弁別する第１の比
較器と、を有するものであり、第２のユニットは、第１
のユニットの発振器の発振周波数に実質的に等しい共振
周波数を有し第１のユニットに対向する面に設けられた
第３のコイルを含む第２の共振回路と、第２の共振回路
に得られる信号を検波する検波回路と、検波出力を所定
の闇値レベルで弁別することによって送信パルス信号を
得る第２の比較器と、第１のユニットからのデータ受信
時に第２の比較器の出力に基づいて第１．第２のデユー
ティ比の送信パルス信号より送信データ信号を復調する
データ復調手段と、第２の共振回路とアース間に接続さ
れたスイッチング素子を有し、第１のユニットへのデー
タ伝送時に第２の比較器より得られる第３のデユーティ
比の送信パルス信号に基づいて発振器の発振停止のタイ
ミングで該スイッチング素子を送信データに対応させて
断続することにより第２の共振回路に生じる残響を制御
する残響制御手段と、を有することを特徴とするもので
ある。

（作用） このような特徴を有する本発明によれば、第１のユニッ
トは一定の周期で発振器の発振を断続させ、送信時には
そのデユーティ比を変化させることによって二値信号を
第２のユニット側に送信するようにしている。第２のユ
ニット側はこの信号を検波し所定の闇値レベルで弁別す
ることによって送信パルス信号を復調し、更にその信号
のデユーティ比に基づいて元の送信データ信号を復調す
るようにしている。又第２のユニットから第１のユニッ
トにデータを伝送する際には、第１のユニットより一定
の第３のデユーティ比によって発振器の発振を断続する
と共に、発振の停止時に第２のユニットの共振回路に設
けられるスイッチを送信データ信号に応じて断続するこ
とによって第１のユニットの共振回路に得られる残響を
制御するようにしている。第１のユニットは発振器に与
える送信パルス信号に基づきその発振の停止期間内の受
信ゲート信号を発生させると共に、受信ゲート信号によ
って残響のみを取り出しその残響を検波している。そし
て受信ゲート信号の所定タイミングでその信号をサンプ
リングして第１の比較器に与えて所定闇値レベルで弁別
することによって第２のユニットから得られる送信信号
を復調するようにしている。

（発明の効果） このように本発明によれば、電磁結合を利用して第１．
第２のユニット間でシリアルデータの半二重データ伝送
を行うようにしている。そして第２のユニットのデータ
復調手段はパルス幅に基づいて信号を復調するようにし
ているため、ＰＬＬ回路等を用いる必要がなく比較的簡
単なものとなり消費電力が少なくなる。従って第２のユ
ニットの電力を第１のユニットから得るようにした場合
には、消費電力が少ないため伝送距離を長くすることが
可能となる。又第２のユニットから第１のユニットにデ
ータを伝送する際には、第１のユニットから得られる信
号の残響を送信データに基づいて制御するようにしてい
るため、第１のユニットから第２のユニットに与える発
振出力を大きくすればそれに伴って残響レベルを高くす
ることができる。従って第１のユニットに得られる残響
の共振信号も大きくなるためデータ伝送距離を長くする
ことが可能となる。又第１．第２のユニットに設けられ
た共振回路は発振器の発振周波数と実質的に一致させる
ようにしているので、高い効率でデータ伝送を行うこと
ができ、ＳＮ比も向上させることができるという効果が
得られる。

〔実施例の説明〕

（実施例の構成） 第２図は本発明の一実施例によるデータ通信装置を物品
識別システムに適用した全体構成を示すブロック図であ
る。本図においてデータ通信装置は第１のユニットであ
る書込／読出制御ユニット■と、物品２等に取付けられ
る第２のユニットであるＩＤユニット３を有している。

書込／読出制御ユニット１はＩＤユニット３に対向する
位置に第１．第２のコイルＬｌ、Ｌ２を有しており、Ｉ
Ｄユニット３もこれらのコイルに対向する位置に第３の
コイルＬ３を有している。書込／読出制御ユニット１は
例えば更に上位の制御機器４に接続される。上位制御機
器４は書込／読出制御ユニット１に送信コントロール信
号（ＣＴ）を送出した後送信データＳＤを送出し、書込
／読出制御ユニット１から得られる受信データＲＤを読
込むようにしている。

さて書込／読出制御ユニット１は第１図に詳細なブロッ
ク図を示すように、一定のクロック信号を発生するクロ
ック発生器１１及びそのクロック信号に基づいてタイミ
ング信号を発生するタイムコントローラ１２．送信パル
ス発生回路１３が設けられる。タイムコントローラ１２
は上位の制御機器４より得られる送信コントロール信号
（ＣＴ）が与えられれば送信パルス発生回路１３と受信
ゲート発生回路１４に送受信切換信号を送出するもので
あり、上位制御機器４はこの送信コントロール信号を与
えた後送信パルス発生回路１３に送信データＳＤを送る
。送信パルス発生回路１３はタイムコントローラ１２か
ら受信切換信号が送信状態となるタイミングでクロック
発生器１１のクロックを所定周期計数して一定の周期で
送信データＳＤに応じて第１及び第２のデユーティ比と
なる送信パルス信号を発生するものであって、その出力
は発振器１５に与えられる。発振器１５は送信パルス発
生回路１３より送信パルス信号が与えられたときにのみ
一定の周波数の発振をするものであり、その発振出力は
増幅器１６を介して送信用となる第１のコイルＬ１に与
えるものである。又書込／読出制御ユニット１には受信
用となる第２のコイルＬ２が設けられる。コイルＬ２に
はコンデンサＣ１が並列に接続され発振器１５の発振周
波数に共振する第１の共振回路１７を構成しており、そ
の両端に得られる誘起電圧が増幅器１８に与えられる。

増幅器１８は誘起電圧を増幅するものであり、その出力
をアナログスイッチ１９を介して検波回路２０に与える
。受信ゲート発生回路１４はタイムコントローラ１２に
より与えられる送受信切換信号が受信状態となっている
ときに送信パルスの立下りから所定時間、例えば１クロ
ック分遅らせた受信ゲート信号を発生するものである。

受信ゲート信号はゲート信号としてアナログスイッチ１
９に与えられる。又クロック発生器１１及び受信ゲート
発生回路１４の受信ゲート信号はサンプリング信号発生
回路２１にも与えられている。サンプリング信号発生回
路２１は受信ゲート信号の所定のタイミング、例えば終
了直前の１クロック分の信号をサンプリング信号として
サンプルホールド回路２２に与えるものである。検波回
路２０はアナログスイッチ１９を介して得られる信号を
検波し、積分信号又はその包絡線信号を得るものであり
、検波信号はサンプルホールド回路２２に与えられる。

サンプルホールド回路２２はサンプリング信号に基づい
て入力信号をホールドするものであり、その出力は第１
の比較器２３に与えられる。比較器２３は所定の闇値レ
ベルでホールドされている信号を弁別することによって
二値信号を得るものであり、その出力は受信信号ＲＤと
して上位の制御機器４に与えられる。

ＩＤユニット３は第３図に示すように書込／読出制御ユ
ニットｌに対向する面に設けられたコイルＬ３及びコン
デンサＣ２から成る第２の共振回路３０を有しており、
その両端の誘起電圧が検波回路３１に与えられる。検波
回路３１はこの信号を検波するものであり、その出力は
第２の比較器３２に与えられる。比較器３２には所定の
闇値レベルが設定され、検波出力をその闇値で弁別する
ものであり、比較器３２の出力はカウンタ３３及びデジ
タルコンパレータ３４に与えられる。カウンタ３３は比
較器３２の出力によってリセットされて送信パルスが与
えられる間にクロック発生器３５の一定の周期でクロッ
ク信号を計数しており、その計数値はデジタルコンパレ
ータ３４に与えられる。デジタルコンパレータ３４は比
較器３２より比較信号が与えられたときにカウンタ３３
の計数値を一定の計数値と比較し、その計数値を越えて
いるか否かによってｒＬＪもしくはｒＨＪの出力を得る
ものであり、その出力をメモリ制御部３６に与える。メ
モリ制御部３６には【Ｄユニット３の記憶手段であるメ
モリ３７が接続される。書込／読出制御ユニット１から
得られる信号はデータ及びコマンドであるため、メモリ
制御部３６はこのコマンドに基づいて与えられたデータ
をメモリ３７に書込むと共に、メモリ３７内のデータを
読出すように制御するものである。又メモリ制御部３６
の出力は残響制御パルス発生器３８に与えられる。残響
制御パルス発生器３８は比較器３２の出力がｒＬＪレベ
ルとなる所定のタイミングでメモリ制御部３６から読出
された書込／読出制御゛ユニット１に送出する送信デー
タに基づいてその送出データがｒＨＪレベルのときに所
定幅の残響制御パルスを発生するものである。さて共振
回路３０の両端には夫々アースとの間に抵抗を介してス
イッチング素子であるＦＥＴ３９，４０が接続される。

ＦＥＴ３９，４０は残響制御パルス発生器３８の残響制
御パルスに基づいて共振回路３０の両端を夫々接地する
ように制御するものである。

又本実施例ではＩＤユニット３は図示のように電池４１
を有するものとし、この電池４１から各部に電源が供給
されている。

ここでカウンタ３３．デジタルコンパレータ３４及びク
ロック発生器３５は、第１．第２のデユーティ比を有す
る比較器３２の出力、即ち書込／読出制御ユニット１か
ら与−えられる送信パルス信号に基づいて送信データＳ
Ｄを判別するデータ復調手段４２を構成している。又残
留制御パルス発生器３８と共振回路３０の両端を接地す
るスイッチング素子であるＦＥＴ３９，４０は共振回路
３０の残響を制御する残響制御手段４３を構成している
。

（実施例の動作） 次に本実施例の動作についてタイムチャートを参照しつ
つ説明する。ます書込／読出制御ユニット１よりＩＤユ
ニット３に信号を伝送する際には、上位の制御機器４よ
りタイムコントローラ１２に送信コントロール信号ＣＴ
が送出される。そうすればタイムコントローラ１２は送
信パルス発生回路１３に送信切換信号を与える。その後
第４図（ａ）に示すように上位の制御機器４より送信デ
ータＳＤ（例えば図示のようにｒＨＬＬＨＪ）の信号が
送信パルス発生回路１３に加えられる。そうすれば送信
パルス発生回路１３は第４図（ｂ）に示すように時刻ｊ
１．ｔ３＋　ｊＳ及びｔ６より一定の周期Ｔで送信デー
タの論理レベルに対応した第１．第２のデユーティ比の
送信パルス信号を発生する。この信号によって第４図ｆ
ｃ）に示すように発振器１５の発振が断続される。従っ
てＩＤユニット３が近接している場合には、共振回路３
０の両端に第４図ｆｄ）に示すように発振器１５の駆動
時間、即ち時刻ｔ１〜ｊ２＋　ｔ３〜ｔ４〜・−−−一
に一定の振幅の信号が得られ、その後減衰する信号が得
られることとなる。この信号は検波回路３１によって検
波されて所定の闇値レベルで比較されるため、比較器３
２により第４図ｔｅｌに示すような送信パルス信号と同
一の信号が得られる。この信号がカウンタ３３及びデジ
タルコンパレータ３４に与えられる。カウンタ３３には
時刻１．からの計数が開始されたときにはその出力が立
下る時刻ｔ２の時点では所定値より大きい計数値が得ら
れ、時刻ｔ、より計数を開始したときには時刻Ｌ４の時
点では所定値より低い計数値が得られている。従ってデ
ジタルコンパレータ３４は時刻ｔ２．　ｔ４にその計数
値を弁別し、第４図（ｒ）に示すように送信データＳＤ
より１周期遅れたタイミングでメモリ制御部３６に信号
を出力する。こうすれば書込／読出制御ユニット１より
ＩＤユニット３にデータを伝送することができる。そし
てＦＳＫ信号と異なり一定の周波数の信号を断続するだ
けであるため、共振回路３０の共振周波数は発振器１５
の発振周波数と一致させておくことよって高い能率でデ
ータ伝送を行うことができる。又書込／読出制御ユニッ
ト１の発振器１５の出力を大きくすればそれにつれてＩ
Ｄユニット３に誘起される電圧レベルが高くなるため、
発振出力によって通信距離を大きくすることができる。

次に１０ユニツト３から書込／読出制御ユニソト１にデ
ータを伝送する際には、まず書込／読出ＩＩ　ＪＢユニ
ット１のタイムコントローラ１２の送受信切換信号が受
信状態に切換えられ、送信パルス発生回路１３は第５図
（ａｌに示すような一定の第３のデユーティ比、例えば
５０％のデユーティ比の一定周期Ｔの送信パルス信号を
発生する。そうすれば発振器１５が周期的に断続される
ため第５図（ｂ）に示すような発振信号がコイルＬ１よ
りＩＤユニット３に伝えられることとなる。従って比較
器３２は第５図（Ｃ）に示すようなデユーティ５０％の
クロック信号を出力することになる。このクロック信号
に基づいてメモリ制御部３６よりデータ信号が読出され
る。第５図（ｄ）はメモリ制御部３６より読出された信
号がｒＨＬＨＬＪである信号の例を示しており、この信
号が残響制御パルス発生器３８に与えられる。残響制御
パルス発生器３８はこの信号の論理レベルに基づいて比
較器３２の立下りの時点で第５図（ｅ）に示すように所
定幅の残響制御パルスを出力する。この信号がＦＥＴ３
９，４０に与えられて断続される。従ってＦＥＴ３９，
４Ｏがオフ状態では、第５図（ｆ）の時刻も、以後等に
示すように共振回路３０に減衰信号が生じているが、Ｆ
ＥＴ３９，４０をオンとする時刻ｔｌ＋以後には共振回
路３０の両端が接地されるため、ＩＤユニット３の共振
回路３０にはほとんど残響が生じることがない。一方書
込／読出制御ユニット１の共振回路１７に得られる信号
は発振器１５が駆動される時刻ｔ、〜ｔｑ、Ｅ＋。〜ｔ
１１・−・−の間は一定の高い振幅レベルを有するが、
それ以後の時刻り、〜ｊｌｏ＋ｔｌｌ〜ｔ１□−−−−
−−・はＩＤユニット３の共振回路３０の残響に応じて
低いレベルの残響が残存する。そして送信パルスがオフ
となる周期より短い一定の周期で第５図（ｈ）に示すよ
うに受信ゲート信号発生回路１４より受信ゲート信号が
発生し、その間だけ閉成するアナログスイッチ１９を介
して検波回路２０に信号が伝えられる。そしてその立下
りの直前で第５図（ｋ）に示すようにサンプリング信号
がサンプルホールド回路２２に与えられる。従ってサン
プルホールド回路２２の出力が比較器２３によって闇値
と弁別されるため、比較器２３より第５図ｆｉｌに示す
ような信号、即ち第５図（ｄ＋と同様のメモリ読出信号
が書込／読出制御ユニット１に送信周期Ｔだけ遅れて伝
達されることとなる。

尚本実施例はＩＤユニット３のデータ復調手段としてク
ロックを計数するカウンタとデジタルコンパレータを用
い、デジタルコンパレータの出力によって発振信号のパ
ルス幅に対応した二値信号に弁別するようにしているが
、パルス幅を二値信号に復調する種々の構成、例えば比
較器に得られる信号を積分する積分回路と、その積分出
力を所定の闇値レベルで弁別する比較器とによってデー
タ復調手段を構成するようにしてもよい。

又本実施例はＩＤユニット３の電源として内部に電池を
保持するようにした例を示しているが、ＩＤユニット３
の共振回路３０に整流・平滑回路を接続し、その回路よ
り得られる直流電圧を各ブロックに電源として供給して
もよい。この場合には送信パルスの平均した周期が一定
となるように制御機器４から与えられる送信データＳＤ
を更にマンチェスタ符号化し、マンチェスタ符号化され
た信号、即ち論理ｒＨＪレベルについてはｒＨＬＪ、論
理ｒＬＪについてはｒＬＨＪの信号を送信データとして
送信パルス発生回路１３に与えることによって送信デー
タを伝送することが好ましい。

こうすればデータ伝送速度はマンチェスタ符号化しない
場合と比べて〃となるが、発振器１５の駆動時間の平均
値は時間によって変動せず一定の平均値の発振信号が与
えられるため、ＩＤユニット３の直流電圧を変動させる
ことなくデータ伝送を行うことができる。

【図面の簡単な説明】

第１図は本発明のデータ通信装置の一実施例による物品
識別システムの書込／読出制御ユニットの構成を示すブ
ロック図、第２図はその全体構成を示すブロック図、第
３図はＩＤユニットの構成を示すブロック図、第４図は
書込／読出制御ユニットよりＩＤユニットにデータを伝
送する際の各部の波形を示すタイムチャート、第５図は
ＩＤユニットより書込／読出制御ユニットに信号を伝送
する際の各部の波形を示すタイムチャートである。 １−一−〜−−・書込／読出制御ユニット　　３−・−
ＩＤユニット　　４−−−−−−一制御機器　　ＬＬ、
Ｌ２．Ｌ３−・〜−−−−コイル　　１１−−−−クロ
ック発生器　　１２−−−一一一一タイムコントローラ
　　１３−・−送信パルス発生回路　　１４−・−・受
信ゲート信号発生回路１５〜−一一一一一発振器　　１
７．３０−・−一一一共振回路１９−−−−・・アナロ
グスイッチ　　２０．３１−・・・・・・検波回路　　
２２−・・−・−サンプルホールド回路　　２３．３２
・−・−・−・比較器　　３３−・−・・−カウンタ　
　３４−−−−−−−デジタルコンパレータ　　３６−
・・−メモリ制御部　　３７・−−−−−・メモリ　　
３８−ｍ−−−・残留制御パルス発生器　　４１−・・
・・−電池　　４２−−−−データ復調手段　　４３−
・−・・・−残響制御手段特許出願人　　　立石電機株
式会社 代理人　弁理士　岡本宜喜（他１名） 第１図 第２図 第３図 第４図 ｈ　　ｔ２ｔａｔ４ｔｓ　　ｔｓ 第５図 （１）２−票２３

Claims (1)

【特許請求の範囲】
1. （１）第１のユニットと第２のユニット間でシリアルデ
   ータの半二重データ伝送を行うデータ通信装置であって
   、 前記第１のユニットは、 前記第２のユニットに対向する面に設けられた第１のコ
   イルを有する発振器と、 データ送信時には送信データ信号に対応させて第１、第
   ２のデューティ比を有し、データ受信時には一定の第３
   のデューティ比を有する一定周期の送信パルス信号を発
   生し、前記発振器に該一定周期の送信パルス信号を与え
   ることによってその発振を断続する送信パルス発生手段
   と、 前記発振器の発振周波数に実質的に等しい共振周波数を
   有し、前記第２のユニットに対向する面に設けられた第
   ２のコイルを含む第１の共振回路と、 前記送信パルス発生手段の送信パルスに対応した信号が
   与えられ前記発振器の発振停止時のタイミングを有する
   受信ゲート信号を発生する受信ゲート信号発生手段と、 前記受信ゲート信号発生手段の受信ゲート信号が与えら
   れる間に前記第１の共振回路に得られる電磁誘導信号を
   検波する検波回路と、 前記受信ゲート信号の所定タイミングで前記検波回路の
   出力をサンプリングするサンプルホールド回路と、 前記サンプルホールド回路のホールド信号を所定レベル
   で弁別する第１の比較器と、を有するものであり、 前記第２のユニットは、 前記第１のユニットの発振器の発振周波数に実質的に等
   しい共振周波数を有し前記第１のユニットに対向する面
   に設けられた第３のコイルを含む第２の共振回路と、 前記第２の共振回路に得られる信号を検波する検波回路
   と、 前記検波出力を所定の閾値レベルで弁別することによっ
   て送信パルス信号を得る第２の比較器と、 前記第１のユニットからのデータ受信時に前記第２の比
   較器の出力に基づいて第１、第２のデューティ比の送信
   パルス信号より送信データ信号を復調するデータ復調手
   段と、 前記第２の共振回路とアース間に接続されたスイッチン
   グ素子を有し、前記第１のユニットへのデータ伝送時に
   前記第２の比較器より得られる第３のデューティ比の送
   信パルス信号に基づいて前記発振器の発振停止のタイミ
   ングで該スイッチング素子を送信データに対応させて断
   続することにより第２の共振回路に生じる残響を制御す
   る残響制御手段と、を有することを特徴とするデータ通
   信装置。