JPH0543550Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の分野〕 本考案は誘導電極界を用いて非接触で近接する
第１，第２のユニツト間でデータ通信を行うデー
タ通信装置に関するものである。

〔従来技術とその問題点〕

（従来技術） 従来例えば特開昭62−63050号に示されている
ように、工作機械のツールシヤンク等に夫々の工
具データを保持するデータ記憶装置を設け、デー
タ入出力装置からそのデータ記憶装置にデータを
シリアル伝送して書込んだり、書込まれた内容を
読出したりするようにしたデータ伝送装置が提案
されている。このようなデータ伝送装置では、デ
ータ入出力装置とデータ記憶装置間の通信は夫々
一定の高周波信号を用いてそれを周波数シフトキ
ーイング（FSK）変調することによつて行われ
ている。

（考案が解決しようとする問題点） しかしながらこのような従来のデータ伝送装置
によれば、データ記憶装置及びデータ入出力装置
にFSK信号を復調するためのPLL回路等が必要
となつて多くの消費電力を要する。データ記憶装
置はデータ入出力装置から誘起される交流電圧を
整流して電源としている場合があり、このときに
は消費電力が多ければ誘起電圧が高くないとデー
タ通信が行えないため、通信可能な距離が短くな
るという欠点がある、又データ記憶装置側に電池
を設けている場合には電池寿命が短くなるという
欠点があつた。一方出願人はデータ記憶装置の消
費電力を少なくするためにデータ記憶装置からデ
ータ入出力装置にデータを伝送する際にその送信
データに基づいて共振回路の共振周波数を不連続
に変化させるようにした方式を提案している（未
公開）。この場合にはデータ記憶装置の消費電力
を少なくすることができるが、データ入出力装置
との間の結合係数によつて通信範囲が定まるため
データ入出力装置からの出力を大きくしても通信
距離を大きくすることができないという欠点があ
る。

〔考案の目的〕 本考案はこのような従来のデータ伝送装置の問
題点に鑑みてなされたものであつて、一定周波数
のキヤリアを用いて送信信号を相互に伝送すると
共に、データ伝送時のSN比を向上させ通信距離
を大きくすることを技術的課題とする。

〔考案の構成と効果〕

（問題点を解決するための手段） 本考案は第１のユニツトと第２のユニツト間で
シリアルデータの半二重データ伝送を行うデータ
通信装置であつて、第１図〜第３図に示すよう
に、第１のユニツトは、第２のユニツトに対向す
る面に設けられた第１のコイルを有する発振器
と、データ送信時には送信データ信号に対応させ
て第１，第２のデユーテイ比を有し、データ受信
時には一定の第３のデユーテイ比を有する一定周
期の送信パルス信号を発生し、発振器に該一定周
期の送信パルス信号を与えることによつてその発
振を断続する送信パルス発生手段と、発振器の発
振周波数に実質的に等しい共振周波数を有し、第
２のユニツトに対向する面に設けられた第２のコ
イルを含む第１の共振回路と、送信パルス発生手
段の送信パルスに対応した信号が与えられ発振器
の発振停止時のタイミングを有する受信ゲート信
号を発生する受信ゲート信号発生手段と、第１の
共振回路の並列に設けられ、受信ゲート信号によ
つて断続されるアナログスイツチと抵抗の直列接
続体を有し、第１の共振回路のＱを制御する共振
制御手段と、受信ゲート信号発生手段の受信ゲー
ト信号が与えられる間に第１の共振回路に得られ
る電磁誘導信号を検波する検波回路と、受信ゲー
ト信号の所定タイミングで検波回路の出力をサン
プリングするサンプルホールド回路と、サンプル
ホールド回路のホールド信号を所定レベルで弁別
する第１の比較器と、を有するものであり、第２
のユニツトは、第１のユニツトの発振器の発振周
波数に実質的に等しい共振周波数を有し第１のユ
ニツトに対向する面に設けられた第３のコイルを
含む第２の共振回路と、第２の共振回路に得られ
る信号を検波する検波回路と、検波出力を所定の
閾値レベルで弁別することによつて送信パルス信
号を得る第２の比較器と、第１のユニツトからの
データ受信時に第２の比較器の出力に基づいて第
１，第２のデユーテイ比の送信パルス信号より送
信データ信号を復調するデータ復調手段と、第２
の共振回路とアース間に接続されたスイツチング
素子を有し、第１のユニツトへのデータ伝送時に
第２の比較器より得られる第３のデユーテイ比の
送信パルス信号に基づいて発振器の発振停止のタ
イミングで該スイツチング素子を送信データに対
応させて断続することにより第２の共振回路に生
じる残響を制御する残響制御手段と、を有するこ
とを特徴とするものである。

（作用） このような特徴を有する本考案によれば、第１
のユニツトは一定の周期で発振器の発振を断続さ
せ、送信時にはそのデユーテイ比を変化させるこ
とによつて二値信号を第２のユニツト側に送信す
るようにしている。第２のユニツト側はこの信号
を検波し所定の閾値レベルで弁別することによつ
て送信パルス信号を復調し、更にその信号のデユ
ーテイ比に基づいて元の送信データ信号を復調す
るようにしている。又第２のユニツトから第１の
ユニツトにデータを伝送する際には、第１のユニ
ツトより一定の第３のデユーテイ比によつて発振
器の発振を断続すると共に、発振の停止時に第２
のユニツトの共振回路に設けられるスイツチを送
信データ信号に応じて断続することによつて第１
のユニツトの共振回路に得られる残響を制御する
ようにしている。第１のユニツトは発振器に与え
る送信パルス信号に基づきその発振の停止期間内
の受信ゲート信号を発生させると共に、共振制御
手段のアナログスイツチをオフとして第１の共振
回路のＱを上げ、高感度で第２のユニツトから得
られる残響の電磁誘導信号を得るようにしてい
る。そして受信ゲート信号によつて残響のみを取
り出しその残響を検波している。そして受信ゲー
ト信号の所定タイミングでその信号をサンプリン
グして第１の比較器に与えて所定閾値レベルで弁
別することによつて第２のユニツトから得られる
送信信号を復調している。

（考案の効果） このように本考案によれば、電磁結合を利用し
て第１，第２のユニツト間でシリアルデータの半
二重データ伝送を行うようにしている。そして第
２のユニツトのデータ復調手段はパルス幅に基づ
いて信号を復調するようにしているため、PLL
回路等を用いる必要がなく比較的簡単なものとな
り消費電力が少なくなる。従つて第２のユニツト
の電力を第１のユニツトから得るようにした場合
には、消費電力が少ないため伝送距離を長くする
ことが可能となる。又第２のユニツトから第１の
ユニツトにデータを伝送する際には、第１のユニ
ツトの発振器を断続的に駆動すると共に発振器の
駆動時には受信ゲート信号発生回路の出力に基づ
いて第１の共振回路のＱを下げ、残響を受信する
ときにのみそのＱを上げるようにしているため残
響のみを正確に第２の共振回路に演出することが
できる。従つて高いSN比で第２のユニツトから
第１のユニツトにデータを伝送することが可能と
なる。又第２のユニツトから第１のユニツトにデ
ータを伝送する際には、第１のユニツトから得ら
れる信号の残響を送信データに基づいて制御する
ようにしているため、第１のユニツトから第２の
ユニツトに与える発振出力を大きくすればそれに
伴つて残響レベルを高くすることができる。従つ
て第１のユニツトに得られる残響の共振信号も大
きくなるためデータ伝送距離を長くすることが可
能となる。又第１，第２のユニツトに設けられた
共振回路は発振器の発振周波数と実質的に一致さ
せるようにしているので、高い効率でデータ伝送
を行うことができ、SN比も向上させることがで
きるという効果が得られる。

〔実施例の説明〕

（実施例の構成） 第２図は本考案の一実施例によるデータ通信装
置を物品識別システムに適用した全体構成を示す
ブロツク図である。本図においてデータ通信装置
は第１のユニツトである書込／読出制御ユニツト
１と、物品２等に取付けられる第２のユニツトで
あるIDユニツト３を有している。書込／読出制
御ユニツト１はIDユニツト３に対向する位置に
第１，第２のコイルＬ１，Ｌ２を有しており、
IDユニツト３もこれらのコイルに対向する位置
に第３のコイルＬ３を有している。書込／読出制
御ユニツト１は例えば更に上位の制御機器４に接
続される。上位制御機器４は書込／読出制御ユニ
ツト１に送信コントロール信号（CT）を送出し
た後送信データSDを送出し、書込／読出制御ユ
ニツト１から得られる受信データRDを読込むよ
うにしている。

さて書込／読出制御ユニツト１は第１図に詳細
なブロツク図を示すように、一定のクロツク信号
を発生するクロツク発生器１１及びそのクロツク
信号に基づいてタイミング信号を発生するタイム
コントローラ１２、送信パルス発生回路１３が設
けられる。タイムコントローラ１２は上位の制御
機器４より得られる送信コントロール信号（CT）
が与えられれば送信パルス発生回路１３と受信ゲ
ート発生回路１４に送受信切換信号を送出するも
のであり、上位制御機器４はこの送信コントロー
ル信号を与えた後送信パルス発生回路１３に送信
データSDを送る。送信パルス発生回路１３はタ
イムコントローラ１２から受信切換信号が送信状
態となるタイミングでクロツク発生器１１のクロ
ツクを所定周期計数して一定の周期で送信データ
SDに応じて第１及び第２のデユーテイ比となる
送信パルス信号を発生するものであつて、その出
力は発振器１５に与えられる。発振器１５は送信
パルス発生回路１３より送信パルス信号が与えら
れたときにのみ一定の周波数の発振をするもので
あり、その発振出力は増幅器１６を介して送信用
となる第１のコイルＬ１に与えるものである。又
書込／読出制御ユニツト１には受信用となる第２
のコイルＬ２が設けられる。コイルＬ２にはコン
デンサＣ１が並列に接続され発振器１５の発振周
波数に共振する第１の共振回路１７を構成してお
り、その両端には図示のように抵抗Ｒ１及びアナ
ログスイツチ１８が接続される。又共振回路１７
の両端はその振幅を一定値に制限するため双方向
にダイオードＤ１，Ｄ２が接続されている。アナ
ログスイツチ１８は受信ゲート信号発生回路１４
の出力を反転するインバータ１９によつて駆動さ
れ、共振回路１７のＱを抵抗Ｒ１が接続されてい
る状態（Ｑダンプ状態）と抵抗Ｒ１が接続されな
い状態とに切換えるものである。共振回路１７の
両端の出力は増幅器２０に与えられる。増幅器２
０は誘起電圧を増幅するものであり、その出力を
アナログスイツチ２１を介して検波回路２２に与
える。受信ゲート発生回路１４はタイムコントロ
ーラ１２により与えられる送受信切換信号が受信
状態となつているときに送信パルスの立下りから
所定時間、例えば１クロツク分遅らせた受信ゲー
ト信号を発生するものである。受信ゲート信号は
反転されて制御信号としてアナログスイツチ１８
に与えられ、微小遅延時間を有するオンデイレー
タイマ２３を介してアナログスイツチ２１に与え
られる。又クロツク発生器１１及び受信ゲート発
生回路１４の受信ゲート信号はサンプリング信号
発生回路２４にも与えられている。サンプリング
信号発生回路２４は受信ゲート信号の所定のタイ
ミング、例えば終了直前の１クロツク分の信号を
サンプリング信号としてサンプルホールド回路２
５に与えるものである。検波回路２２はアナログ
スイツチ２１を介して得られる信号を検波し、積
分信号又はその包絡線信号を得るものであり、検
波信号はサンプルホールド回路２５に与えられ
る。サンプルホールド回路２５はサンプリング信
号に基づいて入力信号をホールドするものであ
り、その出力は第１の比較器２６に与えられる、
比較器２６は所定の閾値レベルでホールドされて
いる信号を弁別することによつて二値信号を得る
ものであり、その出力は受信信号RDとして上位
の制御機器４に与えられる。ここで共振回路１７
に並列に設けられている抵抗Ｒ１とアナログスイ
ツチ１８は、共振回路１７のＱを制御する共振制
御手段２７を構成している。

IDユニツト３は第３図に示すように書込／読
出制御ユニツト１に対向する面に設けられたコイ
ルＬ３及びコンデンサＣ２から成る第２の共振回
路３０を有しており、その両端の誘起電圧が検波
回路３１に与えられる。検波回路３１はこの信号
を検波するものであり、その出力は第２の比較器
３２に与えられる。比較器３２には所定の閾値レ
ベルが設定され、検波出力をその閾値で弁別する
ものであり、比較器３２の出力はカウンタ３３及
びデジタルコンパレータ３４に与えられる。カウ
ンタ３３は送信パルスが与えられる間にクロツク
発生器３５の一定の周期でクロツク信号を計数し
ており、比較器３２の出力によつてリセツトされ
る。カウンタ３３の計数値はデジタルコンパレー
タ３４に与えられる。デジタルコンパレータ３４
は比較器３２より比較信号が与えられたときにカ
ウンタ３３の計数値を一定の計数値と比較し、そ
の計数値を越えているか否かによつて「Ｌ」もし
くは「Ｈ」の出力を得るものであり、その出力を
メモリ制御部３６に与える。メモリ制御部３６に
はIDユニツト３の記憶手段であるメモリ３７が
接続される。書込／読出制御ユニツト１から得ら
れる信号はデータ及びコマンドであるため、メモ
リ制御部３６はこのコマンドに基づいて与えられ
たデータをメモリ３７に書込むと共に、メモリ３
７内のデータを読出すように制御するものであ
る。又メモリ制御部３６の出力は残響制御パルス
発生器３８に与えられる。残響制御パルス発生器
３８は比較器３２の出力が「Ｌ」レベルとなる所
定のタイミングでメモリ制御部３６から読出され
た書込／読出制御ユニツト１に送出する送信デー
タに基づいてその送出データが「Ｈ」レベルのと
きに所定幅の残響制御パルスを発生するものであ
る。さて共振回路３０の両端には夫々アースとの
間に抵抗を介してスイツチング素子であるFET
３９，４０が接続される。FET３９，４０は残
響制御パルス発生器３８の残響制御パルスに基づ
いて共振回路３０の両端を夫々接地するように制
御するものである。又本実施例ではIDユニツト
３は図示のように電池４１を有するものとし、こ
の電池４１から各部に電源が供給されている。

ここでカウンタ３３、デジタルコンパレータ３
４及びクロツク発生器３５は、第１、第２のデユ
ーテイ比を有する比較器３２の出力、即ち書込／
読出制御ユニツト１から与えられる送信パルス信
号に基づいて送信データSDを判別するデータ復
調手段４２を構成している。又残留制御パルス発
生器３８と共振回路３０の両端を接地するスイツ
チング素子であるFET３９，４０は共振回路３
０の残響を制御する残響制御手段４３を構成して
いる。

（実施例の動作） 次に本実施例の動作についてタイムチヤートを
参照しつつ説明する。まず書込／読出制御ユニツ
ト１よりIDユニツト３に信号を伝送する際には、
上位の制御機器４よりタイムコントローラ１２に
送信コントロール信号CTが送出される。そうす
ればタイムコントローラ１２は送信パルス発生回
路１３に送信切換信号を与える。その後第４図ａ
に示すように上位の制御機器４より送信データ
SD（例えば図示のように「HLLH」の信号が送信
パルス発生回路１３に加えられる。そうすれば送
信パルス発生回路１３は第４図ｂに示すように時
刻t₁，t₃，t₅及びt₆より一定の周期Ｔで送信デー
タの論理レベルに対応した第１，第２のデユーテ
イ比の送信パルス信号を発生する。この信号によ
つて第４図ｃに示すように発振器１５の発振が断
続される。従つてIDユニツト３が近接している
場合には、共振回路３０の両端に第４図ｄに示す
ように発振器１５の駆動時間、即ち時刻t₁〜t₂，
t₃〜t₄……に一定の振幅の信号が得られ、その後
減衰する信号が得られることとなる。この信号は
検波回路３１によつて検波されて所定の閾値レベ
ルで比較されるため、比較器３２により第４図ｅ
に示すような送信パルス信号と同一の信号が得ら
れる。この信号がカウンタ３３及びデジタルコン
パレータ３４に与えられる。カウンタ３３には時
刻t₁からの計数が開始されたときにはその出力が
立下る時刻t₂の時点では所定値より大きい計数値
が得られ、時刻t₃より計数を開始したときには時
刻t₄の時点では所定値より低い計数値が得られて
いる。従つてデジタルコンパレータ３４は時刻
t₂，t₄にその計数値を弁別し、第４図ｆに示すよ
うに送信データSDより１周期遅れたタイミング
でメモリ制御部３６に信号を出力する。こうすれ
ば書込／読出制御ユニツト１よりIDユニツト３
にデータを伝送することができる。そしてFSK
信号と異なり一定の周波数の信号を断続するだけ
であるため、共振回路３０の共振周波数は発振器
１５の発振周波数と一致させておくことによつて
高い能率でデータ伝送を行うことができる。又書
込／読出制御ユニツト１の発振器１５の出力を大
きくすればそれにつれてIDユニツト３に誘起さ
れる電圧レベルが高くなるため、発振出力によつ
て通信距離を大きくすることができる。

次にIDユニツト３から書込／読出制御ユニツ
ト１にデータを伝送する際には、まず書込／読出
制御ユニツト１のタイムコントローラ１２の送受
信切換信号が受信状態に切換えられ、送信パルス
発生回路１３は第５図ａに示すような一定の第３
のデユーテイ比、例えば50％のデユーテイ比の一
定周期Ｔの送信パルス信号を発生する。そうすれ
ば発振器１５が周期的に断続されるため第５図ｂ
に示すような発振信号がコイルＬ１よりIDユニ
ツト３に伝えられることとなる。従つて比較器３
２は第５図ｃに示すようなデユーテイ50％のクロ
ツク信号を出力することになる。このクロツク信
号に基づいてメモリ制御部３６よりデータ信号が
読出される。第５図ｄはメモリ制御部３６より読
出された信号「HLHL」である信号の例を示し
ており、この信号が残響制御パルス発生器３８に
与えられる。残響制御パルス発生器３８はこの信
号の論理レベルに基づいて比較器３２の立下りの
時点で第５図ｅに示すように所定幅の残響制御パ
ルスを出力する。この信号がFET３９，４０に
与えられて断続される。従つてFET３９，４０
がオフ状態では、第５図ｆの時刻t₉以後等に示す
ように共振回路３０に減衰信号が生じているが、
FET３９，４０をオンとする時刻t₁₂以後には共
振回路３０の両端が接地されるため、IDユニツ
ト３の共振回路３０にはほとんど残響が生じるこ
とがない。一方書込／読出制御ユニツト１は第５
図ｇに示すような受信ゲート信号が受信ゲート信
号発生回路１４により発生し、第５図ｈに示すそ
の反転出力が共振回路１７のアナログスイツチ１
８に与えられている。従つて時刻t₈〜t₁₀，t₁₁〜
t₁₃の間では共振回路１７に抵抗Ｒ１が接続され
ている状態となり、Ｑダンプされて低いＱとなつ
ている。そして時刻t₁₀〜t₁₁の間では抵抗Ｒ１が
接続されないため、共振回路１７のＱが高く共振
回路３０に生じる残響を検出し易い状態となる。
そして時刻t₁₀より所定微小時間遅れてアナログ
スイツチ２１を閉としている。従つて第５図ｉ，
ｊに示すように共振回路１７の両端には時刻時刻
t₁₀〜t₁₁の間で残響を誘起することができ、アナ
ログスイツチ２１を介して検波回路２２に信号が
伝えられる。そして第５図ｋ，ｌに示すその立下
りの直前でサンプリング信号がサンプルホールド
回路２５に与えられる。従つてサンプルホールド
回路２５の出力が比較器２５によつて閾値と弁別
されるため、比較器２６より第５図ｍに示すよう
な信号、即ち第５図ｄと同様のメモリ読出信号が
書込／読出制御ユニツト１に送信周期Ｔだけ遅れ
て伝達されることとなる。

尚本実施例ではIDユニツト３のデータ復調手
段としてクロツクを計数するカウンタとデジタル
コンパレータを用い、デジタルコンパレータの出
力によつて発振信号のパルス幅に対応した二値信
号に弁別するようにしているが、パルス幅を二値
信号に復調する種々の構成、例えば比較器に得ら
れる信号を積分する積分回路と、その積分出力を
所定の閾値レベルで弁別する比較器とによつてデ
ータ復調手段を構成するようにしてもよい。

又本実施例はIDユニツト３の電源として内部
に電池を保持するようにした例を示しているが、
IDユニツト３の共振回路３０に整流・平滑回路
を接続し、その回路より得られる直流電圧を各ブ
ロツクに電源として供給してもよい。この場合に
は送信パルスの平均した周期が一定となるように
制御機器４から与えられる送信データSDを更に
マンチエスタ符号化し、マンチエスタ符号化され
た信号、即ち論理「Ｈ」レベルについては
「HL」、論理「Ｌ」については「LH」の信号を
送信データとして送信パルス発生回路１３に与え
ることによつて送信データを伝送することが好ま
しい。こうすればデータ伝送速度はマンチエスタ
符号化しない場合と比べて1/2となるが、発振器
１５の駆動時間の平均値は時間によつて変動せず
一定の平均値の発振信号が与えられるため、ID
ユニツト３の直流電圧を変動させることなくデー
タ伝送を行うことができる。

【図面の簡単な説明】

第１図は本考案のデータ通信装置の一実施例に
よる物品識別システムの書込／読出制御ユニツト
の構成を示すブロツク図、第２図はその全体構成
を示すブロツク図、第３図はIDユニツトの構成
を示すブロツク図、第４図は書込／読出制御ユニ
ツトよりIDユニツトにデータを伝送する際の各
部の波形を示すタイムチヤート、第５図はIDユ
ニツトより書込／読出制御ユニツトに信号を伝送
する際の各部の波形を示すタイムチヤートであ
る。 １……書込／読出制御ユニツト、３……IDユ
ニツト、４……制御機器、Ｌ１，Ｌ２，Ｌ３……
コイル、１１……クロツク発生器、１２……タイ
ムコントローラ、１３……送信パルス発生回路、
１４……受信ゲート信号発生回路、１５……発振
器、１７，３０……共振回路、１８，２１……ア
ナログスイツチ、２２，３１……検波回路、２５
……サンプルホールド回路、２６，３２……比較
器、２７……共振制御手段、３３……カウンタ、
３４……デジタルコンパレータ、３６……メモリ
制御部、３７……メモリ、３８……残留制御パル
ス発生器、４１……電池、４２……データ復調手
段、４３……残響制御手段。

Claims (1)

1. 【実用新案登録請求の範囲】 第１のユニツトと第２のユニツト間でシリアル
   データの半二重データ伝送を行うデータ通信装置
   であつて、 前記第１のユニツトは、 前記第２のユニツトに対向する面に設けられた
   第１のコイルを有する発振器と、 データ送信時には送信データ信号に対応させて
   第１，第２のデユーテイ比を有し、データ受信時
   には一定の第３のデユーテイ比を有する一定周期
   の送信パルス信号を発生し、前記発振器に該一定
   周期の送信パルス信号を与えることによつてその
   発振を断続する送信パルス発生手段と、 前記発振器の発振周波数に実質的に等しい共振
   周波数を有し、前記第２のユニツトに対向する面
   に設けられた第２のコイルを含む第１の共振回路
   と、 前記送信パルス発生手段の送信パルスに対応し
   た信号が与えられ前記発振器の発振停止時のタイ
   ミングを有する受信ゲート信号を発生する受信ゲ
   ート信号発生手段と、 前記第１の共振回路に並列に設けられ、前記受
   信ゲート信号によつて断続されるアナログスイツ
   チと抵抗の直列接続体を有し、前記第１の共振回
   路のＱを制御する共振制御手段と、 前記受信ゲート信号発生手段の受信ゲート信号
   が与えられる間に前記第１の共振回路に得られる
   電磁誘導信号を検波する検波回路と、 前記受信ゲート信号の所定タイミングで前記検
   波回路の出力をサンプリングするサンプルホール
   ド回路と、 前記サンプルホールド回路のホールド信号を所
   定レベルで弁別する第１の比較器と、を有するも
   のであり、 前記第２のユニツトは、 前記第１のユニツトの発振器の発振周波数に実
   質的に等しい共振周波数を有し前記第１のユニツ
   トに対向する面に設けられた第３のコイルを含む
   第２の共振回路と、 前記第２の共振回路に得られる信号を検波する
   検波回路と、 前記検波出力を所定の閾値レベルで弁別するこ
   とによつて送信パルス信号を得る第２の比較器
   と、 前記第１のユニツトからのデータ受信時に前記
   第２の比較器の出力に基づいて第１，第２のデユ
   ーテイ比の送信パルス信号より送信データ信号を
   復調するデータ復調手段と、 前記第２の共振回路とアース間に接続されたス
   イツチング素子を有し、前記第１のユニツトへの
   データ伝送時に前記第２の比較器より得られる第
   ３のデユーテイ比の送信パルス信号に基づいて前
   記発振器の発振停止のタイミングで該スイツチン
   グ素子を送信データに対応させて断続することに
   より第２の共振回路に生じる残響を制御する残響
   制御手段と、を有することを特徴とするデータ通
   信装置。