JP2943147B2

JP2943147B2 - データ通信装置

Info

Publication number: JP2943147B2
Application number: JP1030316A
Authority: JP
Inventors: 猪一平尾
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 1989-02-08
Filing date: 1989-02-08
Publication date: 1999-08-30
Anticipated expiration: 2014-08-30
Also published as: JPH02209028A

Description

【発明の詳細な説明】〔発明の分野〕本発明は非接触で近接する書込／読出制御ユニットと
の間で残留振動の有無に基づいてデータ通信を行うデー
タ通信装置に関するものである。

〔発明の背景〕

従来例えば特開昭62−63050号に示されているよう
に、工作機械のツールシャンク等に夫々の工具データを
保持するデータ記憶装置を設け、データ入出力装置から
そのデータ記憶装置にデータをシリアル伝送して書込ん
だり、書込まれた内容を読出したりするようにしたデー
タ伝送装置が提案されている。このようなデータ伝送装
置では、データ入出力装置とデータ記憶装置間の通信は
夫々一の高周波信号を用いてそれを周波数シフトキーイ
ング（FSK）変調することによって行われている。

一方出願人は所定周波数の信号を断続する書込／読出
制御ユニットとの間でデータ伝送を行うデータ通信装置
を提案している（未公開）。このデータ通信装置はLCか
ら成る共振回路を有しており、共振回路に得られる信号
を整流してユニット内に電源を供給するため、ダイオー
ドブリッジ等による整流回路が接続される。更にその共
振回路の両端をスイッチング素子を介して接地する残留
制御手段を設け、書込／読出制御ユニット側に送出すべ
き信号に基づいて発振が停止されたときに送出信号に応
じて共振回路の両端を出力信号に応じて接地するように
制御し、書込／読出制御ユニット側でその残響の有無を
判別して信号を受信するようにしたものである。

〔発明が解決しようとする課題〕

しかしながらこのようなデータ通信装置では、共振回
路に商用交流電圧がストレー容量等を介して重畳された
場合には、残留振動時の商用交流電圧の誘起によって残
留電圧が変動し、それに伴って整流回路のダイオードが
通電し残留が急激に減少してしまうことがあって正確な
データ伝送が行えないという欠点があった。

本発明はこのようなデータ通信装置の問題点に鑑みて
なされたものであって、商用交流電圧の影響を受けず残
留を残留制御手段によって正確に制御できるようにする
ことを技術的課題とする。

〔課題を解決するための手段〕

本発明は所定の周期で一定周波数の信号を断続する書
込／読出制御ユニットに近接して設けられたコイル及び
コンデンサから成る共振回路と、共振回路の両端をスイ
ッチング素子を介して接地する残響制御手段と、を有
し、該書込／読出制御ユニットの発振の停止時に送信信
号に応じて残響制御手段のスイッチング素子を断続する
ことにより残響を制御してデータ伝送を行うデータ通信
装置であって、実質的に等しいインピーダンスを有して
直列接続されその中点が接地され、両端は共振回路に接
続された一対のインピーダンス素子を有することを特徴
とするものである。

〔作用〕

このような特徴を有する本発明によれば、書込／読出
制御ユニットから一定のデューティ比によって発振が断
続された信号が伝えられ、発振の停止時にデータ通信装
置の共振回路に設けられる残響制御手段のスイッチング
素子を断続することによって信号を伝送するようにして
いる。そしてこの共振回路には共振回路に並列に一対の
インピーダンス素子が直列接続されて設けられ、その中
点が接地されている。こうすれば外部機器の商用交流電
圧が浮遊容量を介して第２のユニットに重畳されなくな
る。そのため残響制御手段によってのみ共振回路の残響
が制御できることとなる。

〔発明の効果〕

このように本発明によれば、データ通信装置の共振回
路に全波整流回路を接続した場合にも商用交流電圧の誘
起によって残響が急激に停止することがなくなる。その
ため残響制御回路によって残響の継続停止を任意に制御
することができ、データ伝送の信頼性を向上させること
が可能となる。

〔実施例の説明〕

（実施例の構成）第２図は本発明の一実施例によるデータ通信装置を物
品識別システムに適用した全体構成を示すブロック図で
ある。本図において書込／読出制御ユニット１には、物
品２等に取付けられるデータ通信装置であるIDユニット
３を近接させてデータ伝送を行うようにしている。書込
／読出制御ユニット１はIDユニット３に対向する位置に
第1,第２のコイルL1,L2を有しており、IDユニット３も
これらのコイルに対向する位置に第３のコイルL3を有し
ている。書込／読出制御ユニット１は例えば更に上位の
制御機器４に接続される。上位制御機器４は書込／読出
制御ユニット１に送信コントロール信号（CT）を送出し
た後送信データSDを送出し、書込／読出制御ユニット１
から得られる受信データRDを読込むようにしている。

さて書込／読出制御ユニット１は第３図に詳細なブロ
ック図を示すように、一定のクロック信号を発生するク
ロック発生器11及びそのクロック信号に基づいてタイミ
ング信号を発生するタイムコントローラ12,送信パルス
発生回路13が設けられる。タイムコントローラ12は上位
の制御機器４より得られる送信コントロール信号（CT）
が与えられれば送信パルス発生回路13と受信ゲート発生
回路14に送受信切換信号を送出するものであり、上位制
御機器４はこの送信コントロール信号を与えた後送信パ
ルス発生回路13に送信データSDを送る。送信パルス発生
回路13はタイムコントローラ12から受信切換信号が送信
状態となるタイミングでクロック発生器11のクロックを
所定同期計数して一定の周期で送信データSDに応じて第
１及び第２のデューティ比となる送信パルス信号を発生
するものであって、その出力は発振器15に与えられる。
発振器15は送信パルス発生回路13より送信パルス信号が
与えられたときにのみ一定の周波数の発振をするもので
あり、その発振出力は増幅器16を介して送信用となる第
１のコイルL1に与えるものである。又書込／読出制御ユ
ニット１には受信用となる第２のコイルL2が設けられ
る。コイルL2にはコンデンサC1が並列に接続され発振器
15の発振周波数に共振する第１の共振回路17を構成して
おり、その両端に得られる誘起電圧が増幅器18に与えら
れる。増幅器18は誘起電圧を増幅するものであり、その
出力をアナログスイッチ19を介して検波回路20に与え
る。受信ゲート発生回路14はタイムコントローラ12によ
り与えられる送受信切換信号が受信状態となっていると
きに送信パルスの立下りから所定時間、例えば１クロッ
ク分遅らせた受信ゲート信号を発生するものである。受
信ゲート信号はゲート信号としてアナログスイッチ19に
与えられる。又クロック発生器11及び受信ゲート発生回
路14の受信ゲート信号はサンプリング信号発生回路21に
も与えられている。サンプリング信号発生回路21は受信
ゲート信号の所定のタイミング、例えば終了直前の１ク
ロック分の信号をサンプリング信号としてサンプルホー
ルド回路22に与えるものである。検波回路20はアナログ
スイッチ19を介して得られる信号を検波し、積分信号又
はその包絡線信号を得るものであり、検波信号はサンプ
ルホールド回路22に与えられる。サンプルホールド回路
22はサンプリング信号に基づいて入力信号をホールドす
るものであり、その出力は第１の比較器23に与えられ
る。比較器23は所定の閾値レベルでホールドされている
信号を弁別することによって二値信号を得るものであ
り、その出力は受信信号RDとして上位の制御機器４に与
えられる。

IDユニット３は第１図に示すように書込／読出制御ユ
ニット１に対向する面に設けられたコイルL3及びコンデ
ンサC2から成る第２の共振回路30を有しており、その両
端の誘起電圧が検波回路31に与えられる。又共振回路30
の両端にはダイオードブリッジ32と直列接続されたコン
デンサC3,C4とが接続される。コンデンサC3,C4はコンデ
ンサC2より充分小さい同一の静電容量を有するものと
し、その中点が接地される。一方検波回路31はこの信号
を検波するものであり、その出力は第２の比較器33に与
えられる。ダイオードブリッジ32には平滑コンデンサC5
が接続されており、共振回路30に得られる誘起電圧を全
波整流して定電圧回路34に与える。定電圧回路34は整流
された電圧を一定電圧としてIDユニット３の各ブロック
に供給するものである。比較器33には所定の閾値レベル
が設定され、検波出力をその閾値で弁別するものであ
り、比較器33の出力はクロック弁別回路35,カウンタ36
及びデジタルコンパレータ37に与えられる。クロック弁
別回路35の入力端は共振回路30の一端に接続されてお
り、共振回路に得られる発振周波数のクロックを送信パ
ルスが与えられたときに検出するものであって、そのク
ロック信号をカウンタ36に与える。カウンタ36は比較器
33の出力によってリセットされて送信パルスが与えられ
る間にクロック弁別回路35の一定の周期でクロック信号
を計数しており、その計数値はデジタルコンパレータ37
に与えられる。デジタルコンパレータ37は比較器33より
比較信号が与えられときにカウンタ36の計数値を一定の
計数値と比較し、その計数値を越えているか否かによっ
て「Ｌ」もしくは「Ｈ」の出力を得るものであり、その
出力をメモリ制御部38に与える。メモリ制御部38にはID
ユニット３の記憶手段であるメモリ39が接続される。書
込／読出制御ユニット１から得られる信号はデータ及び
コマンドであるため、メモリ制御部38はこのコマンドに
基づいて与えられたデータをメモリ39に書込むと共に、
メモリ39内のデータを読出すように制御するものであ
る。又メモリ制御部38の出力は残響制御パルス発生器40
に与えられる。残響制御パルス発生器40は比較器33の出
力が「Ｌ」レベルとなる所定のタイミングでメモリ制御
部38から読出された書込／読出制御ユニット１に送出す
る送信データに基づいてその送出データが「Ｈ」レベル
のときに所定幅の残響制御パルスを発生するものであ
る。さて共振回路30の両端には夫々アースとの間に抵抗
を介してスイッチング素子であるFET41,42が接続され
る。FET41,42は残響制御パルス発生器40の残響制御パル
スに基づいて共振回路30の両端を夫々接地するように制
御するものである。

（実施例の動作）次に本実施例の動作についてタイムチャートを参照し
つつ説明する。まず書込／読出制御ユニット１よりIDユ
ニット３に信号を伝送する際には、上位の制御機器４よ
りタイムコントローラ12に送信コントロール信号CTが送
出される。そうすればタイムコントローラ12は送信パル
ス発生回路13に送信切換信号を与える。その後第４図
（ａ）に示すように上位の制御機器４より送信データSD
（例えば図示のように「HLLH」）の信号が送信パルス発
生回路13に加えられる。そうすれば送信パルス発生回路
13は第４図（ｂ）に示すように時刻t₁,t₃,t₅及びt₆より
一定の周期Ｔで送信データの論理レベルに対応した第1,
第２のデューティ比の送信パルス信号を発生する。この
信号によって第４図（ｃ）に示すように発振器15の発振
が断続される。従ってIDユニット３が近接している場合
には、共振回路30の両端に第４図（ｄ）に示すように発
振器15の駆動時間、即ち時刻t₁〜t₂,t₃〜t₄……に一定
の振幅の信号が得られ、その後減衰する信号が得られる
こととなる。この信号は検波回路31によって検波されて
所定の閾値レベルで比較されるため、比較器33により第
４図（ｅ）に示すような送信パルス信号と同一の信号が
得られる。又この信号がクロック弁別回路35によって第
４図（ｆ）に示すように弁別され、この信号がカウンタ
36に与えられる。カウンタ36には時刻t₁からの計数が開
始されたときにはその出力が立下る時刻t₂の時点では所
定値より大きい計数値が得られ、時刻t₃より計数を開始
したときには時刻t₄の時点では所定値より低い計数値が
得られている。従ってデジタルコンパレータ37は時刻
t₂,t₄にその計数値を弁別し、第４図（ｇ）に示すよう
に送信データSDより１周期遅れたタイミングでメモリ制
御部38に信号を出力する。こうすれば書込／読出制御ユ
ニット１よりIDユニット３にデータを伝送することがで
きる。そしてFSK信号と異なり一定の周波数の信号を断
続するだけであるため、共振回路30の共振周波数は発振
器15の発振周波数と一致させておくことよって高い能率
でデータ伝送を行うことができる。

次にIDユニット３から書込／読出制御ユニット１にデ
ータを伝送する際には、まず書込／読出制御ユニット１
のタイムコントローラ12の送受信切換信号が受信状態に
切換えられ、送信パルス発生回路13は第５図（ａ）に示
すような一定の第３のデューティ比、例えば50％のデュ
ーティ比の一定周期Ｔの送信パルス信号を発生する。そ
うすれば発振器15が同期的に断続されるため第５図
（ｂ）に示すような発振信号がコイルL1よりIDユニット
３に伝えられることとなる。従って比較器33は第５図
（ｃ）に示すようなデューティ50％のクロック信号を出
力することになる。このクロック信号に基づいてメモリ
制御部38よりデータ信号が読出される。第５図（ｄ）は
メモリ制御部38より読出された信号が「HLHL」である信
号の例を示しており、この信号が残響制御パルス発生器
40に与えられる。残響制御パルス発生器40はこの信号の
論理レベルに基づいて比較器33の立下りの時点で第５図
（ｅ）に示すように所定幅の残響制御パルスを出力す
る。この信号がFET41,42に与えられて断続される。従っ
てFET41,42がオフ状態では、第５図（ｆ）の時刻t₉以後
等に示すように共振回路30に減衰信号が生じているが、
FET41,42をオンとする時刻t₁₁以後には共振回路30の両
端が接地されるため、IDユニット３の共振回路30にはほ
とんど残響が生じることがない。一方書込／読出制御ユ
ニット１の共振回路17に得られる信号は発振器15が駆動
される時刻t₈〜t₉,t₁₀〜t₁₁……の間は一定の高い振幅
レベルを有するが、それ以後の時刻t₉〜t₁₀,t₁₁〜t₁₂…
…はIDユニット３の共振回路30の残響に応じて低いレベ
ルの残響が残存する。そして送信パルスがオフとなる周
期より短い一定の周期で第５図（ｈ）に示すように受信
ゲート信号発生回路14より受信ゲート信号が発生し、そ
の間だけ閉成するアナログスイッチ19を介して検波回路
20に信号が伝えられる。そしてその立下りの直前で第５
図（ｋ）に示すようにサンプリング信号がサンプルホー
ルド回路22に与えられる。従ってサンプルホールド回路
22の出力が比較器23によって閾値と弁別されるため、比
較器23より第５図（１）に示すような信号、即ち第５図
（ｄ）と同様のメモリ読出信号が書込／読出制御ユニッ
ト１に送信周期Ｔだけ遅れて伝達されることとなる。

ここで共振回路30はコンデンサC3,C4が並列して接続
されている。このコンデンサC3,C4の値は共振回路30の
共振周波数に影響しない小さな容量を有するものとし、
例えばC2の1/100程度のものを用いる。さて書込／読出
制御ユニット１のコイルL1より電力が送出されるときに
は、共振回路30の振幅が大きいためコンデンサC3又はC4
が交互にダイオードブリッジ32によって短絡された状態
となる。従って共振回路30の共振周波数ω_１はコンデン
サC3,C4の容量を等しいものとすれば、次式で示され
る。

一方残響振動時の共振周波数ω_２は共振回路30によって
双方のコンデンサC3,C4が接続された状態となるため、
次式で示される。

従ってコンデンサC3,C4の値を小さく選択しておくこと
により、電力受電時と残響振動時の共振周波数ω₁,ω_２
をほとんど同一にすることができる。又直列接続された
コンデンサC3,C4の中点を接地するようにしているた
め、第５図（ｇ）の時刻t₉〜t₁₀,t₁₁〜t₁₂……の時間帯
でも共振回路30の電位を安定させることができる。従っ
て浮遊容量による商用交流電圧の影響を受けることがな
く共振回路30の電位は変動しないので、ダイオードブリ
ッジ32のいずれかのダイオードが導通することによって
残響振動が急激に停止してしまうことがなくなる。

尚本実施例ではIDユニット３の共振回路にコンデンサ
C3,C4から成るインピーダンス素子を並列に接続しその
中点を接地するようにしているが、第６図に示すように
コンデンサC3,C4に代えて同一の抵抗値を持つ抵抗R1,R2
を用いるようにしてもよい。本図において検波回路31以
後の各ブロックを送受信回路50として示している。その
詳細なブロックについては前述した第１実施例と同様で
ある。この場合には共振回路のＱにほとんど影響を与え
ない大きな抵抗値の抵抗R1,R2を接続するものとする。
こうすれば電力受電時と残響振動時の共振周波数に影響
を及ぼすことがなくなる。

又共振回路30に第１実施例のようにコンデンサC3,C4
を接続し、更に並列抵抗R1,R2をインピーダンス素子と
して接続しその中点を接地するようにしてもよく、又抵
抗及びコンデンサに代えて共振回路に影響を与えないチ
ョークコイルを接続してその共通接続点を接地すること
も可能である。

【図面の簡単な説明】

第１図は本発明のデータ通信装置の一実施例であるIDユ
ニットを示すブロック図、第２図はその全体構成を示す
ブロック図、第３図は本実施例の書込／読出制御ユニッ
トの構成を示すブロック図、第４図は書込／読出制御ユ
ニットよりIDユニットにデータを伝送する際の各部の波
形を示すタイムチャート、第５図はIDユニットより書込
／読出制御ユニットに信号を伝送する際の各部の波形を
示すタイムチャート、第６図は本発明の第２実施例の構
成を示すブロック図である。１……書込／読出制御ユニット、３……IDユニット、1
7,30……共振回路、20,31……検波回路、23,33……比較
器、32……ダイオードブリッジ、36……カウンタ、37…
…デジタルコンパレータ、38……メモリ制御部、39……
メモリ、40……残響制御パルス発生器、L1,L2,L3……コ
イル、C1〜C5……コンデンサ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04B 5/00

Claims

(57)【特許請求の範囲】

【請求項１】所定の周期で一定周波数の信号を断続する
書込／読出制御ユニットに近接して設けられたコイル及
びコンデンサから成る共振回路と、共振回路の両端をス
イッチング素子を介して接地する残響制御手段と、を有
し、該書込／読出制御ユニットの発振の停止時に送信信
号に応じて前記残響制御手段のスイッチング素子を断続
することにより残響を制御してデータ伝送を行うデータ
通信装置であって、実質的に等しいインピーダンスを有して直列接続されそ
の中点が接地され、両端は前記共振回路に接続された一
対のインピーダンス素子を有することを特徴とするデー
タ通信装置。