JPH02209028A - データ通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は非接触で近接する書込／読出制御ユニットとの
間で残留振動の有無に基づいてデータ通信を行うデータ
通信装置に関するものである。

〔発明の背景〕

従来例えば特開昭６２−６３０５０号に示されているよ
うに、工作機械のツールシャンク等に夫々の工具データ
を保持するデータ記憶装置を設け、データ入出力装置か
らそのデータ記憶装置にデータをシリアル伝送して書込
んだり、書込まれた内容を読出したりするようにしたデ
ータ伝送装置が提案されている。このようなデータ伝送
装置では、データ入出力装置とデータ記憶装置間の通信
は夫々−定の高周波信号を用いてそれを周波数シフトキ
ーイング（Ｆ　Ｓ　Ｋ）変調することによって行われて
いる。

一方出願人は所定周波数の信号を断続する書込／読出制
御１ニツトとの間でデータ伝送を行うデータ通信装置を
提案している（未公開）。このデータ通信装置はＬＣか
ら成る共振回路を有しており、共振回路に得られる信号
を整流してユニット内に電源を供給するため、ダイオー
ドブリッジ等による整流回路が接続される。更にその共
振回路の両端をスイッチング素子を介して接地する残留
制御手段を設け、書込／読出制御ユニット側に送出すべ
き信号に基づいて発振が停止されたときに送出信号に応
じて共振回路の両端を出力信号に応じて接地するように
制御し、書込／読出制御ユニット側でその残響の有無を
判別して信号を受信するようにしたものである。

【発明が解決しようとする課題〕

しかしながらこのようなデータ通信装置では、共振回路
に商用交流電圧がストレー容量等を介して重畳された場
合には、残留振動時の商用交流電圧の誘起によって残留
電圧が変動し、それに伴って整流回路のダイオードが通
電し残留が急激に減少してしまうことがあって正確なデ
ータ伝送が行えないという欠点があった。

本発明はこのようなデータ通信装置の問題点に鑑みてな
されたものであって、商用交流電圧の影響を受けず残留
を残留制御手段によって正確に制御できるようにするこ
とを技術的課題とする。

Ｃ課題を解決するための手段〕 本発明は所定の周期で一定周波数の信号を断続する書込
／読出制御ユニットに近接して設けられたコイル及びコ
ンデンサから成る共振回路と、共振回路の両端をスイッ
チング素子を介して接地する残響制御手段と、を有し、
該書込／読出制御ユニットの発振の停止時に送信信号に
応じて残響制御手段のスイッチング素子を断続すること
により残響を制御してデータ伝送を行うデータ通信装置
であって、実質的に等しいインピーダンスを有して直列
接続されその中点が接地され、両端は共振回路に接続さ
れた一対のインピーダンス素子を有することを特徴とす
るものである。

〔作用〕

このような特徴を有する本発明によれば、書込／読出制
御ユニットから一定のデユーティ比によって発振が断続
された信号が伝えられ、発振の停止時にデータ通信装置
の共振回路に設けられる残響制御手段のスイッチング素
子を断続することによって信号を伝送するようにしてい
る。そしてこの共振回路には共振回路に並列に一対のイ
ンピーダンス素子が直列接続されて設けられ、その中点
が接地されている。こうすれば外部機器の商用交流電圧
が浮遊容量を介して第２のユニットに重畳されな（なる
、そのため残響制御手段によってのみ共振回路の残響が
制御できることとなる。

〔発明の効果〕

このように本発明によれば、データ通信装置の共振回路
に全波整流回路を接続した場合にも商用交流電圧の誘起
によって残響が急激に停止することがな（なる、そのた
め残響制御回路によって残響の継続停止を任意に制御す
ることができ、データ伝送の信頼性を向上させることが
可能となる。

〔実施例の説明〕

（実施例の構成） 第２図は本発明の一実施例によるデータ通信装置を物品
識別システムに適用した全体構成を示すブロック図であ
る。本図において書込／読出制御ユニット１には、物品
２等に取付けられるデータ通信装置であるＩＤユニット
３を近接させてデータ伝送を行うようにしている。書込
／読出制御ユニット１はＩＤユニット３に対向する位置
に第１゜第２のコイルＬｌ、Ｌ２を有しており、ＩＤユ
ニット３もこれらのコイルに対向する位置に第３のコイ
ルＬ３を有している。書込／読出制御ユニット１は例え
ば更に上位の制御機器４に接続される。

上位制御機器４は書込／読出制御ユニット１に送信コン
トロール信号（ＣＡＴ）を送出した後送信データＳＤを
送出し、書込／読出制御ユニット１から得られる受信デ
ータＲＤを読込むようにしている。

さて書込／読出制御ユニッ）１は第３図に詳細なブロッ
ク図を示すように、一定のクロック信号を発生するクロ
ック発生器１１及びそのクロック信号に基づいてタイミ
ング信号を発生するタイムコントローラ１２．送信パル
ス発生回路１３が設けられる。タイムコントローラ１２
１よ上位の制御機器４より得られる送信コントロール信
号（ＣＴ）が与えられれば送信パルス発生回路１３と受
信ゲート発生回路１４に送受信切換信号を送出するもの
であり、上位制御機器４はこの送信コントロール信号を
与えた後送信パルス発生回路１３に送信データＳＤを送
る。送信パルス発生回路１３はタイムコントローラ１２
から受信切換信号が送信状態となるタイミングでクロッ
ク発生器１１のクロックを所定周期計数して一定の周期
で送信データＳＤに応じて第１及び第２のデユーティ比
となる送信パルス信号を発生するものであって、その出
力は発振器１５に与えられる。発振器１５は送信パルス
発生回路１３より送信パルス信号が与えられたときにの
み一定の周波数の発振をするものであり、その発振出力
は増幅器１６を介して送信用となる第１のコイルＬ１に
与えるものである。又書込／読出制御ユニットｌには受
信用となる第２のコイルＬ２が設けられる。コイルＬ２
にはコンデンサＣ１が並列に接続され発振器１５の発振
周波数に共振する第１の共振回路１７を構成しており、
その両端に得られる誘起電圧が増幅器１８に与えられる
。増幅器１８は誘起電圧を増幅するものであり、その出
力をアナログスイッチ１９を介して検波回路２０に与え
る。受信ゲート発生回路１４はタイムコントローラ１２
により与えられる送受信切換信号が受信状態となってい
るときに送信パルスの立下りから所定時間、例えば１ク
ロック分遅らせた受信ゲート信号を発生するものである
。受信ゲート信号はゲート信号としてアナログスイッチ
１９に与えられる。又クロック発生器１１及び受信ゲー
ト発生回路１４の受信ゲート信号はサンプリング信号発
生回路２１にも与えられている。サンプリング信号発生
回路２１は受信ゲート信号の所定のタイミング、例えば
終了直前の１クロック分の信号をサンプリング信号とし
てサンプルホールド回路２２に与えるものである。検波
回路２０はアナログスイッチ１９を介して得られる信号
を検波し、積分信号又はその包絡線信号を得るものであ
り、検波信号はサンプルホールド回路２２に与えられる
。サンプルホールド回路２２はサンプリング信号に基づ
いて入力信号をホールドするものであり、その出力は第
１の比較器２３に与えられる。比較器２３は所定の閾値
レベルでホールドされている信号を弁別することによっ
て二値信号を得るものであり、その出力は受信信号ＲＤ
として上位の制御機器４に与えられる。

ＩＤユニット３は第１図に示すように書込／読出制御ユ
ニットｌに対向する面に設けられたコイルＬ３及びコン
デンサＣ２から成る第２の共振回路３０を有しており、
その両端の誘起電圧が検波回路３１に与えられる。又共
振回路３０の両端にはダイオードブリッジ３２と直列接
続されたコンデンサＣ３，Ｃ４とが接続される。コンデ
ンサＣ３、Ｃ４はコンデンサＣ２より充分小さい同一の
静電容量を有するものとし、その中点が接地される。一
方検波回路３１はこの信号を検波するものであり、その
出力は第２の比較器３３に与えられる。ダイオードブリ
ッジ３２には平滑コンデンサＣ５が接続されており、共
振回路３０に得られる誘起電圧を全波整流して定電圧回
路３４に与える。

定電圧回路３４は整流された電圧を一定電圧としてＩＤ
ユニット３の各ブロックに供給するものである。比較器
３３には所定の閾値レベルが設定され、検波出力をその
闇値で弁別するものであり、比較器３３の出力はクロッ
ク弁別回路３５．カウンタ３６及びデジタルコンパレー
タ３７に与えられる。クロック弁別回路３５の入力端は
共振回路３０の一端に・接続されており、共振回路に得
られる発振周波数のクロックを送信パルスが与えられた
ときに検出するものであって、そのクロック信号をカウ
ンタ３６に与える。カウンタ３６は比較器３３の出力に
よってリセットされて送信パルスが与えられる間にクロ
ック弁別回路３５の一定の周期でクロック信号を計数し
ており、その計数値はデジタルコンパレータ３７に与え
られる。デジタルコンパレータ３７は比較器３３より比
較信号が与えられたときにカウンタ３６の計数値を一定
の計数値と比較し、その計数値を越えているか否かによ
ってｒＬＪもしくはｒＨＪの出力を得るものであり、そ
の出力をメモリ制御部３８に与える。

メモリ制御部３８にはＩＤユニット３の記憶手段である
メモリ３９が接続される。書込／読出制御ユニット１か
ら得られる信号はデータ及びコマンドであるため、メモ
リ制御部３８はこのコマンドに基づいて与えられたデー
タをメモリ３９に書込むと共に、メモリ３９内のデータ
を読出すように制御するものである。又メモリ制御部３
８の出力は残響制御パルス発生器４０に与えられる。残
響制御パルス発生器４０は比較器３３の出力がｒＬＪレ
ベルとなる所定のタイミングでメモリ制御部３８から読
出された書込／読出制御ユニット１に送出する送信デー
タに基づいてその送出データが「Ｈ」レベルのときに所
定幅の残響制御パルスを発生するものである。さて共振
回路３０の両端には夫々アースとの間に抵抗を介してス
イッチング素子であるＦＥＴ４１．４２が接続される。

ＦＥＴ４１．４２は残響制御パルス発生器４０の残響制
御パルスに基づいて共振回路３０の両端を夫々接地する
ように制御するものである。

（実施例の動作） 次に本実施例の動作についてタイムチャートを参照しつ
つ説明する。まず書込／読出制御ユニット１よりＩＤユ
ニット３に信号を伝送する際には、上位の制御機器４よ
りタイムコントローラ１２に送信コントロール信号ＣＴ
が送出される。そうすればタイムコントローラ１２は送
信パルス発生回路１３に送信切換信号を与える。その後
第４図（ａ）に示すように上位の制御機器４より送信デ
ータＳＤ（例えば図示のようにｒＨＬＬＨＪ）の信号が
送信パルス発生回路１３に加えられる。そうすれば送信
パルス発生回路１３は第４図（ｂ）に示すように時刻ｔ
＋、　ｔｓ、ｔｉ及び１ｈより一定の周期Ｔで送信デー
タの論理レベルに対応した第１．第２のデユーティ比の
送信パルス信号を発生する。この信号によって第４図（
Ｃ）に示すように発振器１５の発振が断続される。従っ
て１０ユニツト３が近接している場合には、共振回路３
０の両端に第４図（ｄ）に示すように発振器１５の駆動
時間、即ち時刻１＋〜１、、１．〜ｔ　ｒ−・−・−に
一定の振幅の信号が得られ、その後減衰する信号が得ら
れることとなる。この信号は検波回路３１によって検波
されて所定の閾値レベルで比較されるため、比較器３３
により第４図（ｅ）に示すような送信パルス信号と同一
の信号が得られる。又この信号がクロック弁別回路３５
によって第４図（ｆ）に示すように弁別され、この信号
がカウンタ３６に与えられる。カウンタ３６には時刻ｔ
１からの計数が開始されたときにはその出力が立下る時
刻ｔ８の時点では所定値より大きい計数値が得られ、時
刻ｔ、より計数を開始したときには時刻ｔ＃の時点では
所定値より低い計数値が得られている。従ってデジタル
コンパレータ３７は時刻Ｆｓ　ｊ４にその計数値を弁別
し、第４図（ｇ）に示すように送信データＳＤより１周
期遅れたタイミングでメモリ制御部３８に信号を出力す
る。こうすれば書込／読出制御ユニット１よりＩＤユニ
ット３にデータを伝送することができる。そしてＦＳＫ
信号と異なり一定の周波数の信号を断続するだけである
ため、共振回路３０の共振周波数は発振器１５の発振周
波数と一致させておくことよって高い能率でデータ伝送
を行うことができる。

次にＩＤユニット３から書込／読出制御ユニット１にデ
ータを伝送する際には、まず書込／読出制御ユニット１
のタイムコントローラ１２の送受信切換信号が受信状態
に切換えられ、送信パルス発生回路１３は第５図（ａ）
に示すような一定の第３のデユーティ比、例えば５０％
のデユーティ比の一定周期Ｔの送信パルス信号を発生す
る。そうすれば発振器１５が周期的に断続されるため第
５図（ｂ）に示すような発振信号がコイルＬｌよりＩＤ
ユニット３に伝えられることとなる。従って比較器３３
は第５図（Ｃ）に示すようなデユーティ５０％のクロッ
ク信号を出力することになる。このクロック信号に基づ
いてメモリ制御部３８よりデータ信号が読出される。第
５図（ｄ）はメモリ制御部３８より読出された信号がｒ
）ＩＬＨＬＪである信号の例を示しており、この信号が
残響制御パルス発生器４０に与えられる。残響制御パル
ス発生器４０はこの信号の論理レベルに基づいて比較器
３３の立下りの時点で第５図（ｅ）に示すように所定幅
の残響制御パルスを出力する。この信号がＦＥＴ４１．
．４２に与えられて断続される。従ってＦＥＴ４１，４
２がオフ状態では、第５図（ｆ）の時刻ｔ、以後等に示
すように共振回路３０に減衰信号が生じているが、ＦＥ
Ｔ４１，４２をオンとする時刻ｔｌ＋以後には共振回路
３０の両端が接地されるため、ＩＤユニット３の共振回
路３０にはほとんど残響が生じることがない。一方書込
／読出制御ユニット１の共振回路１７に得られる信号は
発振器１５が駆動される時刻ｔ６〜ｔ９．　ｔｌ。〜む
、・−−−一−−の間は一定の高い振幅レベルを有する
が、それ以後の時刻ｔ、〜ｔ、。。

ｔｌｌ””ｔｌ２−・・・・−はＩＤユニット３の共振
回路３０の残響に応じて低いレベルの残響が残存する。

そして送信パルスがオフとなる周期より短い一定の周期
で第５図（ｈ）に示すように受信ゲート信号発生回路１
４より受信ゲート信号が発生し、その間だけ閉成するア
ナログスイッチ１９を介して検波回路２０に信号が伝え
られる。そしてその立下りの直前で第５図（ｋ）に示す
ようにサンプリング信号がサンプルホールド回路２２に
与えられる。従ってサンプルホールド回路２２の出力が
比較器２３によって閾値と弁別されるため、比較器２３
より第５図（１１に示すような信号、即ち第５図（ｄｌ
と同様のメモリ読出信号が書込／読出制御ユニット１に
送信周期Ｔだけ遅れて伝達されることとなる。

ここで共振回路３０にはコンデンサＣ３，Ｃ４が並列し
て接続されている。このコンデンサＣ３゜Ｃ４の値は共
振回路３０の共振周波数に影響しない小さな容量を有す
るものとし、例えばＣ２の１／１００程度のものを用い
る。さて書込／読出制御ユニット１のコイルＬ１より電
力が送出されるときには、共振回路３０の振幅が大きい
ためコンデンサＣ３又はＣ４が交互にダイオードブリッ
ジ３２によって短絡された状態となる。従って共振回路
３０の共振周波数ω、はコンデンサＣ３，Ｃ４の容量を
等しいものとすれば、次式で示される。

一方残響振動時の共振周波数ω、は共振回路３０によっ
て双方のコンデンサＣ３，Ｃ４が接続された状態となる
ため、次式で示される。

従ってコンデンサＣ３，Ｃ４の値を小さく選択しておく
ことにより、電力受電時と残響振動時の共振周波数ω３
．ω２をほとんど同一にすることができる。又直列接続
されたコンデンサＣ３，Ｃ４の中点を接地するようにし
ているため、第５図（ｇ）の時刻ｔ、〜ｔ１゜、ｔＩｌ
−ｔ１！−・・・・・−の時間帯でも共振回路３０の電
位を安定させることができる。従って浮遊容量による商
用交流電圧の影ツを受けることがな（共振回路３０の電
位は変動しないので、ダイオードブリッジ３２のいずれ
かのダイオードが導通することによって残響振動が急激
に停止してしまうことがなくなる。

尚本実施例ではＩＤユニット３の共振回路にコンデンサ
Ｃ３，Ｃ４から成るインピーダンス素子を並列に接続し
その中点を接地するようにしているが、第６図に示すよ
うにコンデンサＣ３，Ｃ４に代えて同一の抵抗値を持つ
抵抗Ｒ１，Ｒ２を用いるようにしてもよい。本図におい
て検波回路３１以後の各ブロックを送受信回路５０とし
て示・している。その詳細なブロックについては前述し
た第１実施例と同様である。この場合には共振回路のＱ
にほとんど影響を与えない大きな抵抗値の抵抗Ｒ１，Ｒ
２を接続するものとする。こうすれば電力受電時と残響
振動時の共振周波数に影響を及ぼすことがなくなる。

又共振回路３０に第１実施例のようにコンデンサＣ３，
Ｃ４を接続し、更に並列抵抗Ｒ１，Ｒ２をインピーダン
ス素子として接続しその中点を接地するようにしてもよ
く、又抵抗及びコンデンサに代えて共振回路に影響を与
えないチョークコイルを接続してその共通接続点を接地
することも可能である。

【図面の簡単な説明】

第１図は本発明のデータ通信装置の一実施例であるＩＤ
ユニットを示すブロック図、第２図はその全体構成を示
すブロック図、第３図は本実施例の書込／読出制御ユニ
ットの構成を示すブロック図、第４図は書込／読出制御
ユニットよりＩＤユニットにデータを伝送する際の各部
の波形を示すタイムチャート、第５図はＩＤユニットよ
り書込／読出制御ユニットに信号を伝送する際の各部の
波形を示すタイムチャート、第６図は本発明の第２実施
例の構成を示すブロック図である。 １・・−−−−−・書込／読出制御ユニット　　訓−・
−・−・・ＩＤユニット　　１７　、　３０−−−−−
・・共振回路　　２０，３１・・・・−・・・検波回路
　　２３．３３−・−・−比較器　　３２・・・・−・
・ダイオードブリッジ　　３６・・・・・−カウンタ３
７・−・・・・デジタルコンパレータ　　３８・−・・
・・・メモリ制御部　　３９・・・−・−・メモリ　　
４０・−−−−−・残響制御パルス発生器　　Ｌｌ、Ｌ
２．Ｌ３・−・−・コイルＣ１〜Ｃ５・−・・・・・コ
ンデンサ 特許出願人　　　立石電機株式会社 代理人　弁理士　岡本官喜（他１名） 第 図 第 図 罠較６２３ ）　記力 第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）所定の周期で一定周波数の信号を断続する書込／
   読出制御ユニットに近接して設けられたコイル及びコン
   デンサから成る共振回路と、共振回路の両端をスイッチ
   ング素子を介して接地する残響制御手段と、を有し、該
   書込／読出制御ユニットの発振の停止時に送信信号に応
   じて前記残響制御手段のスイッチング素子を断続するこ
   とにより残響を制御してデータ伝送を行うデータ通信装
   置であって、 実質的に等しいインピーダンスを有して直列接続されそ
   の中点が接地され、両端は前記共振回路に接続された一
   対のインピーダンス素子を有することを特徴とするデー
   タ通信装置。