CN101060507B - 数据通信设备、数据通信系统和数据通信方法 - Google Patents

Abstract

一种数据通信设备，其通过使用两个端子实现双向数据通信，以在缩减的系统中进行无故障的稳定数据通信。所述数据通信设备包括：信号端子(IN)，用于输入具有不同占空比部分和恒定脉冲频率的接收信号；参考电压端子(GND)，用于输入第一参考电压；时钟发生电路(11)，用于根据所述接收信号生成时钟信号；数据信号发生电路(12)，用于通过识别所述接收信号的占空比来生成数据信号；发射电路，用于向所述信号端子输出发射信号；调整电路(14)，用于基于内部生成的第二参考电压、所述接收信号和第一参考电压，生成所述时钟发生电路、数据信号发生电路和发射电路的电源电压。

Description

数据通信设备、数据通信系统和数据通信方法

技术领域

本发明涉及用于在FA(工厂自动化)领域等通信的一种数据通信设备、一种数据通信系统和一种数据通信方法。

背景技术

图21示出了传统数据通信系统的大致结构。在图21所示的结构中，当数据载波设备802和控制设备801执行数据通信时，提供了四个连接点，各自用于电源VIN、地GND、时钟信号CLK、和数据信号DATA。

在控制设备和数据载波设备执行数据通信的系统中，有一种结构用于将系统减小到具有两个连接点用于双向数据通信。

例如，作为日本专利的公开号为No.2003-069653的日本专利申请描述了这种结构。

图22仅示出了这种结构中的数据载波设备900，其中该结构包括控制设备和数据载波设备，其能够使用公开号为No.2003-069653的日本专利申请中所述的两个连接点来执行双向数据通信。使用图23所示的用于图22中的数据载波设备900的时序图，下面将描述图22中所述的数据载波设备900的操作。

数据载波设备900仅具有两个端子，即，端子A和端子B，这两个端子执行与控制设备的数据通信。端子A接收具有恒定占空比的脉冲电压VA。

脉冲电压VA具有两种电压幅度的高电平(本文中指H电平)值，即V1和V2，以及低电平(本文中指L电平)为地(GND)电势。另一个端子B接收与输入端子A的脉冲电压VA相比电压幅度相同、相位相反的脉冲电压VB。在其中输入脉冲电压VA和VB的数据载波设备900中，时钟生成电路901生成一个同步于两个脉冲电压VA和VB的频率的时钟信号CLK。VA+VB电路902对这两个脉冲电压VA和VB进行整流，并生成指示具有两个值V1和V2的H电平、以及GND电势的L电平的恒定电压，如图23中所示的电压幅度。幅度识别电路903检测H电平的电压幅度的差值电压，并生成数据信号DATA。时钟信号CLK和数据信号DATA被提供给数据载波设备900的内部电路904，并生成要被通信的数据。

作为来自数据载波设备900的数据通信单元，在端子A和B之间的阻抗被改变，例如通过在端子A和B之间建立短路电路，由控制设备进行检测。这样，来自数据载波设备900的数据被接收了。

另一种目的为减小系统尺寸的使用两个通信点来建立双向数据通信的结构，例如在公开号为No.H06-069911的日本专利申请中有描述。

图24示出了用于实现在公开号为No.H06-069911的日本专利申请中描述的使用两个连接点的双向数据通信的结构。对于图24中所示的结构，当数据从数据传输电路的主机1传输到从属机2以执行主机1和从属机2间的双向数据通信时，要传输的数据被叠加在直流电压上，并被根据电压信号而传输。另一方面，当数据从从属机2传输到主机1时，通过利用恒流电路从电路之间现有的电势差中提取电流，数据被作为电流信号而传输，从而实现了在两根线上的全双工通信。

对于图24中所示的结构，从主机1到从属机2的传输数据的每个比特都具有一个上升沿和一个下降沿，每个比特的上升时序彼此不同，并与逻辑“1”或“0”关联。这样，数据被叠加到时钟信号上，并被提供给从属机2，可与时钟信号同步地传输从从属机2到主机1的数据。另外，增加用于传输时钟信号的时钟信号线，并且可在时钟同步系统中通信。

此外，公开号为No.H11-346147的日本专利申请描述了一种结构，其中可避免突然进入输出晶体管的ON或OFF状态，在用于恒流电路的ON/OFF控制的电路中输出波形可被缓慢地改变。

图25示出了一种结构，在该结构中在用于公开号为No.H11-346147的日本专利申请中所述的恒流电路的ON/OFF控制的电路中输出波形可被缓慢改变。图25中所示结构涉及的是开/漏通过速率输出电路，它使用两个恒流IrH和IrL来控制N沟道输出晶体管的Q0的栅极，其中该N沟道输出晶体管的漏极接地，并且其中负载RL被连接在Vdd电源线和源极之间，漏极接地。

如果输入脉冲信号Vin从低电平变成高电平，它被反相器I1和I2反转，P沟道晶体管Q1和N沟道晶体管Q2的栅极进入低电平。因此，P沟道晶体管Q1处于ON状态，N沟道晶体管Q2处于OFF状态，输出晶体管Q0的输入电容被来自恒流源CS1的恒流IrH充电，它渐渐地变成高电平，从而使输出晶体管Q0成为ON状态。当输入脉冲信号Vin从高电平变成低电平，P沟道晶体管Q1进入OFF状态，N沟道晶体管Q2进入ON状态。然后，输出晶体管Q0的输入电容通过恒流源CS2的恒流IrL放电，它渐渐地进入低电平，从而使输出晶体管Q0成为OFF状态。因此，通过控制恒流IrH和IrL的值，可以改变输出晶体管Q0对输入电容的充电/放电时间，对输入脉冲信号Vin，可以控制输出晶体管Q0的栅极的电势Vgate的上升时间或下降时间。这样，可以控制输出电压Vout的下降时间或上升时间。

在作为日本专利的公开号为No.2004-363684日本专利申请中，控制设备传输一个同相时钟脉冲作为第一发射信号，以及一个反相时钟信号作为第二发射信号。此时，当第二发射信号的“H”脉冲被调制为，当传输数据具有逻辑“1”时提前第一发射信号的“L”脉冲td1的时间，当传输数据具有逻辑“0”时提前td2的时间。数据载波设备通过使用从第一发射信号中提取出的时钟来检测第二发射信号的延迟时间中的变化来解调数据。

但是，上述传统数据载波设备具有下面的问题。第一，如图21中所示，为设备分别提供的四个连接点用于电源VIN、地GND、时钟信号CLK和数据信号DATA，不适合于减小系统的尺寸，因为需要四个连接点来执行数据通信。

如果在输入到端子A的脉冲电压VA和输入到端子B的脉冲电压VB间没有检测到相位差，如图22中所示的数据载波设备900的操作没有问题。但是，当存在相位差时，会出现两个脉冲电压VA和VB都处于L电平或H电平的时期。因此，产生一个不向数据载波设备900提供电源的时期。结果，存在数据载波设备900不能被稳定操作的问题。在系统的实际结构中，在内部电路中经常存在控制设备中输出脉冲电压VA的时刻和输出脉冲电压VB的时刻之间的延时。同样，在从控制设备到数据载波设备900的端子A和端子B的线中，经常存在由电阻值、寄生电容等引起的阻抗差。因此，很难完全消除输入到端子A的脉冲电压VA和输入到端子B的脉冲电压VB之间的相位差。

对于图24中所示的结构，要传输的数据被叠加在直流电压上。因此，从属机2的电路以叠加了数据的电压作为电源电压而工作时，电源电压波动很大，从而使得从属机2的内部电路的工作不稳定。因此，很难执行稳定的数据通信。当从属机2的电路不使用叠加了数据的电压作为电源电压时，可以执行稳定的数据通信，但需要另一个输入端子用于为电路的工作而提供电源电压。结果，系统变大和变贵。

对于图25中所示的结构，改变输出晶体管对输入电容的充电/放电时间，对输入脉冲信号，控制了输出晶体管的栅极的电势的上升时间或下降时间。但是，在输出晶体管的栅极的电势变得高于或低于输出晶体管将设置于ON状态的所述门限电压的时刻，输出晶体管突然从OFF状态变成ON状态，或从ON状态变成OFF状态。因此，输出电压的下降时间或上升时间显示了一个急剧的变化，该结构不满足输出波形的缓和变化。

发明内容

本发明的目标是提供一种具有下列特性的数据通信设备、数据通信系统和数据通信方法。

即，目标是通过使得实现使用两个端子的双向数据通信来减小系统尺寸，以及通过不需要严格限制的简单电路结构实现很少落入故障的稳定数据通信。

根据本发明的数据通信设备包括：一个信号端子，用于输入具有不同占空比部分和恒定脉冲频率的接收信号；一个参考电压端子，用于输入第一参考电压；一个时钟发生电路，用于根据接收信号生成时钟信号；一个数据信号发生电路，用于通过识别接收信号的占空比来生成数据信号；一个发射电路，用于向信号端子输出发射信号；和一个调整电路，用于基于内部生成的第二参考电压、所述接收信号和第一参考电压，来生成时钟发生电路、数据信号发生电路和发射电路的电源电压。

根据本发明的数据通信设备包括：一个用于输入接收信号的信号端子；一个用于输入第一参考电压的参考电压端子；一个根据接收信号生成时钟信号的时钟发生电路；一个用于基于接收信号生成数据信号的数据信号发生电路；一个用于接收所述时钟信号和数据信号并将发射信号输出给信号端子的发射电路；和一个调整电路，用于基于内部生成的第二参考电压、接收信号和第一参考电压，生成时钟发生电路、数据信号发生电路和发射电路的电源电压。

根据本发明的数据通信系统是一种数据通信系统，其中第一数据通信设备和第二数据通信设备通过至少一个信号端子相连。第一数据通信设备包括：一个电压幅度调制电路，用于基于数据通过信号端子将具有不同占空比部分和恒定脉冲频率的发射信号输出给第二数据通信设备；和电流检测电路，用于基于流过信号端子的电流生成数据信号。第二数据通信设备包括：一个信号端子，用于从第一数据通信设备输入具有不同占空比部分和恒定脉冲频率的接收信号；一个参考电压端子，用于输入第一参考电压；一个时钟发生电路，用于根据接收信号生成时钟信号；一个数据信号发生电路，用于通过识别接收信号的占空比来生成数据信号；一个发射电路，用于向信号端子输出发射信号；和一个调整电路，用于基于内部生成的第二参考电压、接收信号和第一参考电压，生成时钟发生电路、数据信号发生电路和发射电路的电源电压。

一种根据本发明的数据通信方法包括下列步骤：向信号端子输入具有不同占空比部分和恒定脉冲频率的接收信号；向参考电压端子输入第一参考电压；根据接收信号生成时钟信号；通过识别接收信号的占空比来生成数据信号；向信号端子输出发射信号；以及基于内部生成的第二参考电压、接收信号和第一参考电压生成电源电压。

使用下面的单元，两个端子使能双向数据通信，从而减小了系统尺寸。另外，通过不需要严格限制精确性的简单电路结构，实现了一种很少引起故障的稳定数据通信。

参考附图，从下面对示意性实施方式的描述中，本发明的其它特性将更明显。

附图说明

图1示出了根据本发明的第一实施方式的数据载波设备及其驱动设备的结构的一个实施例；

图2是示出了图1中所示的结构的操作时序图；

图3更实际地示出了根据本发明的第一实施方式的数据载波设备及其驱动设备的结构；

图4是示出了图3中所示的结构的操作时序图；

图5是示出了图3中所示的时钟发生电路的操作的时序图；

图6示出了根据本发明的第二实施方式的电路结构的实施例；

图7是示出了图6中所示的电路的操作的时序图；

图8是示出了图6中所示的电路的操作的时序图；

图9是示出了图6中所示的电路的操作的时序图；

图10示出了根据本发明的第三实施方式的调整电路和电平移位电路的电路结构的示意性实施例；

图11更实际地示出了根据本发明的第四实施方式的数据载波设备及其驱动设备的结构；

图12示出了电流控制电路的结构的一个实施例；

图13是示出了图12中所示的电流控制电路的操作的时序图；

图14是示出了传统电流控制电路的操作的时序图；

图15示出了根据本发明的第五实施方式的电流控制电路的结构的一个实施例；

图16是示出了图15中所示的电流控制电路的操作的时序图；

图17示出了根据本发明的第六实施方式的延迟电路的结构的一个实施例；

图18是示出了图17中所示的延迟电路的操作的时序图；

图19示出了根据本发明的第七实施方式的延迟电路的结构的一个实施例；

图20是示出了图19中所示的延迟电路的操作的时序图；

图21示出了传统数据通信系统的结构的一个实施例；

图22示出了使用传统的两连接点的数据通信系统的结构的一个实施例；

图23是一个示出了图22中所示的系统的操作的时序图；

图24示出了使用传统的两连接点的数据通信系统的结构的一个实施例；

图25示出了在其中传统恒流电路的输出波形缓慢变化的结构的一个实施例。

具体实施方式

在下文通过参考附图将对本发明的典型实施方式进行详细描述。

(本发明的第一实施方式)

图1是示出了根据本发明的第一实施方式的数据通信系统的方框图，包括一个数据载波设备(数据通信设备)10及其驱动设备(数据通信设备)15。在图1中，数据载波设备10使用两连接点进行与控制设备(数据载波驱动设备)15的数据通信，并具有两个端子，IN端子(信号端子)和地(GND)端子(参考电压端子)。数据载波驱动设备15作为控制设备。数据载波驱动设备15和数据载波设备10仅通过IN端子和GND端子这两个连接点相连，并通过这两个连接点执行数据通信。数据载波设备10根据来自数据载波驱动设备15的数据载波设备10的IN端子和GND端子间的信号输入，生成形成数据载波设备10的所有电路所使用的电源。数据载波设备10包括一个调整电路14、一个时钟生成电路11、一个数据信号生成电路12和一个内部电路13。调整电路14根据IN端子和GND端子间的信号输入而生成组成数据载波设备10的电路(时钟生成电路11、数据信号生成电路12和内部电路13)的电源电压VREG。

时钟生成电路11根据IN端子的信号输入而生成数据通信所需的时钟信号CLK。数据信号生成电路12根据IN端子的信号输入而生成数据通信所需的数据信号DATA。内部电路13接收时钟信号CLK和数据信号DATA，该电路基于这两个信号执行与数据载波驱动设备15的数据通信。内部电路13具有一个单元用于引出或提供恒流It。内部电路13根据控制信号Vt控制恒流It的ON/OFF，数据载波驱动设备15检测恒流It的存在/不存在，从而生成要从数据载波设备10发送的数据信号。

数据载波驱动设备15具有一个电压幅度调制电路，用于基于数据而输出具有不同占空比部分和恒定脉冲频率的发射信号通过IN端子到控制电路10。另外，数据载波驱动设备15具有一个电流检测电路，用于基于流过IN端子的电流生成数据信号。

接着，下面将参考图2中所示的时序图描述图1中所示的系统的操作。数据载波设备10的IN端子从数据载波驱动设备15接收脉冲电压。

脉冲电压具有电压幅度的高电平(H电平)V1和低电平(L电平)V2的恒定频率，并且具有两个值，也即，脉冲的H电平时间段(占空)的占空1和占空2。占空1的脉冲与占空2的脉冲具有不同的占空比。GND端子被连接至GND电势。

此时，作为脉冲电压的L电平的V2对调整电路14的输出电压来说足够大。调整电路14的输出电压是另一个电路的电源电压，并且操作是在与输入到数据载波设备10的IN端子的脉冲电压无关的一个恒压下执行的。时钟生成电路11使用输入给IN端子的脉冲电压生成时钟信号CLK。例如，时钟信号CLK是在与时钟信号CLK的上升同步的脉冲电压的上升时被生成的。时钟信号CLK的频率与输入给IN端子的脉冲电压的频率相同。

数据信号生成电路12识别输入给数据载波设备10的IN端子的脉冲电压的H电平时间段(占空)是占空1还是占空2(识别占空比)。然后，数据信号生成电路12生成一个对应的信号作为数据信号DATA。当在时钟信号CLK下降时，如果IN端子的电压处于H电平，数据信号DATA将输出保持在H电平，如果IN端子的电压处于L电平，数据信号DATA将输出保持在L电平。生成的时钟信号CLK和数据信号DATA被输入给图1中所示的数据载波设备10的内部电路13，从而执行与数据载波驱动设备15的数据通信。

内部电路13被连接至IN端子。内部电路13具有一个用于引出或输出恒流It的开关电路，作为对数据载波驱动设备15的数据发射单元(发射电路)，并向IN端子输出发射信号。该开关电路可被提供在内部电路13之外，如图1中所示。恒流It根据开关电路的控制信号Vt进行ON/OFF控制。数据载波驱动设备15插入电阻，例如在数据载波驱动设备15的电压端子和数据载波设备10的IN端子之间，并通过恒流It检测电阻中出现的电势差，从而检测到恒流It的存在/不存在。这样，数据载波驱动设备15从数据载波设备10接收了数据信号。

此时，如图2中的时序图所示，有效地将在数据载波设备10中引出或输出恒流It(输出发射信号)的时间段限制在输入到数据载波设备10的IN端子的脉冲电压的电压幅度的H电平时间段。例如，当从数据载波设备10中引出恒流It时，在数据载波驱动设备15和IN端子间插入电阻，作为数据载波驱动设备15的来自数据载波设备10的数据信号接收单元，如上所述。然后，由电阻值和恒流It引起电压降ΔV。构成数据载波设备10的所有电路都基于IN端子和GND端子间的电压产生所述电路的电源。因此，当输入给数据载波设备10的IN端子的脉冲电压的电压幅度在L电平时间段内引出恒流It时，在当恒流It被引出时，所述插入的电阻引起电压降。结果，IN端子和GND端子间的有效电压降低了。因此，数据载波设备10中的内部电路的电源电压下降了，并可能妨碍稳定操作。

假定使用一种检测连接到IN端子的电阻中产生的电压值的方法作为从数据载波设备10的数据信号接收单元。在此情况下，作为一种提高对特定恒流It的检测精度的方法，它通过提高与IN端子相关的电阻值，有效地增加了电阻中产生的电压值。但是，在此情况下，当恒流It被引出时，电阻引起的压降值也增加了。结果，IN端子和GND端子间的有效电压大大地下降了，从而可能妨碍数据载波设备10中的内部电路的稳定操作。因此，通过操作电压条件的适度限制，有效地将恒流It被引出的时间段限制在输入给IN端子的脉冲电压的电压幅度的H电平时间段。

图3是一个示出了包括根据本发明的当前实施方式的数据载波设备及其驱动设备的数据通信系统的方框图，并且实际地示出了图1中的结构。在图3中，数据载波设备20使用两个连接点执行与控制设备(数据载波驱动设备)25的数据通信，具有两个端子，即IN端子和GND端子。数据载波驱动设备25作为控制设备。仅通过两个连接点连接数据载波驱动设备25和数据载波设备20，也即，IN端子作为信号端子，GND端子作为参考电压端子，通过这两个连接点执行数据通信。数据载波设备20中的调整电路24从来自数据载波驱动设备25的、数据载波设备20的IN端子和GND端子之间输入的信号生成一个恒压VREG。然后，调整电路24向构成数据载波设备20的所有电路提供电源电压。数据载波设备20还包括一个时钟生成电路21、一个数据信号生成电路22、和一个内部电路23。时钟生成电路21从由IN端子输入的信号中生成数据通信所需的时钟信号CLK。数据信号生成电路22从由IN端子输入的信号中生成数据通信所需的数据信号DATA。内部电路23接收时钟信号CLK和数据信号DATA，并基于这些信号执行与数据载波驱动设备25的数据通信。内部电路23具有用于引出或输出一个恒流It的单元，并根据控制信号Vt控制恒流It的ON/OFF。数据载波驱动设备25通过检测恒流It的存在/不存在，而从数据载波设备20接收数据信号。

当数据载波设备20的IN端子和GND端子间输入的信号的H电平和L电平分别为V1和V2时，调整电路24生成低于L电平V2的电压VREG，并将之保持在内部电容Co中。输出电压VREG是构成数据载波设备20的电路的电源电压。时钟生成电路21包括，作为一个实际电路的例子，一个电平移位电路211、一个1/2分频电路212、一个延迟电路213、和一个EX-OR(排他逻辑和)电路214。电平移位电路211将来自数据载波驱动设备25的输入给数据载波设备20的IN端子的脉冲电压的电压幅度转换成作为调整电路24的输出电压的电压VREG(＝V3)，以及作为参考电压端子的GND端子电势。也即，电平移位电路211将IN端子的脉冲电压的电平移位成电压VREG和GND端子电势。1/2分频电路212对来自电平移位电路211的信号进行1/2分频。延迟电路213对来自1/2分频电路212的信号进行延迟。EX-OR(排他逻辑和)电路214根据来自1/2分频电路212和延迟电路213的两个输出信号执行EX-OR运算(逻辑运算的结果)，并输出用于内部电路23的操作的时钟信号CLK。数据信号生成电路22作为实际电路的一个例子包括一个D触发器电路221。D触发器电路221从EX-OR(排他逻辑和)电路214接收信号作为时钟信号CLK，并从电平移位电路211接收信号，从而以与时钟信号CLK同步的方式工作。然后，D触发器电路221确定来自电平移位电路211的信号是处于H电平还是L电平，并输出对应的输出信号作为用于执行与数据载波驱动设备25的数据通信的数据信号DATA。

接着，下面将参考图4中所示的时序图描述图3中所示的系统的操作。IN端子接收在脉冲的H电平时间段(占空)中具有两个值，占空1和占空2的脉冲电压，其中该脉冲电压在电压幅度的H电平V1和L电平V2处具有恒定频率。此时，脉冲电压的L电平处的V2对于调整电路24的输出电压VREG足够大。输入到IN端子的脉冲电压的电压幅度被电平移位电路211转换，例如，H电平可以是VREG(＝V3)，L电平可以是作为参考电压端子的GND电势。

通过参考图5中所示的时序图描述了时钟生成电路21的操作。1/2分频电路212将来自电平移位电路211的输出信号进行1/2分频。1/2分频电路212的输出信号与来自电平移位电路211的输出信号的上升同步地在H电平和L电平间切换。1/2分频电路212的输出信号的频率仅被通过电平移位电路211的输出信号的频率而设置。

接着，延迟电路213输入来自1/2分频电路212的输出信号，并输出具有预定延迟时间d1的信号。EX-OR电路214输入来自1/2分频电路212的输出信号和来自延迟电路213的输出信号，并执行EX-OR运算。然后，EX-OR电路214可生成一个时钟信号CLK，该信号具有与来自电平移位电路211的输出信号相同的频率、并与来自电平移位电路211的输出信号的上升时序同步。例如，延迟时间d1被设置为从数据载波驱动设备25输入到数据载波设备20的IN端子的脉冲电压的周期的1/2。然后，EX-OR电路214可生成一个具有与输入到IN端子的脉冲电压相同频率的时钟信号CLK，并指示50％的占空比。

然后，EX-OR(排他逻辑和)电路214的输出信号作为时钟信号CLK，以及电平移位电路211的输出信号作为输入信号，被输入给作为数据信号生成电路22的D触发器电路221。如图4中的时序图所示，时钟信号CLK的下降沿被定义为用于D触发器电路221的操作的时钟信号。然后，与时钟信号CLK的下降同步，D触发器电路221对应于来自电平移位电路211的信号的H电平或L电平而工作。例如，如果来自电平移位电路211的信号是H电平，则D触发器电路221的输出信号是H电平。如果来自电平移位电路211的信号是L电平，则D触发器电路221的输出信号是L电平。这样，D触发器电路221的输出信号被切换了。输入到数据载波设备20的IN端子的脉冲电压的占空比确定了在时钟信号CLK的下降沿来自电平移位电路211的信号处于H电平还是L电平。因此，D触发器电路221的输出信号的切换对应于输入到IN端子的脉冲电压的占空比的切换。因此，输出到IN端子的脉冲电压的占空比被控制为来自数据载波驱动设备25的数据信号，并且由D触发器电路221识别所述占空比。这样，D触发器电路221的输出信号可以是来自数据载波驱动设备25的数据接收信号。

作为时钟生成电路21的输出信号的时钟信号CLK和作为数据信号生成电路22的输出信号的数据信号DATA被输入给图3中所示的内部电路23，从而执行了与数据载波驱动设备25的数据通信。这样，内部电路23具有了用于引出或输出恒流It作为到数据载波驱动设备25的数据发射单元的电路。数据载波驱动设备25检测来自数据载波设备20的电流，例如作为插入在数据载波驱动设备25的电源端子和数据载波设备20的IN端子间的电阻单元的电势差。这样，数据载波驱动设备25从数据载波设备20接收了数据信号。

根据本发明，没有提供两个具有相反相位的脉冲电压(如图22和23中所示的像在数据载波设备中那样仅使用两个端子执行数据通信)。因此，当在两个施加的脉冲电压间存在相位差时，没有出现功率未被提供给数据载波设备的时期。结果，可在稳定状态下提供内部电路工作所需的电源。然后，可以避免在电源的瞬态底部发生的内部电路故障。

数据载波设备20的时钟生成电路21所生成的时钟信号CLK的频率可与来自数据载波驱动设备25输入到数据载波设备20的IN端子的脉冲电压的频率同步。因此，尽管来自数据载波驱动设备25输入到数据载波设备20的IN端子的脉冲电压的频率的设定值是可变的或波动的，但数据载波设备20的时钟生成电路21所生成的时钟信号CLK与该频率同步。因此，不需要准备精确的时序设计，并且可以简单地进行整个系统的设计。

此外，在许多情况下，数据载波驱动设备25一般由通用微型计算机构成，用于驱动该微型计算机的时钟信号的频率具有非常高的MHz单位或更高的频率。时钟信号的频率与从数据载波驱动设备25输入到数据载波设备20的IN端子的脉冲电压相比足够高。因此，使用驱动微型计算机的该时钟信号，可以很简单地控制从数据载波驱动设备25输入到数据载波设备20的IN端子的脉冲电压的H电平时间段(占空)。这也使得可以在不需要精确时序设计等情况下简单地进行整个系统的设计。

此外，有一种作为向数据载波驱动设备的数据发射单元的引出或输出恒流It的电路结构，以及为了对构成数据载波设备的电路的电源进行阻抗转换，没有使用执行短路的方法。因为至少V2的电势被施加于到IN端子的脉冲电压输入，因此可以低噪声实现很难发生故障的稳定电路操作。

同样，在作为至数据载波设备20的IN端子的电压输入的具有高噪声分量的脉冲幅度的电源电压中，调整电路24的输出电压被用作内部电路的电源电压。因此，可以实现内部电路的稳定操作，并且不需要用于向内部电路提供电源电压的新端子，从而可以在低成本下配置系统。

假定数据载波设备20的内部电路与数据载波设备20的时钟生成电路21所生成的时钟信号CLK同步地工作。在此情况下，因为当内部电路工作时瞬态流过的大消耗量的电流被短暂地从内部电容Co提供，用以保持调整器的输出电压VREG，所以调整器的输出电压VREG下降了。然后，调整电路24检测到输出电压的下降，施加反馈以增加输出电压，调整器的输出电压上升了。但是，在本发明的当前实施方式中，具有恒定频率的信号被输入到IN端子。因此，数据载波设备20的时钟生成电路21所生成时钟信号的频率成为恒定。结果，通过与时钟信号及所述频率同步地操作内部电路而生成的调整器的输出电压的下降也成为恒定的。响应(反馈被施加到其上，以升高所述调整电路所需的调整器输出电压)的速度被设计为，仅要对该频率足够快，从而简化实现了调整电路24的设计。通过将调整电路24的输出电压VREG作为电源电压，可以实现数据载波设备20的内部电路的稳定操作。

同样，因为时钟生成电路21和数据信号生成电路22大部分都是由逻辑电路构成，这些电路不会有由于模拟电势的细小变化而引起的不稳定操作。因此，在输入至IN端子的电源电压作为具有脉冲幅度并包括高噪声分量的情况下，或者对于具有当内部电路与时钟信号同步工作时引起的高噪声分量的电路结构，可以实现足够稳定的电路操作。

在数据信号生成电路22中，用于确定时序的延迟电路213的延迟时间仅用于识别从数据载波驱动设备25输入到数据载波设备20的IN端子的脉冲电压的占空比。因此，当输入到IN端子的脉冲电压的占空比彼此间充分不相同，则不需要严格地设置一个延迟时间，从而实现了具有简单结构的延迟电路。

(本发明的第二实施方式)

图6是示出了根据本发明的第二实施方式的数据载波设备20的结构的一个实施例的方框图。数据载波设备20包括一个用于输出内部电路的电源电压的调整电路32，所述时钟生成电路21中的电平移位电路33，一个用于生成所述电路的参考电压Vb的参考电压电路31，和一个电流控制电路34。参考电压Vb是在数据载波设备20中生成的电压，由用于生成例如带隙参考电压的带隙参考电压发生电路所生成。电流控制电路34响应于图1中所示的内部电路13中的开关电路，并根据电平移位电路33的输出信号Vs作为一个数据发射单元控制所述电流。图6示出了电路结构，包括参考电压电路31、调整电路32、电平移位电路33和用于控制作为一个数据信号发射单元的电流的电流控制电路34。参考电压电路31的输出电压Vb作为参考电压被输入给调整电路32和电平移位电路33。此外，电平移位电路33的输出信号Vs被输入给电流控制电路34，用于控制作为数据发射单元的电流。

下面将参考图7中所示的时序图来描述图6中所示的电路的操作。数据载波设备20的IN端子接收具有两种值的脉冲电压，也即，具有用于电压幅度的H电平的恒定频率V1和用于L电平的频率V2的脉冲的H电平时间段(占空)的占空1和占空2。数据载波设备20具有一个开关电路用于引出或输出一个恒流It作为到数据载波驱动设备25的数据发射单元。数据载波驱动设备25在例如数据载波驱动设备25的电源端子和数据载波设备20的IN端子间插入电阻，并检测恒流It在所述电阻上产生的电势差ΔV，从而检测恒流It的存在/不存在。这样，数据载波驱动设备25从数据载波设备20接收了数据信号。

此时，如图7中的时序中所示，有效地限制在数据载波设备20中引出或输出恒流It的时间段在输入到数据载波设备20的IN端子的脉冲电压VIN的电压幅度的H电平时间段。例如，当恒流It被引出时，电阻被插入到数据载波驱动设备25和IN端子之间，作为数据载波驱动设备25中的来自数据载波设备20的数据信号接收单元，如上所述。然后，由电阻值和恒流It引起电压降ΔV。当恒流It在输入给数据载波设备20的IN端子的脉冲电压VIN的电压幅度的L电平时间段内被引出时，基于IN端子和GND端子间的所述电压，构成数据载波设备20的所有电路生成所述电路的电源电压。因此，当恒流It被引出时，插入的电阻产生一个电压降。结果，IN端子和GND端子间的有效电压下降了。因此，数据载波设备20中的内部电路的电源电压下降了，并可能妨碍稳定操作。假定检测连接至IN端子的电阻中产生的电压值的方法被用作来自数据载波设备20的数据信号接收单元。在此情况下，作为一种提高对特定恒流It的检测精度的方法，通过增加连接至IN端子的电阻值，有效地增加了电阻中生成的电压值。但是，在此情况下，在恒流It被引出时，由电阻引起的电压降值也增加了。结果，IN端子和GND端子间的有效电压大大地下降了，从而可能妨碍数据载波设备20中的内部电路的稳定操作。因此，通过操作电压条件的适度限制，有效地限制恒流It被引出的周期在输入给IN端子的脉冲电压的电压幅度的H电平时间段内。

可以使用一种通过电平移位电路33在输入给IN端子的电压的上升时间检测具有上升阈值电压Vr的电压的绝对值、以及具有在下降时间时的下降阈值Vf的电压的绝对值，来检测输入给IN端子的电压幅度是否是H电平或L电平的方法。对于该电路结构，当上升阈值电压Vr和下降阈值电压Vf基于来自参考电压电路31的参考电压Vb被设置时，如图7的时序图所示执行下面的操作。首先，在输入给IN端子的电压VIN的幅度的L电平改变成输入给IN端子的电压VIN的幅度的H电平时，检测到上升阈值电压Vr被超过的状态。根据这个检测，具有初始L电平的电平移位电路33的输出信号Vs进入H电平。接着，当输入给IN端子的电压幅度从H电平变成L电平时，检测到下降阈值电压Vf被超过(没有达到)的状态，电平移位电路33的输出信号Vs进入L电平。电平移位电路33的输出信号Vs被输入给电流控制电路34，用于控制作为数据发射单元的电流。然后，在电平移位电路33的输出信号Vs的H电平中，也即，当输入给IN端子的电压VIN的幅度处于H电平时，电流It作为数据发射单元在控制下流动。

当电流It作为数据发射单元而流动时，并且当数据载波驱动设备25空间插入电阻到IN端子作为用于从数据载波设备20接收数据信号单元时，由电阻值和电流It引起了电压降ΔV。在电平移位电路33中，从检测到输入到IN端子的电压超过上升阈值电压Vr或下降阈值电压Vf、到输出信号Vs的切换之间，有一个电路响应时间。因此，考虑该响应时间以及由电阻值和电流It引起的电压降ΔV，如图7的时序图所示执行下列操作。当输入到IN端子的电压VIN的幅度从L电平变成H电平时，检测到上升阈值电压Vr被超过的状态，电平移位电路33的输出信号Vs被切换到H电平，作为数据发射单元的电流It开始流动。为了生成由电阻值和电流It引起的作为数据信号接收单元的电压降ΔV，输入到IN端子的电压VIN的幅度与所述上升阈值电压Vr相比足够高。类似地，当输入到IN端子的电压幅度从H电平变成L电平时，检测到下降阈值电压Vf被超过的状态，电平移位电路33的输出信号Vs被切换到L电平，作为数据发射单元的电流It停止流动。为了停止电阻值和电流It引起的作为数据信号接收单元的电压降ΔV，输入到IN端子的电压VIN的幅度比下降阈值电压Vf相比足够低。

如图6中所示，参考电压电路31的输出电压Vb作为参考电压输入到调整电路32和电平移位电路33。通过参考电压Vb，调整电路32的输出电压VREG、电平移位电路33的上升阈值电压Vr和下降阈值电压Vf被设置。因此，输出电压VREG、上升阈值电压Vr和下降阈值电压Vf与参考电压Vb相关。

因此，当参考电压电路31的输出电压Vb为低时，当输入给IN端子的电压VIN的幅度从H电平变成L电平时，下降阈值电压Vf为低，如图8中所示。因此，检测到下降阈值电压Vf被超过的状态，电平移位电路33的输出信号Vs被切换到L电平，作为数据发射单元的电流It停止流动。为了停止由电阻值和电流It引起的作为数据信号接收单元的电压降ΔV，输入到IN端子的电压VIN的幅度比下降阈值电压Vf相比足够低，并且变得低于输入到IN端子的电压VIN的幅度的L电平。

当调整电路32的输出电压VREG与电平移位电路33的下降阈值电压Vf不相关时，输入到IN端子的电压信号VIN指示了一个低于输入到IN端子的电压幅度的设置L电平。因此，调整电路32的输出电压VREG下降，可能妨碍将输出电压VREG作为电源电压的别的电路的稳定操作。但是，在本发明的当前实施方式中，因为调整电路32的输出电压VREG与电平移位电路33的下降阈值电压Vf相关，当参考电压电路31的输出电压Vb为低时，调整电路32的输出电压VREG也变成低。这样，可以在没有输入给IN端子的电压信号VIN低于输入给IN端子的电压幅度的设置L电平的电压的影响下，进行将输出电压VREG作为电源电压的别的电路的稳定操作。

当参考电压电路31的输出电压Vb是高时，调整电路32的输出电压VREG是高，如图9中所示。一般情况下，当输入给IN端子的电压信号VIN变得低于输入到IN端子的电压幅度的设置L电平时，调整电路32的输出电压VREG变成低。因此，可能妨碍将输出电压VREG作为电源电压的别的电路的稳定操作。但是，根据本发明的当前实施方式，调整电路32的输出电压VREG与电平移位电路33的下降阈值电压Vf相关。因此，当参考电压电路31的输出电压Vb为高时，电平移位电路33的下降阈值电压Vf也为高。通过检测下降阈值电压Vf被超过的状态，电平移位电路33的输出信号Vs被切换成L电平，并停止作为数据发射单元的电流It。当作为数据信号接收单元的电压降ΔV被电阻值和电流It停止时，输入给IN端子的电压VIN的幅度比输入给IN端子的电压幅度的设置L电平足够高。这样，可以没有由所述电阻值和作为数据信号接收单元的电流It引起的电压降ΔV的影响下，进行将输出电压VREG作为电源电压的别的电路的稳定操作。

因此，根据本发明的当前实施方式，参考电压电路31的输出电压Vb被作为参考电压输入给调整电路32和电平移位电路33。通过参考电压Vb，调整电路32的输出电压VREG和电平移位电路33的上升阈值电压Vr和下降阈值电压Vf被分别设置。因为输出电压VREG、上升阈值电压Vr、和下降阈值电压Vf是相关的，不会影响由电阻值和作为数据信号接收单元的电流It引起的电压降ΔV，而可以执行将调整电路32的输出电压VREG作为电源电压的别的电路的稳定操作。因此，可以无故障地稳定执行数据通信。

(本发明的第三实施方式)

图10示出了根据本发明的第三实施方式的数据载波设备20中的调整电路32、以及时钟生成电路21中的电平移位电路33和参考电压电路31的电路的实施例。本发明的当前实施方式实际地显示了调整电路32和电平移位电路33。在图10中所示的电路中，有一个作为参考电压电路31的电压源Vb。电压源Vb例如是一个用于生成例如带隙参考电压的带隙参考电压发生电路。

至于调整电路32，电压源Vb被作为参考电压输入给放大器电路AMP的负侧输入端子，放大器电路AMP的输出端子被连接至PMOS(P沟道MOS场效应晶体管)M1的栅极端子。晶体管M1的源极端子被作为电源连接至VIN，晶体管M1的漏极端子被连接至调整电路32的输出端子VREG。电阻R1被连接至输出端子VREG和放大器电路AMP的正侧输入端子间的一点上，电阻R2被连接至放大器电路AMP的正侧输入端子和GND电势间的一点上。

至于电平移位电路33，电源电压Vb被作为参考电压输入给比较器电路CMP的正侧输入端子，通过电阻R3、R4和R5对电源电压VIN进行电阻分压获得的一个电压被输入给比较器电路CMP的负侧输入端子。比较器电路CMP的输出端子被作为电平移位电路33的输出电压Vs而输出，并被连接至磁滞电压控制NMOS(N沟道MOS场效应晶体管)M2的栅极端子。晶体管M2的漏极被连接至电阻R4和R5，晶体管M2的源极端子被连接至GND电势。

下面将描述图10中所示的电路的操作。调整电路32具有由参考电压电源Vb所设置的输出电压VREG，该电压被如下计算。

VREG＝(R1+R2)/R2×Vb

电平移位电路33具有由参考电压电源Vb所设置的上升阈值Vr和下降阈值Vf，该电压被如下计算。

上升阈值电压Vr＝(R3+R4)/R4×Vb

下降阈值电压Vf＝(R3+R4+R5)/(R4+R5)×Vb

调整电路32的输出电源VREG以及电平移位电路33的上升阈值电压Vr和下降阈值电压Vf被与参考电压Vb成比例地设置。

因此，在本发明的当前实施方式中，调整电路32的输出电压VREG以及电平移位电路33的升阈值电压Vr和下降阈值电压Vf是相关的。结果，作为数据信号接收单元的电阻值和电流It对电压降ΔV没有影响，可以执行将调整电路32的输出电压VREG作为电源电压的其它电路的稳定操作。因此，可以无故障地稳定执行数据通信。

(本发明的第四实施方式)

图11是示出了根据本发明的第四实施方式的包括数据载波设备20和数据载波驱动设备25的数据通信系统的方框图，更具体地示出了图1中所示的结构。图11与图3的不同之处在于，它包括数据载波设备20中的电流控制电路26，其它组件与图3的相同。电流控制电路26对应于图6中所示的电流控制电路34，从内部电路23输入一个恒流控制信号Vt，基于恒流控制信号Vt控制流过IN端子的恒流It是要通过还是被停止，并将发射信号输出给IN端子。内部电路23基于D触发器电路221的输出信号Vs生成恒流控制信号Vt。

图12是示出了根据本发明的当前实施方式的数据载波设备20中的电流控制电路26的结构的一个实施例的方框图，更具体地示出了图11中所示的电流控制电路26。图12中所示的电流控制电路包括一个延迟电路131和一个恒流电路132。恒流控制信号Vt被输入给延迟电路131。延迟电路131对恒流控制信号Vt进行延迟。恒流电路132根据延迟电路131的输出信号控制恒流是否通过。

下面将参考图13中所示的时序图描述图12中所示的电路的操作。数据载波设备20的IN端子接收具有两种值的脉冲电压VIN，也即，具有用于电压幅度的H电平的恒定频率V1和用于L电平的频率V2的脉冲的H电平时间段(占空)的占空1和占空2。数据载波设备20具有一个开关电路，用于引出或输出作为数据发射单元的恒流电路It到数据载波驱动设备25。数据载波驱动设备25例如在数据载波驱动设备25的电源端子和数据载波设备20的IN端子间插入电阻，并检测由恒流It在电阻上产生的电势差ΔV，从而检测恒流It的存在/不存在。这样，数据载波驱动设备25从数据载波设备20接收数据信号。

此时，如图13中的时序图所示，有效地将数据载波设备20引出或输出恒流It限制在输入到数据载波设备20的IN端子的脉冲电压的电压幅度的H电平时间段。例如，当恒流It被引出时，在数据载波驱动设备25和IN端子间插入电阻，作为来自数据载波设备20的数据信号接收单元，如上所述。然后，由电阻值和恒流It引起电压降ΔV。构成数据载波设备20的所有电路都基于IN端子和GND端子间的电压生成所述电路的电源电压。因此，当脉冲电压VIN的电压幅度在L电平时间段内引出恒流It时，当恒流It被引出时，由插入的电阻引起电压降。结果，IN端子和GND端子间的有效电压降低了。因此，数据载波设备20中的内部电路的电源电压下降了，并可能妨碍稳定操作。假定使用一种检测连接到IN端子的电阻的电压值的方法作为数据信号接收单元。在此情况下，作为一种提高对特定恒流It的检测精度的方法，它通过提高与IN端子相连的电阻值，有效地增加了电阻中产生的电压值。但是，在此情况下，当恒流It被引出时，电阻引起的压降值也增加了。结果，IN端子和GND端子间的有效电压大大地下降了，从而可能妨碍数据载波设备20中的内部电路的稳定操作。因此，通过操作电压条件的适度限制，有效地限制恒流It被引出的时间段在输入给IN端子的脉冲电压的电压幅度的H电平时间段内。

检测从数据载波驱动设备25输入给数据载波设备20的IN端子的电压VIN的幅度是否是H电平或L电平的方法可以是图6中所示的方法。用于对输入给IN端子的脉冲电压VIN进行电压幅度转换的电平移位电路33，检测在输入给IN端子的电压的上升时间内具有上升阈值电压Vr和在下降时间内具有下降阈值电压Vf的电压的绝对值。在此情况下，如图13中时序图所示，执行下列操作。首先，在输入给IN端子的电压VIN的幅度的L电平内，电平移位电路33的输出信号Vs的L电平变成输入给IN端子的电压VIN的幅度的H电平。此时，检测到上升阈值电压Vr被超过的状态，电平移位电路33的输出信号Vs变成H电平。接着，当输入给IN端子的电压VIN的幅度从H电平变成L电平时，检测到下降阈值电压Vf被超过的状态，电平移位电路33的输出信号Vs变成L电平。

当电流It作为数据发射单元而流动时，并且当数据载波驱动设备25的空间插入电阻到IN端子作为用于从数据载波设备20接收数据信号的单元时，由电阻值和电流It引起了电压降ΔV。此时，电流控制电路34使用电平移位电路33的输出信号Vs作为参考生成恒流控制信号Vt。在电平移位电路33的输出信号Vs的H电平时间段内，也即在输入给IN端子的电压VIN的幅度的H电平时间段内，作为数据载波设备的数据发射单元的电流It在控制下通过。恒流控制信号Vt被输入给延迟电路131。延迟电路131如图13中所示工作。延迟电路131缓和所述电流变化，从其中作为数据信号的恒流It没有被恒流电路132通过的状态到设定值的电流通过的状态，或者从其中设定值的电流通过的状态到该电流没有通过的状态。

因此，当输入到IN端子的电压VIN的幅度从L电平变到H电平时，检测到上升阈值电压Vr被超过的状态，并且电平移位电路33的输出信号Vs和恒流控制信号Vt被切换。此时，从其中通过恒流电路132的作为数据信号的恒流It没有通过的状态到设定值的电流通过的状态，电流变化被缓和。因此，通过作为数据信号接收单元的电阻值和电流It缓和地生成了一个电压降ΔV。类似地，当输入给IN端子的电压VIN的幅度从H电平变成L电平时，检测到下降阈值电压Vf被超过的状态，电平移位电路的输出信号Vs和恒流控制信号Vt被切换。此时，从设定值的电流通过的状态到它没有通过的状态，作为通过恒流电路132的数据信号的恒流It的电流变化被缓和了。因此，由作为数据信号接收单元的电阻值和电流It引起的电压降ΔV缓和地出现了。

图14示出了没有延迟电路131的情况下的时序图。当输入给IN端子的电压VIN的幅度从L电平变成H电平时，检测到上升阈值电压Vr被超过的状态，并且电平移位电路33的输出信号Vs和恒流控制信号Vt被切换。在紧接着切换之后，从作为通过恒流电路132的数据信号的恒流It没有通过的状态到设定值的电流通过的状态，产生了一个突变。类似地，当输入给IN端子的电压VIN的幅度从H电平变成L电平时，检测到下降阈值电压Vf被超过的状态，并且电平移位电路33的输出信号Vs和恒流控制信号Vt被切换。在紧接着切换之后，从通过恒流电路132的作为数据信号的恒流It通过的状态到该电流没有通过的状态，产生了一个突变。此时，实际上在数据载波驱动设备25和数据载波设备20的连接线中存在一个寄生电感分量等。因此，连接线中的电流值的突变引起了一个如图14的时序图中所示的响铃振荡(ringing)。

检测从数据载波驱动设备25输入到数据载波设备20的IN端子的电压VIN的幅度是否是H电平或L电平的方法可以是下面的方法。也即，用于对输入给IN端子的脉冲电压VIN进行电压幅度转换的电平移位电路33将要检测在输入给IN端子的电压Vin的上升时间内具有上升阈值电压Vr和在下降时间内具有下降阈值电压Vf的电压的绝对值。通过配置该电路，如果响铃振荡分量超过了上升阈值电压Vr或下降阈值电压Vf，则电平移位电路33对该状态做出反应，输出一个不希望的输出信号Vs。基于该信号而工作的时钟生成电路21、数据信号生成电路22和电流控制电路26会产生一个故障，而妨碍了稳定的数据通信。

因此，在本发明的当前实施方式中，延迟电路131通过对作为数据信号的恒流的ON/OFF控制，缓和了电流变化，从而抑制了响铃振荡分量的出现，避免了电平移位电路33的故障，而实现了无故障的稳定数据通信。

图12中所示的电流控制电路可被用于图11中所示的电流控制电路26和图6中所示的电流控制电路34。在图12所示的情况中，内部电路23基于电平移位电路211的输出信号Vs生成恒流控制信号Vt。

(本发明的第五实施方式)

图15示出了根据本发明的第五实施方式的数据载波设备20中的电流控制电路26的电路的一个实施例。本发明的当前实施方式实际地表示根据本发明的第四实施方式的延迟电路131和恒流电路132。在图15中所示的电路中，电压源Va起参考电压电路的作用，电压源Va被连接至PMOS(P沟道MOS场效应晶体管)M1的栅极端子。晶体管M1的源极端子被连接至延迟设置恒流源，用于使恒流Id1从电源VIN流出，并被连接至PMOS晶体管M2和NMOS晶体管M3构成的反相器电路中的PMOS晶体管M2的源极端子。该NMOS是一个N沟道MOS场效应晶体管。NMOS晶体管M3的源极端子被连接至延迟设置恒流源，以使恒流Id2流到GND端子，恒流控制信号Vt被输入给由PMOS晶体管M2和NMOS晶体管M3构成的反相器电路的输入端子。NMOS晶体管M4的栅极端子被连接至由PMOS晶体管M2和NMOS晶体管M3构成的反相器电路的输出端子，恒流设置电阻Rt被连接至NMOS晶体管M4的源极端子，恒流设置电阻Rt的另一端被连接至GND端子，电源VIN被连接至NMOS晶体管M4的漏极端子。

下面将参考图16的时序描述图15中所示的电路的操作。首先，当恒流控制信号Vt指示H电平时，构成反相器电路的PMOS晶体管M2处于OFF状态，NMOS晶体管M3处于ON状态。因此，通过所述用于流通恒流Id2的延迟设置恒流源，NMOS晶体管M4的栅极端子电压Vg下降到GND电势，并且作为数据信号的恒流It不能流通。如果恒流控制信号Vt从H电平变成L电平，构成反相器电路的PMOS晶体管M2处于ON状态，NMOS晶体管M3处于OFF状态。因此，通过所述用于流通恒流Id1的延迟设置恒流源，NMOS晶体管M4的栅极端子电压Vg从GND电势上升。此时，如果从恒流控制信号Vt切换之后流逝的时间被设置为Tdc，并且NMOS晶体管M4的栅极端子电压被设置为Cg，则栅极端子电压Vg如下式计算。

Vg＝Tdc×Id1/Cg

如果用于使NMOS晶体管M4处于ON状态的栅-源极电压被设置为阈值电压Vth4，则电流It不能流通直到NMOS晶体管M4的栅极端子电压Vg超过阈值电压Vth4。另外，当栅极端子电压Vg继续上升时，电流It由下式表示，并逐渐增加。

It＝(Vg-Vth4)/Rt

在栅-源极电压被设置用于使PMOS晶体管M1处于ON状态的阈值电压Vth1的情况下，当栅极端子电压Vg被由下式表示的电压箝位时，电流It变成预定值。

Vg＝Va+Vth1

此时，电流It成为恒定值，并由下式表示。

It＝(Va+Vth1-Vth4)/Rt

因此，通过由延时设置恒流ID1逐渐将NMOS晶体管M4的栅极端子电压Vg从GND电势充电到所述箝位电压，从电流It不能流通的状态到它达到预定值的状态，电流可缓和地改变。

类似地，当恒流控制信号Vt从L电平变成H电平时，构成反相器电路的PMOS晶体管M2处于OFF状态，NMOS晶体管M3处于ON状态。通过用于流通恒流Id2的延迟设置恒流源，NMOS晶体管M4的栅极端子电压Vg从所述箝位电压下降。此时，如果从恒流控制信号Vt切换之后流逝时间被设置为Tdd，则栅极端子电压Vg如下式计算。

Vg＝Va+Vth1-(Tdd×Id2/Cg)

此时，电流It由下式表示，并逐渐降低。

It＝(Va+Vth1-(Tdd×Id2/Cg)-Vth4)/Rt

另外，栅极端子电压Vg下降，并且当栅极端子电压Vg变得低于阈值电压Vth4时，电流It停止。因此，通过延时设置恒流Id2逐渐将NMOS晶体管M4的栅极端子电压Vg从箝位电压放电到GND电势，电流可缓和地变化，直到电流It从预定值变成停止状态。

在图15中，晶体管M4和电阻Rt构成了图12中所示的恒流电路132，其它组件构成了图12中所示的延迟电路131。延迟电路131具有一个反相器(晶体管M2和M3)，用于在逻辑上对恒流控制信号Vt进行反相，并输出通过延迟和逻辑反相所述恒流控制信号Vt而获得的信号Vg。恒流电路132根据栅极端子电压Vg控制恒流It的流通与否。如图16中所示，栅极端子电压Vg比恒流控制信号Vt在电平上变化得更缓和。

根据本发明的当前实施方式，通过具有简单电路结构的延迟电路对作为数据信号的恒流的ON/OFF控制而缓和电路的变化，可以抑制响铃振荡分量的生成，从而避免了电平移位电路的故障，实现了无故障的稳定数据通信。

(本发明的第六实施方式)

图17是示出了根据本发明的第六实施方式的数据载波设备20中的时钟生成电路21中延迟电路213(图3)的结构的一个实施例的方框图。本发明的预定实施方式实际地示出了根据本发明的第一实施方式的时钟生成电路21中的延迟电路213(图3)。图17中所示的延迟电路包括一个充电/放电电流设置电路231、一个充电/放电控制电路232、和一个电压检测电路233。延时设置电容Cd处于充电/放电控制电路232和电压检测电路233之间。充电/放电电流设置电路231设置一个充电/放电电流。通过由充电/放电控制电路232设置延时设置电容Cd得到的充电电流值充电而升高电容Cd的电压，或者通过利用设置的放电电流值放电而降低电容Cd的电压，是可以控制的。通过电压检测电路233检测延时设置电容Cd的电压电平，输入给充电/放电控制电路232的输入信号Vi被延迟一个特定延时，并作为输出信号Vd而输出。

下面将参考图18中所示的时序图描述图17中所示的延迟电路的操作。在数据载波设备20的IN端子和GND端子之间，输入具有两种值的脉冲电压VIN，也即，具有用于电压幅度的H电平的恒定频率V1和用于L电平的频率V2的脉冲的H电平时间段(占空)的占空1和占空2。输入给数据载波设备20的脉冲电压VIN被电平移位电路211进行电压幅度转换，使得H电平指示VREG，L电平指示GND电势，并作为电平移位电压Vs而输出。电平移位电压Vs被1/2分频电路212分频为1/2频率，并且通过切换到H电平和L电平输入给延迟电路213的输入信号Vi与电平移位电压Vs的上升同步地生成。

输入信号Vi被输入给充电/放电控制电路232，并被控制以使得在L电平时间段内延时设置电容Cd被充电，而在L电平时间段内延时设置电容Cd被放电。延迟电路213的电源电压被定义为数据载波设备20的调整电路24的输出电压VREG。在此情况下，延时设置电容Cd的电压VCd开始在输入信号Vi上升时利用充电/放电电流设置电路231设置的充电电流值从GND电势充电，并达到调整电路24的输出电压VREG。在输入信号Vi下降时从充电/放电电流设置电路231设置的放电电流值处的电势VREG开始放电，电势达到GND电势。

用于检测延时设置电容Cd的电压VCd的电压检测电路233由一个具有用于检测电压电平的磁滞比较器构成。这样，输出信号Vd被生成，使得在延时设置电容Cd的电压VCd的充电周期内，比较器的输出被从L电平切换到H电平，并且在电压VCd的放电周期内，比较器的输出被从H电平切换到L电平。这样，其来自输入信号Vi的延时是可控的信号Vd可通过延时设置电容Cd的充电和放电时间以及具有用于检测电压电平的磁滞比较器的阈值而输出。

假定充电/放电电流设置电路231设置的用于延时设置电容Cd的充电电流和放电电流都被设置为Ic，充电/放电电流Ic被设置为与作为电路的电源电压的调整电路24的输出电压VREG相关的值。例如，当它由一个系数α、电源VREG、和充电/放电电流电阻值Rc设置时，充电/放电电流Ic被如下计算。

Ic＝α×VREG/Rc

另外，具有用于检测电压检测电路233的电压电平的磁滞的比较器的阈值电压被设置为一个与调整电路的输出电压VREG相关的值，并被设置如下。

上升检测阈值＝2/3×VREG

下降检测阈值＝1/3×VREG

然后，延时设置电容Cd的电压VCd在上升和下降时的延时被如下计算。

上升时的延时＝Cd×(2/3×VREG-0)/(α×VREG/Rc)

＝2/3/α×Cd×Rc

下降时的延时＝Cd×(VREG-1/3×VREG)/(α×VREG/Rc)

＝2/3/α×Cd×Rc

因此，上升时的延时等于下降时的延时，并且充电/放电电流和电压检测电路的门限被设置为与作为电路的电源电压的调整电路的输出电压VREG相关的值。这样，延时仅由延时设置电容Cd和充电/放电电流电阻值Rc设置。延迟电路的输入信号Vi和延迟电路的输出信号Vd可被通过EX-OR(排他逻辑和)运算计算为数据载波设备20的时钟信号CLK。因此，上升时的延时和下降时的延时对应于时钟宽度，并且时钟宽度是一个仅由延时设置电容Cd和充电/放电电流电阻值Rc设置的恒定值。

数据载波设备20仅具有两个端子，并通过数据载波设备20中的保持电容Co保持调整电路24的输出电压VREG。此时，当内部电路工作时瞬态流通的大量消耗的电流，由保持电容Co立刻提供。因此，保持电容Co越高，调整器的瞬态输出电压VREG的下降越低。结果，可以执行内部电路的稳定操作。但是，因为保持电容Co被设置在数据载波设备20中，数据载波设备20本身变得大而昂贵。

但是，根据本发明的当前实施方式，时钟宽度仅由延时设置电容Cd和充电/放电电流电阻值Rc设置。因此，用于保持调整电路24的输出电压VREG的保持电容Co的值较小，并且虽然输出电压VREG瞬态下降很大，也有很小的影响，从而可以输出具有恒定时钟宽度的时钟信号CLK。时钟生成电路21和数据信号生成电路22大部分都是由逻辑电路构成的，作为用于操作逻辑电路的电路的电源的电压调整电路24的输出电压VREG足够低。因此，时钟生成电路21和数据信号生成电路22几乎不会被调整电路24的输出电压VREG的瞬态下降影响。

根据本发明的当前实施方式，尽管保持电容Co的值较小，也可以实现一个不很昂贵的数据载波设备20，其能够使时钟生成电路21和数据信号生成电路22无故障地稳定操作。

此外，作为一种抑制输出电压VREG的瞬态下降的影响的电路结构，由特定参考电压和充电/放电电流电阻值来设置充电/放电电流值。然后，具有检测电压检测电路233的电压电平的磁滞比较器的阈值电压被从所述参考电压设置。在该方法中，可以实现一种能够仅由延时设置电容和充电/放电电流电阻值来设置时钟宽度的电路结构。但是，在此情况下，为了抑制输出电压VREG的瞬态下降的影响，必须将用于检测电压检测电路的电压电平的磁滞比较器的阈值电压设置为与GND电势的电压接近。此时，必须将延时设置电容Cd的操作电压的范围以及由电压检测电路检测的电压范围设置为与GND电势接近的电压值。此时，例如，具有磁滞的比较器的偏移电压特性变得非常大，以至于相对于延时设置电容Cd以及电压检测电路的电压范围，不能忽略它。因此，延时的精度降低了。为了提高要被生成的时钟宽度的精度，设置大的延时设置电容Cd及电压检测电路的大电压范围的本发明的当前实施方式是有效的。

(本发明的第七实施方式)

图19示出了根据本发明的第七实施方式的数据载波设备20的时钟生成电路21中的延迟电路213(图3)的一个实施例。本发明的当前实施方式实际地指示了根据本发明的第六实施方式的时钟生成电路21中的延迟电路213。

在图19中所示的延迟电路中，充电/放电电流设置电路231中电阻R1和R2间分压的电阻上的电源电压VREG输入到放大器电路AMP的正侧输入端。放大器电路AMP的输出端子被输入到NMOS晶体管(N沟道MOS场效应晶体管)M1的栅极端子。晶体管M1的源极端子被连接至放大器电路AMP的负侧输出端子以及充电/放电电流电阻值Rc。在PMOS晶体管M2中，漏极端子和栅极端子被连接至晶体管M1的漏极端子，源极端子被连接至电源电压VREG，从而导通电流Ic。

作为充电/放电控制电路232，晶体管M2具有一个由晶体管M3和M4构成的PMOS电流镜像电路。电流Ic还通过晶体管M4以及晶体管M2流通。晶体管M3的漏极端子被连接至晶体管M5的漏极端子和栅极端子。在晶体管M5和M6中，源极端子被连接至GND电势并构成一个NMOS电流镜像电路。PMOS电流镜像M4漏极端子被连接至构成反相器电路的晶体管M7的源极端子，NMOS电流镜像M6的漏极端子被连接至构成反相器电路的晶体管M8的源极端子。充电/放电控制电路232的输入信号Vi被输入给由晶体管M7和M8构成的反相器电路的输入端子。由晶体管M7和M8构成的反相器电路的输出端子被连接至延时设置电容Cd，延时设置电容Cd的另一个端子被连接至GND电势。充电/放电控制电路232根据输入信号Vin使用电流Ic用于电容Cd来控制充电和放电。

在电压检测电路233中，由晶体管M7和M8构成的反相器电路的输出端子以及延时设置电容Cd被连接至比较器电路CMP的正侧输入端子。电源电压VREG被电阻R3、R4和R5分压，并被输入给比较器电路CMP的负侧输入端子。比较器电路CMP的输出端子被作为电压检测电路233的输出电压Vd而输出，并被连接至作为磁滞电压控制NMOS的晶体管M9的栅极端子。晶体管M9的漏极端子被连接至电阻R4和R5，晶体管M9的源极端子被连接至GND电势。比较器电路CMP比较电容Cd的电压与阈值电压，并输出通过延迟输入信号Vi而获得的信号Vd。

下面将参考图20的时序图来描述图19中所示的延迟电路的操作。在数据载波设备20的IN端子和GND端子之间，输入了一个具有两种值的脉冲电压VIN，也即，具有用于电压幅度的H电平的恒定频率V1和用于L电平的频率V2的脉冲的H电平时间段(占空)的占空1和占空2。输入给数据载波设备20的脉冲电压VIN被电平移位电路211进行电压幅度转换，使得H电平指示VREG，L电平指示GND电势，并作为电平移位电压Vs而输出。电平移位电压Vs被1/2分频电路212分频为1/2频率，并且与电平移位电压Vs的上升同步地，生成通过切换到H电平和L电平输入给延迟电路213的输入信号Vi。输入信号Vi被输入由晶体管M7和M8构成的反相器电路，其作为充电/放电控制电路232。

在充电/放电电流设置电路231中，被电阻R1和R2分压的电源电压VREG被施加给充电/放电电流设置电路的两端。因此，设置了与电源电压VREG成比例的充电/放电电流Ic，并且充电/放电电流Ic被如下计算。

充电/放电电流Ic＝R2/(R1+R2)×VREG/Rc

根据到充电/放电控制电路232的输入信号Vi，充电/放电电流Ic在对延时设置电容Cd的充电和放电之间切换。根据输入信号Vi电容Cd被用于充电和放电。当输入信号Vi处于L电平时，反相器电路的PMOS晶体管M7处于ON状态，NMOS晶体管M8处于OFF状态。因此，充电电流Ic流入延时设置电容Cd，延时设置电容Cd的电压VCd上升。当输入信号Vi处于H电平时，反相器电路的PMOS晶体管M7处于OFF状态，NMOS晶体管M8处于OFF状态。因此，放电电流Ic从延时设置电容Cd流出，延时设置电容Cd的电压VCd下降。这样，在输入信号Vi下降时，通过由充电/放电电流设置电路231设置的充电电流Ic，对于延时设置电容Cd的电压VCd，充电从GND电势开始，从而达到调整电路24的输出电压VREG。然后，在输入信号Vi上升时，通过由充电/放电电流设置电路231设置的放电电流Ic，放电从电势VREG开始，从而达到GND电势。

电源电压VREG被电阻R3、R4和R5分压，以设置一个与电源电压VREG相关的阈值。作为检测延时设置电容Cd的电压VCd的电压电平的电压检测电路233的磁滞比较器电路CMP设置下面的电阻值。

R3＝2×R4

R5＝3×R4

然后，在输入信号Vi长时间处于H电平、并且延时设置电容Cd的电压VCd充分下降到GND电势的状态下，比较器电路CMP的正侧输入端子基本处于GND电势。因此，比较器电路CMP的输出端子电压Vd处于L电平，磁滞电压控制NMOS晶体管M9截止。如果输入信号Vi进入L电平，反相器电路的PMOS晶体管M7导通，NMOS晶体管M8截止。结果，充电电流Ic流入延时设置电容Cd，延时设置电容Cd的电压VCd上升。因为磁滞电压控制NMOS晶体管M9截止，具有磁滞的比较器的阈值被如下计算。

上升检测阈值＝(R4+R5)/(R3+R4+R5)×VREG

＝(R4+3×R4)/(2×R4+R4+3×R4)×VREG

＝2/3×VREG

当延时设置电容Cd的电压VCd超过上升检测阈值时，比较器电路CMP的输出端子电压Vd进入H电平，磁滞电压控制NMOS晶体管M9导通。接着，当输入信号Vi进入H电平时，反相器电路的PMOS晶体管M7截止，NMOS晶体管M8导通。因此，放电电流Ic从延时设置电容Cd流出，延时设置电容Cd的电压VCd下降。因为磁滞电压控制NMOS晶体管M9导通，具有磁滞的比较器的阈值被如下计算。

上升检测阈值＝R4/(R3+R4)×VREG

＝R4/(2×R4+R4)×VREG

＝1/3×VREG

当延时设置电容Cd的电压VCd超过下降检测门限时，比较器电路CMP的输出端子电压Vd进入L电平，磁滞电压控制NMOS晶体管M9截止。

此时，延时设置电容Cd的电压VCd的上升和下降时的延时被如下计算。

上升时的延时＝Cd×(2/3×VREG-0)/(R2/(R1+R2)×VREG/Rc)

＝2/3×(R1+R2)/R2×Cd×Rc

下降时的延时＝Cd×(VREG-1/3×VREG)/(R2/(R1+R2)×VREG/Rc

＝2/3×(R1+R2)/R2×Cd×Rc

因此，上升时的延时等于下降时的延时，并且充电/放电电流和电压检测电路的门限被设置为与作为所述电路的电源电压的调整电路的输出电压VREG相关的值。这样，延时仅由电阻R1和R2的电阻比、延时设置电容Cd和充电/放电电流电阻值Rc设置。当数据载波设备20被在通用半导体加工工艺生成时，电阻R1和R2的电阻比被保持基本恒定。因此，上升时的延时和下降时的延时仅由延时设置电容Cd和充电/放电电流电阻值Rc设置。到延时电路的输入信号Vi以及延迟电路的输出信号Vd可被通过EX-OR(排他逻辑和)电路241计算为数据载波设备20的时钟信号CLK。因此，上升时的延时和下降时的延时对应于时钟宽度，并且时钟宽度是一个仅由延时设置电容Cd和充电/放电电流电阻值Rc设置的恒定值。

根据本发明的当前实施方式，时钟宽度仅由延时设置电容Cd和充电/放电电流电阻值Rc设置。因此，用于保持调整电路24的输出电压VREG的保持电容Co的值较小，并且尽管输出电压VREG瞬态下降很大，也具有很小的影响，从而可以输出具有恒定时钟宽度的时钟信号CLK。因为电流镜像电路和反相器电路的电路具有较宽的电源电压范围，尽管作为电源电压的调整电路24的输出电压VREG瞬态下降，它们可以被充分操作。时钟生成电路21和数据信号生成电路22大部分都是由逻辑电路构成的，并且作为用于操作所述逻辑电路的所述电路的电源电压的调整电路24的输出电压VREG足够低。因此，时钟生成电路21和数据信号生成电路22几乎不会被调整电路24的输出电压VREG的瞬态下降影响。

根据本发明的当前实施方式，尽管保持电容Co的值较小，也可以实现一个不很昂贵的数据载波设备20，其以简单电路结构使时钟生成电路21和数据信号生成电路22无故障地稳定操作。

此外，作为一种抑制输出电压VREG的瞬态下降的影响的电路结构，由特定参考电压和充电/放电电流电阻值设置充电/放电电流值。然后，用于检测电压检测电路233的电压电平的磁滞比较器的阈值电压被从参考电压设置。在该方法中，可以实现一种能够仅由延时设置电容和充电/放电电流电阻值来设置时钟宽度的电路结构。但是，在情况下，为了抑制输出电压VREG的瞬态下降的影响，必须将用于检测电压检测电路的电压电平的磁滞比较器的阈值电压设置为与GND电势的电压接近。此时，必须将延时设置电容Cd的操作电压范围以及由电压检测电路检测的电压范围设置为与GND电势接近的电压。此时，例如，具有磁滞的比较器的偏移电压特性变得非常大，以至于相对于延时设置电容Cd以及电压检测电路的电压范围它不能被忽略。因此，延时的精度降低了。为了提高要被生成的时钟宽度的精度，设置大的延时设置电容Cd及电压检测电路的大电压范围的本发明的当前实施方式是有效的。

根据用于实施本发明的第一到第七方式，从数据载波驱动设备25输入到数据载波设备20的IN端子的脉冲电压的H电平时间段(占空)的类型可以是多值的，例如三值或更多值。如果它是两值的，只要可以简单地分辨这两个H电平时间段(占空)，就不需要获得整个两个H电平时间段(占空)的100％相关的结果。

在用于实施本发明的第一到第七方式中，所述结构包括作为信号端子的IN端子和作为参考电压端子的GND端子。但是，参考电压端子不必是GND电势。例如，恒压被作为参考电压输入给数据载波设备的端子，所述信号从数据载波驱动设备输入给数据载波设备的另一个端子。另外，例如，数据载波设备的参考电压也可以不从数据载波驱动设备输入，而是所述参考电压从数据载波驱动设备外的一个设备输入到数据载波设备的一个端子。此外，例如，数据载波设备的参考电压端子可以不是一个恒压，并且从数据载波驱动设备输入给数据载波设备的两个端子的信号具有频率和占空信号。如果可以基于在数据载波设备的两个端子间生成的信号执行数据载波驱动设备和数据载波设备间的数据通信，那么任何结构的信号在数据载波驱动设备和数据载波设备中都是可接受的。

在用于实施本发明的方式的描述中，任何具有相同功能的电路结构都是可接受的。

如上所述，根据用于实施本发明的第一到第七方式，提供了一种双线接触式数据通信系统，该系统具有用于通过第一和第二接触点执行数据通信的数据载波设备及其驱动设备。数据载波驱动设备和数据载波设备仅通过这两个端子彼此连接，也即，IN端子作为第一连接点，GND端子作为参考电压端子，它是第二连接点。通过IN端子从数据载波驱动设备施加一个电压到数据载波设备，作为参考电压端子的第二连接点GND端子接地。数据载波设备通过从IN端子施加的电压生成用于所有电路的电源。时钟发生电路生成一个与从IN端子施加的电压相关的时钟信号。内部电路将从时钟发生电路输出的信号用作时钟信号，将从数据信号发生电路输出的信号用作数据信号，并基于这些信号执行数据通信。

根据实施本发明的第一到第五方式，调整电路提供了数据载波设备中的内部电路的电源电压。电平移位电路对从数据载波设备的IN端子施加的电压信号执行电压幅度转换。调整电路和电平移位电路具有相同的参考电压电路，调整电路的输出电压与电平移位电路的阈值电压相关。

根据用于实施本发明的第六和第七方式，时钟发生电路将充电/放电电流值和电压检测电路的阈值设置为与电路的电源电压相关的值，并生成仅由延时设置电容和充电/放电电流电阻值设置的时钟信号。

通过在两个连接点上执行双向数据通信可以减小系统尺寸。另外，可以实现一种能够无故障地执行稳定数据通信，具有不需要严格精度的简单电路结构的数据载波设备。此外，根据用于实施本发明的第六和第七方式，可以通过时钟生成电路21和数据信号生成电路22实现能够无故障稳定工作的不很昂贵的数据载波设备。

在用于实施本发明的上述方式中，在实施本发明中描述了实际的实施例，本发明并不限于本技术范围内的这些限制性解释。也即，本发明可被以处于其技术概念和主要特性的范围内的各种形式来实施。

尽管是参考示意性实施方式描述的本发明，应该理解本发明并不限于披露的示意性实施方式。下列权利要求的范围将一致于最广泛的描述，以至于包括所有的这种修改和等价的结构和功能。

Claims (16)

1.一种数据通信设备，包括：

信号端子，用于输入具有不同占空比部分和恒定脉冲频率的接收信号；

参考电压端子，用于输入第一参考电压；

时钟发生电路，用于根据接收信号生成时钟信号；

数据信号发生电路，用于通过识别所述接收信号的占空比来生成数据信号；

发射电路，用于向所述信号端子输出发射信号；

调整电路，用于基于内部生成的第二参考电压、所述接收信号和第一参考电压，生成所述时钟发生电路、数据信号发生电路和发射电路的电源电压。

2.如权利要求1所述的数据通信设备，其中所述发射电路仅在接收信号的高电平时间段内输出所述发射信号。

3.如权利要求1或2所述的数据通信设备，还包括用于保持所述调整电路所生成的电源电压的电容器。

4.如权利要求1或2所述的数据通信设备，还包括电平移位电路，其用于电平移位所述接收信号到所述电源电压和第一参考电压的脉冲。

5.如权利要求1或2所述的数据通信设备，还包括：

参考电压电路，用于生成所述第二参考电压；

电平移位电路，用于基于与所述第二参考电压相关的阈值对所述接收信号的脉冲进行电平移位，其中

所述调整电路生成与所述第二参考电压相关的电源电压。

6.如权利要求1或2所述的数据通信设备，其中：

所述发射电路包括一个电流控制电路，其连接至所述信号端子，用于根据一个恒流控制信号来控制恒流是否流通，以输出所述发射信号给所述信号端子；以及

该电流控制电路包括：一个延迟电路，用于延迟所述恒流控制信号；及一个控制电路，用于基于所述延迟的恒流控制信号控制恒流是否流通。

7.如权利要求1或2所述的数据通信设备，其中所述时钟发生电路包括：

电平移位电路，用于对所述接收信号进行电平移位；

分频电路，用于对所述电平移位信号进行分频；

延迟电路，用于延迟所述分频信号；

逻辑运算电路，用于基于所述分频电路的输出信号和延迟电路的输出信号执行逻辑操作，并用于输出时钟信号。

8.如权利要求7所述的数据通信设备，其中所述延迟电路包括：

电容器，用于根据输入信号执行充电和放电；

比较器电路，用于比较所述电容器的电压和一个阈值电压，并输出通过延迟所述输入信号而获得的信号。

9.如权利要求8所述的数据通信设备，其中所述延迟电路包括：

电流设置电路，用于传递电流；以及

充电/放电控制电路，用于配置所述电流设置电路和一个电流镜像，并根据所述输入信号执行对所述电容器的充电和放电。

10.如权利要求9所述的数据通信设备，其中：

所述比较器电路的阈值电压是一个与所述电源电压相关的电压；以及

所述电流设置电路流通与所述电源电压相关的电流。

11.如权利要求5所述的数据通信设备，其中参考电压电路是一个用于生成作为第二参考电压的带隙参考电压的带隙参考电压产生电路。

12.如权利要求7所述的数据通信设备，其中所述延迟电路包括：

充电/放电电流设置电路，用于设置充电/放电电流；

充电/放电控制电路，用于接收所述分频电路的输出信号并控制充电和放电；

延时设置电容器，用于根据充电/放电控制电路的输出信号设置延时；以及

电压检测电路，用于检测所述延时设置电容器的电压值，

所述充电/放电电流设置电路设置一个与所述调整电路的输出电压相关的电流，以及

所述电压检测电路使用与所述调整电路的输出电压相关的阈值来检测所述延时设置电容器的电压值。

13.一种数据通信系统，其中第一数据通信设备和第二数据通信设备通过至少一个信号端子相连，

其中所述第一数据通信设备包括：

电压幅度调制电路，用于根据数据通过所述信号端子将具有不同占空比部分和恒定脉冲频率的发射信号输出到第二数据通信设备；

电流检测电路，用于基于流过所述信号端子的电流生成数据信号，

所述第二数据通信设备包括：

信号端子，用于从第一数据通信设备输入具有不同占空比部分和恒定脉冲频率的接收信号；

参考电压端子，用于输入第一参考电压；

时钟发生电路，用于根据所述接收信号生成时钟信号；

数据信号发生电路，用于通过识别所述接收信号的占空比来生成数据信号；

发射电路，用于向所述信号端子输出发射信号；

调整电路，用于基于内部生成的第二参考电压、所述接收信号和第一参考电压，生成所述时钟发生电路、数据信号发生电路和发射电路的电源电压。

14.一种数据通信方法，包括下列步骤：

向信号端子输入具有不同占空比部分和恒定脉冲频率的接收信号；

向参考电压端子输入第一参考电压；

利用时钟发生电路根据所述接收信号生成时钟信号；

利用数据信号发生电路通过识别所述接收信号的占空比来生成数据信号；

利用发射电路向所述信号端子输出发射信号；

基于内部生成的第二参考电压、所述接收信号和第一参考电压，生成所述时钟发生电路、所述数据信号发生电路和所述发射电路的电源电压。

15.一种数据通信设备，包括：

信号端子，用于输入具有不同占空比部分和恒定脉冲频率的接收信号；

参考电压端子，用于输入第一参考电压；

时钟发生电路，用于根据所述接收信号生成时钟信号；

数据信号发生电路，用于通过识别所述接收信号的占空比来生成数据信号；

发射电路，用于向所述信号端子输出发射信号，其中

所述时钟发生电路、数据信号发生电路和发射电路的电源电压被设置为低于所述接收信号的低电平电势。

16.如权利要求15所述的数据通信设备，其中基于内部生成的第二参考电压、所述接收信号和第一参考电压来生成所述电源电压。

Images