CN103187034B - 用于驱动发光二极管的信号同步的系统和方法 - Google Patents

用于驱动发光二极管的信号同步的系统和方法 Download PDF

Info

Publication number
CN103187034B
CN103187034B CN201110461570.7A CN201110461570A CN103187034B CN 103187034 B CN103187034 B CN 103187034B CN 201110461570 A CN201110461570 A CN 201110461570A CN 103187034 B CN103187034 B CN 103187034B
Authority
CN
China
Prior art keywords
signal
clock
information
rising edge
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110461570.7A
Other languages
English (en)
Other versions
CN103187034A (zh
Inventor
苏永生
朱力强
罗强
方烈义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Bright Electronics Shanghai Co Ltd
Original Assignee
On Bright Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Bright Electronics Shanghai Co Ltd filed Critical On Bright Electronics Shanghai Co Ltd
Priority to CN201110461570.7A priority Critical patent/CN103187034B/zh
Priority to US13/367,088 priority patent/US8519754B2/en
Priority to TW101105124A priority patent/TWI449459B/zh
Publication of CN103187034A publication Critical patent/CN103187034A/zh
Priority to US13/945,770 priority patent/US8947136B2/en
Application granted granted Critical
Publication of CN103187034B publication Critical patent/CN103187034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/38—Switched mode power supply [SMPS] using boost topology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Manipulation Of Pulses (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了用于驱动发光二极管的信号同步的系统和方法。该系统包括第一选择组件、第一信号生成器、第二信号生成器和第一栅极驱动组件。第一选择组件被配置为接收第一模式信号并且至少基于与第一模式信号相关联的信息生成第一选择信号。第一信号生成器被配置为如果第一选择信号满足一个或多个第一条件，则接收第一输入信号并且至少基于与第一输入信号相关联的信息至少生成第一时钟信号。此外，第一栅极驱动组件被配置为如果第一选择信号满足一个或多个第一条件，则至少接收第一时钟信号并且向第一开关输出第一驱动信号。

Description

用于驱动发光二极管的信号同步的系统和方法
技术领域
本发明涉及集成电路。更具体地，本发明提供了用于信号同步的系统和方法。仅仅作为示例，本发明已应用于发光二极管(LED)驱动器。但是将认识到，本发明具有更广泛的应用范围。
背景技术
在LED背光应用中，例如在具有液晶显示(LCD)的TV中，多个LED驱动器常被用来驱动多个LED串。然而，LED驱动器通常彼此具有不同的开关频率，这可能导致音频噪声和/或屏幕闪烁。因此，通常需要LED驱动器的同步以减少音频噪声和/或屏幕闪烁。
具有较低开关频率的LED驱动器通常被与具有较高开关频率的LED驱动器同步。但是这种方案通常会遭受到与未定义的斜坡范围有关的问题。例如，通常需要斜坡补偿来使控制环路在连续电流模式中稳定。如果多个LED驱动器以相同开关频率操作，则不同LED驱动器中的斜坡补偿的大小应当相同，以便提供相同开关占空比并且获得系统稳定性和LED电流精度。但是，斜坡补偿的准确度通常取决于半导体工艺变化和组件失配。因此，斜坡补偿可能对于不同集成电路(IC)芯片而显著不同。即使组件微调可被用来减少半导体工艺变化和组件失配的影响，这种微调通常也仅适用于固定频率操作并且成本增加。
因此，改进同步LED驱动器的技术变得非常重要。
发明内容
本发明涉及集成电路。更具体地，本发明提供了用于信号同步的系统和方法。仅仅作为示例，本发明已应用于发光二极管(LED)驱动器。但是将认识到，本发明具有更广泛的应用范围。
根据一个实施例，一种用于信号同步的系统包括第一选择组件、第一信号生成器、第二信号生成器和第一栅极驱动组件。第一选择组件被配置为接收第一模式信号并且至少基于与第一模式信号相关联的信息生成第一选择信号，第一选择信号指示第一操作模式。第一信号生成器被配置为如果第一选择信号满足一个或多个第一条件，则接收第一输入信号并且至少基于与第一输入信号相关联的信息至少生成第一时钟信号，第一输入信号包括第一输入上升沿并且与第一输入频率相关联，第一时钟信号包括第一时钟上升沿并且与第一时钟频率相关联。第二信号生成器被配置为如果第一选择信号满足一个或多个第二条件，则至少生成第二时钟信号，第二时钟信号包括第二时钟上升沿并且与第二时钟频率相关联。第一栅极驱动组件被配置为如果第一选择信号满足一个或多个第一条件，则至少接收第一时钟信号并且至少基于与第一时钟信号相关联的信息向第一开关输出第一驱动信号。此外，第一栅极驱动组件被配置为如果第一选择信号满足一个或多个第二条件，则至少接收第二时钟信号并且至少基于与第二时钟信号相关联的信息向第一开关输出第二驱动信号。另外，第一输入频率和第一时钟频率相同。第一输入上升沿和第一时钟上升沿两者都对应于第一时间。此外，一个或多个第二条件与一个或多个第一条件不同。
根据另一实施例，一种用于信号同步的方法包括：接收模式信号；处理与模式信号相关联的信息；并且至少基于与模式信号相关联的信息生成选择信号，选择信号指示操作模式。另外，该方法包括：如果选择信号满足一个或多个第一条件，则接收输入信号；处理与输入信号相关联的信息；并且至少基于与输入信号相关联的信息至少生成第一时钟信号，输入信号包括第一输入上升沿并且与第一输入频率相关联，第一时钟信号包括第一时钟上升沿并且与第一时钟频率相关联。该方法还包括：至少接收第一时钟信号；处理与第一时钟信号相关联的信息；并且至少基于与第一时钟信号相关联的信息向第一开关输出第一驱动信号。此外，该方法包括：如果选择信号满足一个或多个第二条件，则至少生成第二时钟信号，第二时钟信号包括第二时钟上升沿并且与第二时钟频率相关联；至少接收第二时钟信号；处理与第二时钟信号相关联的信息；以及至少基于与第二时钟信号相关联的信息向第一开关输出第二驱动信号。此外，第一输入频率和第一时钟频率相同，并且第一输入上升沿和第一时钟上升沿两者都对应于第一时间。一个或多个第二条件与一个或多个第一条件不同。
与传统技术相比，通过本发明获得了许多益处。例如，本发明的一些实施例将多个LED驱动器同步到由主LED驱动器或其它外部源生成的时钟信号。在另一示例中，每个LED驱动器适应性地生成固定占空比斜坡补偿信号。本发明的某些实施例使得LED驱动器以任何开关频率工作。作为示例，无需用于同步LED驱动器的组件微调。
取决于实施例，可以获得一个或多个益处。参考下面的详细描述和附图可以全面地理解本发明的这些益处以及各个另外的目的、特征和优点。
附图说明
图1(a)是示出根据本发明一个实施例的用于基于由主LED驱动器生成的时钟信号来同步多个LED驱动器的系统的简化示图。
图1(b)是示出根据本发明另一实施例的用于基于外部时钟信号来同步多个LED驱动器的系统的简化示图。
图2是示出根据本发明一个实施例的作为如图1(a)所示的系统或如图1(b)所示的系统一部分的LED驱动器的某些组件的简化示图。
图3是示出根据本发明一个实施例的作为如图2所示的LED驱动器一部分的选择组件的某些组件的简化示图。
图4(a)是示出根据本发明一个实施例的作为如图2所示的LED驱动器一部分的从振荡器的某些组件的简化示图。
图4(b)是根据本发明一个实施例的如图4(a)所示的从振荡器的简化时序图。
图5(a)是示出根据本发明一个实施例的作为如图2所示的LED驱动器中的从振荡器一部分的自适应电流生成器的某些组件的简化示图。
图5(b)是根据本发明一个实施例的如图5(a)所示的自适应电流生成器的简化时序图。
图6(a)是示出根据本发明另一实施例的作为如图2所示的LED驱动器一部分的从振荡器的某些组件的简化示图。
图6(b)是根据本发明另一实施例的如图6(a)所示的从振荡器的简化时序图。
具体实施方式
本发明涉及集成电路。更具体地，本发明提供了用于信号同步的系统和方法。仅仅作为示例，本发明已应用于发光二极管(LED)驱动器。但是将认识到，本发明具有更广泛的应用范围。
图1(a)是示出根据本发明一个实施例的用于基于由主LED驱动器生成的时钟信号来同步多个LED驱动器的系统的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
系统100包括多个LED驱动器102，1041，...，104n以及LED串144，1461，...，146n。n是正整数。LED驱动器102包括端子106(例如，MS)，108(例如，SYNC)，110(例如，GATE)，112(例如，CS)，114(例如，Fault)，116(例如，FB)，118(例如，GND)和120(例如，VCC)。类似地，LED驱动器1041，...，104n驱动器分别包括端子1221，...，122n(例如，MS)，1241，...，124n(例如，SYNC)，1261，...，126n(例如，GATE)，1281，...，128n(例如，CS)，1301，...，130n(例如，Fault)，1321，...，132n(例如，FB)，1341，...，134n(例如，GND)和1361，...，136n(例如，VCC)。例如，开关140，1411，...，141n是晶体管。在另一示例中，开关148，1491，...，149n是晶体管。
根据一个实施例，电阻器154被耦接在端子106(例如，MS)与芯片地119之间，因此LED驱动器102被配置为作为主LED驱动器操作。例如，LED驱动器102中的内部时钟信号生成器至少生成占空比为K％的时钟信号156。在又一示例中，信号156通过端子108(例如，SYNC)被输出。在又一示例中，信号156的频率取决于电阻器154的电阻。
根据另一实施例，端子1221，...，122n是浮动的，并且LED驱动器1041，...，104n各自被配置为作为从LED驱动器操作。例如，LED驱动器1041，...，104n的内部从振荡器分别被激活。在另一示例中，LED驱动器1041，...，104n分别在端子1241，...，124n(例如，SYNC)处接收时钟信号156。在又一示例中，作为响应，LED驱动器1041，...，104n生成与信号156具有相同频率的、分别用于驱动开关1411，...，141n的时钟信号。在又一示例中，所生成的时钟信号被同步(例如，在时序方面)到所接收信号156。
图1(b)是示出根据本发明另一实施例的用于基于外部时钟信号来同步多个LED驱动器的系统的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
系统200包括多个LED驱动器2021，...，202n以及LED串2041，...，204n。n是正整数。LED驱动器2021，...，202n分别包括端子2221，...，222n(例如，MS)，2241，...，224n(例如，SYNC)，2261，...，226n(例如，GATE)，2281，...，228n(例如，CS)，2301，...，230n(例如，Fault)，2321，...，232n(例如，FB)，2341，...，234n(例如，GND)和2361，...，236n(例如，VCC)。例如，开关2411，...，241n是晶体管。在又一示例中，开关2491，...，249n是晶体管。
根据一个实施例，端子2221，...，222n是浮动的，并且LED驱动器2021，...，202n各自被配置为作为从LED驱动器操作。例如，LED驱动器2021，...，202n的内部从振荡器被激活。在另一示例中，LED驱动器2021，...，202n分别在端子2241，...，224n(例如，SYNC)处接收外部时钟信号256(例如，Clock)。在又一示例中，作为响应，LED驱动器2021，...，202n生成与外部时钟信号256(例如，Clock)具有相同频率的、分别用于驱动开关2411，...，241n的时钟信号。在又一示例中，所生成的时钟信号被与外部时钟信号256同步(例如，在时序方面)。
图2是示出根据本发明一个实施例的作为系统100或系统200一部分的LED驱动器的组件的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
LED驱动器300包括三个端子302，304和306、选择组件308、主振荡器310、从振荡器312、栅极驱动组件314以及多路复用器316。例如，LED驱动器102，1041，...，104n的每个与LED驱动器300相同。在另一示例中，LED驱动器2021，...，或202n的每个与LED驱动器300相同。
根据一个实施例，如果电阻器被耦接在端子302(例如，MS)与LED驱动器300的芯片地之间(未在图2中示出)，则LED驱动器300被配置作为主LED驱动器。例如，选择组件308从端子302(例如，MS)接收信号318并且生成选择信号320(例如，Config_out)。在另一示例中，选择信号320为逻辑高电平，其指示LED驱动器300处于主模式中。在又一示例中，响应于选择信号320，主振荡器310被激活并且从振荡器312进入断电模式。在又一示例中，主振荡器310将时钟信号322和斜坡信号324输出给栅极驱动组件314以用于驱动LED串。在又一示例中，斜坡信号324在与时钟信号322的上升沿相对应的时间处倾斜上升。在又一示例中，斜坡信号324的大小在与时钟信号322的下降沿相对应的时间处降为低值(例如，0)。
根据另一实施例，响应于指示LED驱动器300被配置作为主LED驱动器的选择信号320，多路复用器316接收时钟信号322并且经由端子304(例如，SYNC)向被配置作为从LED驱动器的其它LED驱动器输出信号326。例如，信号326用作可以同步其它从LED驱动器的外部时钟信号。在另一示例中，时钟信号322具有与信号326相同的频率。在又一示例中，时钟信号322的上升沿与信号326的上升沿同时出现。在又一示例中，时钟信号322的占空比不同于信号326的占空比。在又一示例中，时钟信号322的占空比与信号326的占空比相同。在又一示例中，斜坡信号324具有与被同步到LED驱动器300的从LED驱动器所生成的斜坡信号相同的幅度。在又一示例中，斜坡信号324与被同步到LED驱动器300的从LED驱动器所生成的斜坡信号同时倾斜上升。在又一示例中，斜坡信号324的大小与被同步到LED驱动器300的从LED驱动器所生成的斜坡信号同时降为低值(例如，0)。
根据某些实施例，如果端子302(例如，MS)浮动(例如，未被耦接到电阻器)，则LED驱动器300被配置作为从LED驱动器。例如，由选择组件308生成的选择信号320为逻辑低电平，其指示LED驱动器300处于从模式。在另一示例中，响应于选择信号320，从振荡器312被激活并且主振荡器310进入断电模式。在又一示例中，多路复用器316接收外部时钟信号332并且将信号334(例如，CLKI)输出给从振荡器312。在又一示例中，响应于信号334，从振荡器312将时钟信号330和斜坡信号328输出给栅极驱动组件314以用于驱动LED串。在又一示例中，斜坡信号328在与时钟信号330的上升沿相对应的时间处倾斜上升。在又一示例中，斜坡信号328的大小在与时钟信号330的下降沿相对应的时间处降为低值(例如，0)。在又一示例中，信号334与外部时钟信号332相同。在又一示例中，时钟信号330具有与外部时钟信号332相同的频率。在又一示例中，时钟信号330的上升沿与外部时钟信号332的上升沿同时出现。在又一示例中，时钟信号330的占空比与外部时钟信号332的不同。在又一示例中，时钟信号330的占空比与外部时钟信号332的相同。在又一示例中，斜坡信号328具有与由其它从LED驱动器生成的斜坡信号相同的幅度，这些其它从LED驱动器基于外部时钟信号332被同步或者被同步到提供该外部时钟信号332的主LED驱动器。在又一示例中，斜坡信号328与由其它从LED驱动器生成的斜坡信号同时倾斜上升，这些其它从LED驱动器基于外部时钟信号332被同步或者被同步到提供该外部时钟信号332的主LED驱动器。在又一示例中，斜坡信号328的大小与由其它从LED驱动器生成的斜坡信号同时降为低值(例如，0)，这些其它从LED驱动器基于外部时钟信号332被同步或者被同步到提供该外部时钟信号332的主LED驱动器。
图3是示出根据本发明一个实施例的作为LED驱动器300一部分的选择组件308的某些组件的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
选择组件308包括缓冲器放大器336、比较器338、三个晶体管340，342和344、电阻器346和电容器348。例如，晶体管340和342是P沟道场效应晶体管(FET)。在另一示例中，晶体管344是N沟道FET。
根据一个实施例，如果LED驱动器300被加电，则选择信号320被初始化为逻辑低电平。例如，如果电阻器(例如，如图1(a)所示的电阻器154)被耦接在端子302(例如，MS)与LED驱动器300的芯片地之间，则缓冲器放大器336在反相端子处接收信号318并且在非反相端子处接收参考信号350。在另一示例中，缓冲器放大器336输出信号351以导通晶体管344。在又一示例中，电流352流经晶体管344和340。在又一示例中，电流352由晶体管342以预定比率α镜像反映以生成电流354。在又一示例中，电流354对电容器348充电以使电容器348的端子处的电压356(例如，VC)倾斜上升。在又一示例中，比较器338在非反相端子处接收电压356并且在反相端子处接收阈值电压358。在又一示例中，如果电压356的大小超过阈值电压358，则比较器338将选择信号320从逻辑低电平变为逻辑高电平以指示LED驱动器300被配置作为主LED驱动器。
根据另一实施例，如果端子302(例如，MS)浮动，则没有电流或很少电流流经晶体管340和344。例如，没有电流流经晶体管354以对电容器348充电。在另一示例中，如果电压356(例如，VC)的大小低于阈值电压358，则比较器338以逻辑低电平输出选择信号320，其指示LED驱动器300被配置作为从LED驱动器。
从LED驱动器常常需要提供与主LED驱动器相同占空比的斜坡补偿。但是如图3所示，从LED驱动器通常从主LED驱动器或其它外部源接收外部时钟信号332。外部时钟信号332的频率通常不是固定的。斜坡信号328通常需要跟踪外部时钟信号332的频率。
图4(a)是示出根据本发明一个实施例的作为LED驱动器300一部分的从振荡器312的某些组件的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。从振荡器312包括自适应电流生成器434、比较器402、D触发器404、电容器406和开关408。例如，开关408(例如，SW1)是晶体管。
根据一个实施例，如果开关408断开(例如，截止)，则由自适应电流生成器434生成的自适应电流410(例如，I)对电容器406(例如，C1)充电以使电容器406的一个端子处的电压信号418(例如，Slope)倾斜上升。例如，比较器402在反相端子处接收信号418并且在非反相端子处接收参考电压412，并且向D触发器404的端子422(例如，R)输出比较信号414。在另一示例中，如果信号418的大小超过参考电压412，则比较信号414以逻辑低电平被输出。在又一示例中，D触发器404响应于比较信号414被复位。在又一示例中，D触发器404在端子426(例如，QN)处输出选择信号416(例如，SEL)，并且作为响应，开关408闭合(例如，导通)。在又一示例中，电容器406通过闭合的开关408放电，并且电压信号418的大小下降为低值(例如，0)。在又一示例中，如果电压信号418的大小减小到低于参考电压412的大小，则比较器402以逻辑高电平输出比较信号414。在又一示例中，D触发器404响应于比较信号414被置位。
根据另一实施例，D触发器404在端子423(例如，D)处接收电压信号432(例如，AVDD)。例如，如果输入信号420(例如，SYNC)的上升沿到达D触发器404的端子424，则D触发器404在端子428(例如，Q)处输出时钟信号430(例如，CLK)，该时钟信号430(例如，CLK)跟踪电压信号432(例如，AVDD)。在另一示例中，时钟信号430为逻辑高电平，并且选择信号416为逻辑低电平。在又一示例中，作为响应，开关408断开(例如，截止)，并且自适应电流410再次对电容器406充电。在又一示例中，时钟信号430(例如，CLK)具有与输入信号420(例如，SYNC)相同的频率。在又一示例中，时钟信号430(例如，CLK)的占空比与输入信号420(例如，SYNC)的占空比相同或不同。在又一示例中，输入信号420(例如，SYNC)表示来自主LED驱动器或其它外部源的外部时钟信号。
根据又一实施例，自适应电流410可以基于下式来确定。
I self = 100 K × C 1 × V R 1 × f SYNC (式1)
其中，Iself表示自适应电流410，C1表示电容器406的电容，并且VR1表示参考电压412。另外，fSYNC表示输入信号420的频率，并且100/K表示比率。如式1所示，自适应电流410在大小上与输入信号420成比例。
图4(b)是根据本发明一个实施例的如图4(a)所示的从振荡器312的简化时序图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。波形440表示作为时间的函数的输入信号420，波形442表示作为时间的函数的时钟信号430，并且波形444表示作为时间的函数的电压信号418。
在图4(b)中示出了四个时间段TA，TB，TC和TD。时间段TA开始于时间t0并且结束于时间t1，时间段TB开始于时间t1并且结束于时间t2，时间段TC开始于时间t2并且结束于时间t3，并且时间段TD开始于时间t3并且结束于时间t4。例如，t0≤t1≤t2≤t3≤t4。
根据一个实施例，在时间段TA期间，输入信号420(例如，SYNC)为逻辑低电平，如波形440所示。例如，时钟信号430为逻辑低电平，如波形442所示。在又一示例中，电压信号418具有低的大小(例如，0)，如波形444所示。
根据另一实施例，在时间段TB的开始处(例如，在t1处)，输入信号420(例如，SYNC)从逻辑低电平变为逻辑高电平(例如，如波形440的上升沿所示)。例如，作为响应，D触发器404将时钟信号430从逻辑低电平变为逻辑高电平(例如，如波形442所示)，并且将选择信号416从逻辑高电平变为逻辑低电平。在另一示例中，开关408断开(例如，截止)，并且自适应电流410对电容器406充电。在又一示例中，电压信号418倾斜上升(例如，如波形444所示)。
根据又一实施例，在时间段TB期间，自适应电流410继续对电容器406充电，并且电压信号418的大小继续增大，如波形444所示。例如，在时间段TB的结尾处(例如，在t2处)，如果电压信号418的大小超过参考电压412(例如，VR1)，则比较器402改变比较信号414，并且D触发器404响应于比较信号414被复位。在另一示例中，在时间段TB的结尾处(例如，在t2处)，时钟信号430从逻辑高电平变为逻辑低电平(例如，如波形442所示)，并且选择信号416从逻辑低电平变为逻辑高电平。在又一示例中，开关408闭合(例如，导通)，并且电容器406通过该闭合的开关406放电。在又一示例中，电压信号418的大小下降为低值(例如，0)(例如，在如波形444所示的t2处)。
根据又一实施例，在时间段TC期间，时钟信号430保持逻辑低电平(例如，如波形442所示)。例如，电压信号418具有低的大小(例如，0)，如波形444所示。
根据某些实施例，输入信号420的下一上升沿在时间段TD的开始处(例如，在t3处)到达D触发器404的端子424(例如，CLK)处，如波形440所示。例如，时钟信号430从逻辑低电平变为逻辑高电平(例如，如波形442所示)。在另一示例中，开关408断开(例如，截止)，并且自适应电流410再次对电容器406充电。在又一示例中，电压信号418再次倾斜上升(例如，如波形444所示)。
图5(a)是示出根据本发明一个实施例的作为LED驱动器300中的从振荡器312一部分的自适应电流生成器434的某些组件的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
自适应电流生成器434包括峰值检测器542、误差放大器544、半频率组件546、开关548、四个晶体管550，552，554和556、以及两个电容器560和562。例如，晶体管550、552和554是P沟道FET。在另一示例中，晶体管556是N沟道FET。
根据一个实施例，半频率组件546接收输入信号520(例如，SYNC)并且生成信号564(例如，Pha)。例如，信号564是占空比为50％的方波，并且具有是输入信号520的频率一半的频率。在另一示例中，信号564的上升沿与输入信号520的上升沿同时出现。在又一示例中，如果信号564(例如，Pha)为逻辑低电平，则开关548(例如，S0)断开(例如，截止)。在又一示例中，流经晶体管550的电流566(例如，I1)对电容器560充电，并且电压信号558(例如，Slop1)倾斜上升。
根据另一实施例，峰值检测器542在刚好信号564的上升沿到达之前检测电压信号548，并且输出表示电压信号548的峰值的检测信号568(例如，Vp)。例如，检测信号568被存储在电容器562处。在另一示例中，误差放大器544在反相输入端子处接收检测信号568并且在非反相输入端子处接收参考信号570(例如，VR2)，并且输出积分信号572(例如，Vo)以驱动晶体管556。在又一示例中，积分信号572影响流经晶体管552和556的电流574。在又一示例中，电流574由晶体管550以预定比率β镜像反映，从而生成电流566(例如，I1)。在又一示例中，积分信号572影响通过闭合环路的电流566。在又一示例中，电流566由晶体管554以预定比率γ镜像反映，从而生成自适应电流510。
根据又一实施例，电流566(例如，I1)可基于下式来确定。
I1＝C2×VR2×fSYNC    (式2)
其中，I1表示电流566，C2表示电容器560的电容，VR2表示参考信号570，并且fSYNC表示输入信号520的频率。
例如，自适应电流510可基于式1来确定。在另一示例中，基于式1和式2，可利用下式来确定晶体管554的尺寸与晶体管550的尺寸之间的比率。
( W / L ) M 4 ( W / L ) M 1 = 100 K × C 1 V R 1 C 2 V R 2 (式3)
其中，(W/L)M1表示晶体管550的尺寸，(W/L)M4表示晶体管554的尺寸，并且C1表示电容器406的电容。另外，VR1表示参考电压412，C2表示电容器560的电容，VR2表示参考信号570，并且100/K表示比率。
根据又一实施例，表示电压信号558(例如，Slop1)的峰值的检测信号568(例如，Vp)的变化在稳定环路条件下满足下式。
&Delta;V 2 &Delta;V 1 = n &times; g m 3 &tau; &times; C 2 &times; f SYNC 2 < 1 (式4)
其中，ΔV1表示在第一预定时间段T0期间检测信号568(例如，Vp)的变化，ΔV2表示在第二预定时间段T1期间检测信号568(例如，Vp)的变化，并且n表示晶体管550的尺寸与晶体管554的尺寸之间的比率。另外，gm3表示晶体管556的电导，C2表示电容器560的电容，fSYNC表示输入信号520的频率，并且τ表示误差放大器544的时间常数。
例如，第一预定时间段T0与第二预定时间段T1之间的时间间隔为输入信号520的两个周期。在另一示例中，如果输入信号520的频率(例如，fSYNC)较低，则误差放大器544的时间常数(例如，τ)常需要大到使检测信号568的大小近似保持等于参考信号570。在又一示例中，积分器544的时间常数可基于下式来确定。
&tau; > n &times; g m 3 C 2 &times; f SYNC 2 (式5)
其中，τ表示误差放大器544的时间常数，n表示晶体管550的尺寸与晶体管554的尺寸之间的比率，并且gm3表示晶体管556的电导。另外，C2表示电容器560的电容，并且fSYNC表示输入信号520的频率。
图5(b)是根据本发明一个实施例的如图5(a)所示的自适应电流生成器434的简化时序图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。波形590表示作为时间的函数的输入信号520，并且波形592表示作为时间的函数的电压信号558。
图5(b)示出了三个时间段TE，TF和TG。时间段TE开始于时间t5并且结束于时间t6，时间段TF开始于时间t6并且结束于时间t7，并且时间段TG开始于时间t7并且结束于时间t8。例如，t5≤t6≤t7≤t8。
根据一个实施例，在时间段TE期间，输入信号520为逻辑高电平，如波形590所示。例如，信号564为逻辑低电平。在另一示例中，开关548断开(例如，截止)，并且电流566对电容器560充电。在又一示例中，电压信号558倾斜上升(例如，在t5处)。
根据另一实施例，输入信号520在时间段TF的开始处(例如，在t6处)从逻辑高电平变为逻辑低电平，并且在时间段TF期间保持逻辑低电平(例如，如波形590所示)。例如，信号564的频率大约为输入信号520的频率的一半。在另一示例中，信号564在时间段TF期间保持逻辑低电平。在又一示例中，开关548保持断开(例如，截止)并且电流566继续对电容器560充电。在又一示例中，电压信号558的大小在时间段TF期间继续降低(例如，如波形592所示)。
根据又一实施例，在时间段TG的开始处(例如，在t7处)，输入信号520从逻辑低电平变为逻辑高电平(例如，如波形590的上升沿所示)。例如，信号564从逻辑低电平变为逻辑高电平，并且开关548闭合(例如，导通)。在另一示例中，时间段TG的开始处(例如，在t7处)，电容器560通过闭合的开关548放电，并且电压信号558的大小从高值(例如，VR2)下降为低值(例如，0)，如波形592所示。
根据又一实施例，在时间段TG期间，信号564保持逻辑高电平，并且开关保持闭合(例如，导通)。例如，电压信号558的大小保持低值(例如，0)，如波形592所示。
根据某些实施例，如果输入信号520(SYNC)的下一上升沿到达(例如，在波形590所示的t8处)，则信号564从逻辑高电平变为逻辑低电平，并且开关548再次断开(例如，截止)。例如，电流566再次对电容器560充电，并且电压信号558再次倾斜上升(例如，在如波形592所示的t8处)。
图6(a)是示出根据本发明另一实施例的作为LED驱动器300一部分的从振荡器312的某些组件的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
从振荡器312包括斜坡信号生成器600和自适应电流生成器601。斜坡信号生成器600包括比较器602、D触发器604、电容器606和开关608。自适应电流生成器601包括误差放大器644、半频率组件646、相位生成器647、两个开关642和648、四个晶体管650，652，654和656、以及两个电容器660和662。
例如，开关608和648是晶体管。在另一示例中，晶体管650、652和654是P沟道FET。在又一示例中，晶体管656是N沟道FET。在又一示例中，比较器602、D触发器604、电容器606和开关608与比较器402、D触发器404、电容器406和开关408分别相同。在又一示例中，误差放大器644、半频率组件646、开关648、晶体管650，652，654和656以及电容器660和662分别与误差放大器544、半频率组件546、开关548、晶体管550，552，554和556以及电容器560和562相同。在又一示例中，相位生成器647和开关642被用来形成峰值检测器542(例如，通过脉冲采样)。
根据一个实施例，半频率组件646接收输入信号620(例如，SYNC)并且生成信号664(例如，Pha)。例如，信号664是占空比为50％的方波，并且具有是输入信号620的频率一半的频率。在另一示例中，信号664的上升沿与输入信号620的上升沿同时出现。在又一示例中，相位生成器647接收信号664，并且输出第一驱动信号676(例如，Ph1)和第二驱动信号678(例如，Ph2)。在又一示例中，第一驱动信号676(例如，Ph1)是占空比为50％的方波，并且具有是输入信号620(例如，SYNC)的频率一半的频率。在又一示例中，第二驱动信号678(例如，Ph2)是具有较小脉冲宽度的脉冲信号，并且具有是输入信号620(例如，SYNC)的频率一半的频率。
根据另一实施例，如果第一驱动信号676(例如，Ph1)为逻辑低电平，则开关648(例如，S0)断开(例如，截止)。例如，流经晶体管650的电流666(例如，I1)对电容器660充电，并且电压信号658(例如，Slop1)倾斜上升。在另一示例中，开关642刚好在信号676的上升沿之前响应于第二驱动信号678而闭合(例如，导通)。
根据又一实施例，电容器662存储表示电压信号648的峰值的检测信号668(例如，Vp)。例如，误差放大器644在反相输入端子处接收检测信号668并且在非反相输入端子处接收参考信号670(例如，VR2)，并且输出积分信号672(例如，Vo)以驱动晶体管656。在另一示例中，积分信号672影响流经晶体管652和656的电流674。在又一示例中，电流674由晶体管650以预定比率δ镜像反映，从而生成电流666(例如，I1)。在又一示例中，积分信号672影响通过闭合环路的电流666。在又一示例中，电流666由晶体管654以预定比率ε镜像反映，从而生成自适应电流610。在又一示例中，比率δ与比率β相同。在又一示例中，比率ε与比率γ相同。
根据某些实施例，如果开关608断开(例如，截止)，则自适应电流610对电容器606(例如，C1)充电以使电压信号618(例如，Slop)的大小倾斜上升。例如，比较器602在反相端子处接收电压信号618并且在非反相端子处接收参考电压612，并且向D触发器604的端子622(例如，R)输出比较信号614。在又一示例中，如果电压信号618的大小超过参考电压612，则比较信号614以逻辑低电平被输出。在又一示例中，D触发器604响应于比较信号614被复位。在又一示例中，D触发器604在端子626(例如，QN)处输出选择信号616(例如，SEL)，并且作为响应，开关608闭合(例如，导通)。在又一示例中，电容器606通过闭合的开关608放电，并且电压信号618的大小降为低值(例如，0)。在又一示例中，如果电压信号618的大小降为低于参考电压612的大小，则比较器602以逻辑高电平输出比较信号614。在又一示例中，D触发器604响应于比较信号614被置位。
根据另一实施例，D触发器604在端子623(例如，D)处接收电压信号632(例如，AVDD)。例如，如果输入信号620(例如，SYNC)的上升沿到达D触发器604的端子624，则D触发器604在端子628(例如，Q)处输出时钟信号630(例如，CLK)，该时钟信号630(例如，CLK)跟踪电压信号632(例如，AVDD)。在另一示例中，时钟信号630为逻辑高电平，并且选择信号616为逻辑低电平。在又一示例中，作为响应，开关608断开(例如，截止)，并且自适应电流610再次对电容器606充电。在又一示例中，时钟信号630(例如，CLK)具有与输入信号620(例如，SYNC)相同的频率。在又一示例中，时钟信号630(例如，CLK)的占空比与输入信号620(例如，SYNC)的占空比相同或不同。在又一示例中，输入信号620(例如，SYNC)表示来自主LED驱动器或其它外部源的外部时钟信号。在又一示例中，从振荡器312输出时钟信号630(例如，CLK)和电压信号618(例如，Slop)并且具有K％的占空比。
图6(b)是根据本发明另一实施例的如图6(a)所示的从振荡器312的简化时序图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。波形702表示作为时间的函数的输入信号620，波形704表示作为时间的函数的第一驱动信号676，并且波形706表示作为时间的函数的第二驱动信号678。另外，波形708表示作为时间的函数的电压信号658，波形710表示作为时间的函数的斜坡信号608，波形712表示作为时间的函数的时钟信号630。
在图6(b)中示出了三个时间段TH，TI和TJ。时间段TH开始于时间t10并且结束于时间t11，时间段TI开始于时间t11并且结束于时间t14，并且时间段TJ开始于时间t14并且结束于时间t16。例如，时间t12和t13在时间段TI内。在另一示例中，时间t15在时间段TJ内。在又一示例中，t10≤t11≤t12≤t13≤t14≤t15≤t16。
根据一个实施例，在时间段TH期间，输入信号620(例如，SYNC)为逻辑低电平(例如，如波形702所示)。例如，由相位生成器647生成的第一驱动信号676(例如，Ph1)为逻辑高电平(例如，如波形704所示)。在另一示例中，开关648响应于第一驱动信号676而闭合(例如，导通)，并且电容器660通过闭合的开关648放电。在又一示例中，电压信号658(例如，Slop1)具有低的大小(例如，如波形708所示)。在又一示例中，第二驱动信号678(例如，Ph2)为逻辑低电平(例如，如波形706所示)，并且开关642断开(例如，截止)。在又一示例中，响应于输入信号620(例如，SYNC)，由D触发器604生成的时钟信号630(例如，CLK)为逻辑低电平(例如，如波形712所示)。在又一示例中，由D触发器604生成的选择信号616(例如，SEL)为逻辑高电平，并且开关608闭合(例如，导通)。在又一示例中，电压信号618(例如，Slop)为逻辑低电平(例如，如波形710所示)。
根据另一实施例，在时间段TI的开始处(例如，在t11处)，输入信号620(例如，SYNC)从逻辑低电平变为逻辑高电平(例如，如波形702的上升沿所示)。例如，作为响应第一驱动信号676(例如，Ph1)从逻辑高电平变为逻辑低电平(例如，如波形704所示)。在另一示例中，开关648断开(例如，截止)，并且电流666(例如，I1)对电容器660充电。在又一示例中，电压信号658(例如，Slop1)倾斜上升(例如，如波形708所示)。在又一示例中，响应于输入信号620(例如，SYNC)，时钟信号630(例如，CLK)从逻辑低电平变为逻辑高电平(例如，如波形712的上升沿所示)。在又一示例中，选择信号616变为逻辑低电平，并且开关608断开(例如，截止)。在又一示例中，自适应电流610对电容器606充电，并且电压信号618(例如，Slop)倾斜上升(例如，如波形710所示)。
根据又一实施例，自适应电流610继续对电容器606充电，并且电压信号618(例如，Slop)的大小继续增大。例如，如果电压信号618的大小超过参考信号612的大小，则比较器602改变比较信号614，并且D触发器604响应于比较信号614被复位。在另一示例中，时钟信号630从逻辑高电平变为逻辑低电平(例如，如波形712所示)。在又一示例中，选择信号616从逻辑低电平变为逻辑高电平。在又一示例中，开关608闭合(例如，导通)，并且电容器606通过闭合的开关608放电。在又一示例中，电压信号618的大小降为低值(例如，t12处的0)，如波形710所示。
根据又一实施例，刚好在时间段TI的结尾之前(例如，在t13处)，第二驱动信号678(例如，Ph2)具有用于对电压信号658采样的脉冲(例如，如波形706所示)。例如，电压信号658(例如，Slop1)的峰值被保持在电容器662处并且馈入误差放大器644以用于电流666(例如，I1)的闭环控制。
根据又一实施例，在时间段TJ的开始处(例如，在t14处)，输入信号620(例如，SYNC)从逻辑低电平变为逻辑高电平(例如，如波形702的上升沿所示)。例如，第一驱动信号676(例如，Ph1)从逻辑低电平变为逻辑高电平(例如，如波形704所示)。在另一示例中，开关648闭合(例如，导通)，并且电容器660通过闭合的开关648放电。在又一示例中，电压信号658(例如，Slop1)的大小降为低值(例如，如波形708所示)。在又一示例中，响应于输入信号620(例如，SYNC)，D触发器604将时钟信号630(例如，CLK)从逻辑低电平变为逻辑高电平(例如，如波形712所示)。在又一示例中，选择信号616变为逻辑低电平，并且开关608断开(例如，截止)。在又一示例中，自适应电流610再次对电容器606充电。在又一示例中，电压信号618(例如，Slop)再次倾斜上升(例如，如波形710所示)。
根据又一实施例，在时间段TJ期间，第一驱动信号676(例如，Ph1)保持逻辑高电平(例如，如波形704所示)。例如，电压信号658(例如，Slop1)被保持在低值(例如，如波形708所示)。在另一示例中，自适应电流610对电容器606充电以增大电压信号618(例如，Slop)的大小。在又一示例中，如果电压信号618的大小超过参考信号612(例如，在t15处)，则比较器602改变比较信号614，并且D触发器604响应于比较信号614而被复位。在又一示例中，时钟信号630再次从逻辑高电平变为逻辑低电平(例如，在t15处)，如波形712所示。在又一示例中，电压信号618的大小再次降为低值(例如，在t15处)，如波形710所示。
根据另一实施例，一种用于信号同步的系统包括第一选择组件、第一信号生成器、第二信号生成器和第一栅极驱动组件。第一选择组件被配置为接收第一模式信号并且至少基于与第一模式信号相关联的信息生成第一选择信号，第一选择信号指示第一操作模式。第一信号生成器被配置为如果第一选择信号满足一个或多个第一条件，则接收第一输入信号并且至少基于与第一输入信号相关联的信息至少生成第一时钟信号，第一输入信号包括第一输入上升沿并且与第一输入频率相关联，第一时钟信号包括第一时钟上升沿并且与第一时钟频率相关联。第二信号生成器被配置为如果第一选择信号满足一个或多个第二条件，则至少生成第二时钟信号，第二时钟信号包括第二时钟上升沿并且与第二时钟频率相关联。第一栅极驱动组件被配置为如果第一选择信号满足一个或多个第一条件，则至少接收第一时钟信号并且至少基于与第一时钟信号相关联的信息向第一开关输出第一驱动信号。此外，第一栅极驱动组件被配置为如果第一选择信号满足一个或多个第二条件，则至少接收第二时钟信号并且至少基于与第二时钟信号相关联的信息向第一开关输出第二驱动信号。另外，第一输入频率和第一时钟频率相同。第一输入上升沿和第一时钟上升沿两者都对应于第一时间。此外，一个或多个第二条件与一个或多个第一条件不同。例如，该系统根据图1(a)、图1(b)、图2、图3、图4(a)、图4(b)、图5(a)、图5(b)、图6(a)和/或图6(b)来实现。
根据另一实施例，一种用于信号同步的方法包括：接收模式信号；处理与模式信号相关联的信息；并且至少基于与模式信号相关联的信息生成选择信号，选择信号指示操作模式。另外，该方法包括：如果选择信号满足一个或多个第一条件，则接收输入信号；处理与输入信号相关联的信息；并且至少基于与输入信号相关联的信息至少生成第一时钟信号，输入信号包括第一输入上升沿并且与第一输入频率相关联，第一时钟信号包括第一时钟上升沿并且与第一时钟频率相关联。该方法还包括：至少接收第一时钟信号；处理与第一时钟信号相关联的信息；并且至少基于与第一时钟信号相关联的信息向第一开关输出第一驱动信号。此外，该方法包括：如果选择信号满足一个或多个第二条件，则至少生成第二时钟信号，第二时钟信号包括第二时钟上升沿并且与第二时钟频率相关联；至少接收第二时钟信号；处理与第二时钟信号相关联的信息；以及至少基于与第二时钟信号相关联的信息向第一开关输出第二驱动信号。此外，第一输入频率和第一时钟频率相同，并且第一输入上升沿和第一时钟上升沿两者都对应于第一时间。一个或多个第二条件与一个或多个第一条件不同。例如，该方法根据图1(a)、图1(b)、图2、图3、图4(a)、图4(b)、图5(a)、图5(b)、图6(a)和/或图6(b)来实现。
例如，本发明各个实施例中的一些或所有组件单独地和/或与至少另一组件相组合地是利用一个或多个软件组件、一个或多个硬件组件和/或软件与硬件组件的一种或多种组合来实现的。在另一示例中，本发明各个实施例中的一些或所有组件单独地和/或与至少另一组件相组合地在一个或多个电路中实现，例如在一个或多个模拟电路和/或一个或多个数字电路中实现。在又一示例中，本发明的各个实施例和/或示例可以相组合。
虽然已描述了本发明的具体实施例，然而本领域技术人员将明白，还存在于所述实施例等同的其它实施例。因此，将明白，本发明不受所示具体实施例的限制，而是仅由权利要求的范围来限定。

Claims (20)

1.一种用于信号同步的系统，该系统包括：
第一选择组件，被配置为接收第一模式信号并且至少基于与所述第一模式信号相关联的信息生成第一选择信号，所述第一选择信号指示第一操作模式；
第一信号生成器，被配置为如果所述第一选择信号满足一个或多个第一条件，则接收第一输入信号并且至少基于与所述第一输入信号相关联的信息至少生成第一时钟信号，所述第一输入信号包括第一输入上升沿并且与第一输入频率相关联，所述第一时钟信号包括第一时钟上升沿并且与第一时钟频率相关联；以及
第二信号生成器，被配置为如果所述第一选择信号满足一个或多个第二条件，则至少生成第二时钟信号，所述第二时钟信号包括第二时钟上升沿并且与第二时钟频率相关联；
第一栅极驱动组件，被配置为：
如果所述第一选择信号满足所述一个或多个第一条件，则至少接收所述第一时钟信号并且至少基于与所述第一时钟信号相关联的信息向第一开关输出第一驱动信号；以及
如果所述第一选择信号满足所述一个或多个第二条件，则至少接收所述第二时钟信号并且至少基于与所述第二时钟信号相关联的信息向所述第一开关输出第二驱动信号；
其中：
所述第一输入频率和所述第一时钟频率相同；
所述第一输入上升沿和所述第一时钟上升沿两者都对应于第一时间；并且
如果所述第一选择信号为逻辑低电平，则所述第一选择信号满足所述一个或多个第一条件；如果所述第一选择信号为逻辑高电平，则所述第一选择信号满足所述一个或多个第二条件。
2.如权利要求1所述的系统，其中：
如果所述第一选择信号满足所述一个或多个第一条件，则所述第一操作模式为从模式；并且
如果所述第一选择信号满足所述一个或多个第二条件，则所述第一操作模式为主模式。
3.如权利要求1所述的系统，还包括：
第二选择组件，被配置为接收第二模式信号并且至少基于与所述第二模式信号相关联的信息生成第二选择信号，所述第二选择信号指示第二操作模式；
第三信号生成器，被配置为如果所述第二选择信号满足一个或多个第三条件，则接收与所述第二时钟信号相关联的第二输入信号并且至少基于与所述第二时钟信号相关联的信息来至少生成第三时钟信号，所述第三时钟信号包括第三时钟上升沿并且与第三时钟频率相关联；以及
第二栅极驱动组件，被配置为如果所述第二选择信号满足所述一个或多个第三条件，则至少接收所述第三时钟信号并且至少基于与所述第三时钟信号相关联的信息向第二开关输出第二驱动信号；
其中：
所述第二时钟频率和所述第三时钟频率相同；并且
所述第二时钟上升沿和所述第三时钟上升沿两者都对应于第二时间，其中，如果所述第二选择信号为逻辑低电平，则所述第二选择信号满足所述一个或多个第三条件。
4.如权利要求3所述的系统，其中：
如果所述第一选择信号满足所述一个或多个第二条件，则所述第一操作模式为主模式；并且
如果所述第二选择信号满足所述一个或多个第三条件，则所述第二操作模式为从模式。
5.如权利要求3所述的系统，其中：
所述第二时钟信号与第一占空比相关联；
所述第三时钟信号与第二占空比相关联；并且
所述第一占空比与所述第二占空比相同。
6.如权利要求3所述的系统，其中：
所述第二时钟信号与第一占空比相关联；
所述第三时钟信号与第二占空比相关联；并且
所述第一占空比和所述第二占空比不同。
7.如权利要求1所述的系统，还包括多路复用组件，该多路复用组件被配置为：
如果所述第一选择信号满足所述一个或多个第一条件，则接收第二输入信号并且至少基于与所述第二输入信号相关联的信息生成所述第一输入信号；以及
如果所述第一选择信号满足所述一个或多个第二条件，则从所述第二信号生成器接收所述第二时钟信号并且至少基于与所述第二时钟信号相关联的信息生成输出信号。
8.如权利要求7所述的系统，还包括：
第二选择组件，被配置为接收第二模式信号并且至少基于与所述第二模式信号相关联的信息生成第二选择信号，所述第二选择信号指示第二操作模式；
第三信号生成器，被配置为如果所述第二选择信号满足一个或多个第三条件，则接收与所述第二时钟信号相关联的所述输出信号并且至少基于与所述第二时钟信号相关联的信息至少生成第三时钟信号，所述第三时钟信号包括第三时钟上升沿并且与第三时钟频率相关联；
其中：
所述第二时钟频率和所述第三时钟频率相同；并且
所述第二时钟上升沿和所述第三时钟上升沿两者都对应于第二时间。
9.如权利要求1所述的系统，其中，所述第一信号生成器包括第一电流生成器，该第一电流生成器被配置为接收所述第一输入信号并且至少基于与所述第一输入信号相关联的信息生成自适应电流，所述自适应电流在大小上与所述第一输入频率成比例。
10.如权利要求9所述的系统，其中，所述第一电流生成器还包括：
分频组件，被配置为接收所述第一输入信号并且至少基于与所述第一输入信号相关联的信息生成经处理信号；
电压生成器，被配置为接收所述经处理信号和第一电流，并且至少基于与所述经处理信号和所述第一电流相关联的信息生成第一电压信号；
误差放大器，被配置为至少接收所述第一电压信号和第二电压信号，并且至少基于与所述第一电压信号和所述第二电压信号之差相关联的信息来生成放大信号；以及
第二电流生成器，被配置为接收所述放大信号并且至少基于与所述放大信号相关联的信息生成第二电流和自适应电流，所述第二电流和所述自适应电流的每个在大小上与所述第一电流成比例。
11.如权利要求10所述的系统，其中，所述第二电流生成器还被配置为至少基于与所述放大信号相关联的信息来影响所述第一电流。
12.如权利要求11所述的系统，其中，所述第二电流生成器包括电流镜电路，该电流镜电路被配置为以预定比率来镜像反映所述第二电流，从而生成所述第一电流。
13.如权利要求10所述的系统，其中，所述经处理信号与经处理频率相关联，所述经处理频率等于所述第一输入频率的一半。
14.如权利要求13所述的系统，其中，所述电压生成器包括峰值检测器，该峰值检测器被配置为检测斜坡信号并且至少基于与所述斜坡信号相关联的信息生成所述第一电压信号，所述斜坡信号至少与所述经处理信号和所述第一电流相关联，所述第一电压信号表示所述斜坡信号的峰值。
15.如权利要求14所述的系统，其中，所述峰值检测器还被配置为在检测时间处来检测所述斜坡信号，所述检测时间超前所述经处理信号的上升沿一延迟时段。
16.如权利要求15所述的系统，其中，所述峰值检测器包括：
检测信号生成器，被配置为接收所述经处理信号并且至少基于与所述经处理信号相关联的信息生成检测信号，所述检测信号包括与所述检测时间相对应的脉冲；以及
检测组件，被配置为接收所述检测信号并且至少响应于所述脉冲来检测所述斜坡信号。
17.如权利要求1所述的系统，其中：
所述第一信号生成器还被配置为如果所述第一选择信号满足一个或多个第一条件，则至少基于与所述第一输入信号相关联的信息生成第一斜坡信号，所述第一斜坡信号在与所述第一时钟上升沿相对应的第二时间处；
所述第二信号生成器还被配置为如果所述第一选择信号满足一个或多个第二条件，则生成第二斜坡信号，所述第二斜坡信号在与所述第二时钟上升沿相对应的第三时间处倾斜上升；并且
所述第一栅极驱动组件还被配置为：
如果所述第一选择信号满足所述一个或多个第一条件，则接收所述第一斜坡信号并且至少基于与所述第一时钟信号和所述第一斜坡信号相关联的信息输出所述第一驱动信号；以及
如果所述第一选择信号满足所述一个或多个第二条件，则接收所述第二斜坡信号并且至少基于与所述第二时钟信号和所述第二斜坡信号相关联的信息输出所述第二驱动信号。
18.如权利要求1所述的系统，其中，如果所述第一模式信号是从浮动端子接收的，则所述第一操作模式是从模式。
19.如权利要求1所述的系统，其中，如果所述第一模式信号接收自电阻器，则所述第一操作模式为主模式，所述电阻器至少包括第一电阻器端子和第二电阻器端子，所述第一电阻器端子被偏置为预定电压并且所述第二电阻器端子输出所述第一模式信号。
20.一种用于信号同步的方法，该方法包括：
接收模式信号；
处理与所述模式信号相关联的信息；
至少基于与所述模式信号相关联的信息生成选择信号，所述选择信号指示操作模式；
如果所述选择信号满足一个或多个第一条件，则
接收输入信号；
处理与所述输入信号相关联的信息；
至少基于与所述输入信号相关联的信息至少生成第一时钟信号，所述输入信号包括第一输入上升沿并且与第一输入频率相关联，所述第一时钟信号包括第一时钟上升沿并且与第一时钟频率相关联；
至少接收所述第一时钟信号；
处理与所述第一时钟信号相关联的信息；
至少基于与所述第一时钟信号相关联的信息向第一开关输出第一驱动信号；以及
如果所述选择信号满足一个或多个第二条件，则
至少生成第二时钟信号，所述第二时钟信号包括第二时钟上升沿并且与第二时钟频率相关联；
至少接收所述第二时钟信号；
处理与所述第二时钟信号相关联的信息；以及
至少基于与所述第二时钟信号相关联的信息向所述第一开关输出第二驱动信号；
其中：
所述第一输入频率和所述第一时钟频率相同；
所述第一输入上升沿和所述第一时钟上升沿两者都对应于第一时间；并且
如果所述选择信号为逻辑低电平，则所述选择信号满足所述一个或多个第一条件；如果所述选择信号为逻辑高电平，则所述选择信号满足所述一个或多个第二条件。
CN201110461570.7A 2011-12-31 2011-12-31 用于驱动发光二极管的信号同步的系统和方法 Active CN103187034B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110461570.7A CN103187034B (zh) 2011-12-31 2011-12-31 用于驱动发光二极管的信号同步的系统和方法
US13/367,088 US8519754B2 (en) 2011-12-31 2012-02-06 Systems and methods of signal synchronization for driving light emitting diodes
TW101105124A TWI449459B (zh) 2011-12-31 2012-02-16 System and method for signal synchronization of driving light emitting diodes
US13/945,770 US8947136B2 (en) 2011-12-31 2013-07-18 Systems and methods of signal synchronization for driving light emitting diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110461570.7A CN103187034B (zh) 2011-12-31 2011-12-31 用于驱动发光二极管的信号同步的系统和方法

Publications (2)

Publication Number Publication Date
CN103187034A CN103187034A (zh) 2013-07-03
CN103187034B true CN103187034B (zh) 2015-02-18

Family

ID=48678174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110461570.7A Active CN103187034B (zh) 2011-12-31 2011-12-31 用于驱动发光二极管的信号同步的系统和方法

Country Status (3)

Country Link
US (2) US8519754B2 (zh)
CN (1) CN103187034B (zh)
TW (1) TWI449459B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800002767A1 (it) * 2018-02-16 2019-08-16 St Microelectronics Srl Circuito per il pilotaggio di led, dispositivo e procedimento corrispondenti
CN111261080A (zh) * 2020-04-02 2020-06-09 广东晟合技术有限公司 用于显示驱动芯片异常检测的模拟看门狗异常检测器
US11676538B2 (en) * 2021-10-15 2023-06-13 Innolux Corporation Electronic device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717868A (en) * 1984-06-08 1988-01-05 American Microsystems, Inc. Uniform intensity led driver circuit
KR920007075B1 (ko) * 1989-12-20 1992-08-24 삼성전자 주식회사 위성방송 수신기의 폴라로타(Polarotar) 펄스 발생회로
JPH04369564A (ja) * 1991-04-02 1992-12-22 Eastman Kodak Japan Kk 発光装置
KR100471058B1 (ko) * 2001-10-23 2005-03-08 삼성전자주식회사 디스플레이장치
KR100537680B1 (ko) * 2003-05-29 2005-12-20 엘지전자 주식회사 액정표시기의 인버터 펄스폭변조 주파수 조절장치 및 방법
JP4086855B2 (ja) * 2005-04-15 2008-05-14 エルピーダメモリ株式会社 デューティ検出回路及びその制御方法
JP4561601B2 (ja) * 2005-11-11 2010-10-13 ソニー株式会社 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法
US8373643B2 (en) * 2008-10-03 2013-02-12 Freescale Semiconductor, Inc. Frequency synthesis and synchronization for LED drivers
TWI410165B (zh) * 2010-02-10 2013-09-21 Fsp Technology Inc Light-emitting diode backlight module power supply circuit

Also Published As

Publication number Publication date
TW201328411A (zh) 2013-07-01
US20130300465A1 (en) 2013-11-14
US8947136B2 (en) 2015-02-03
US20130169325A1 (en) 2013-07-04
CN103187034A (zh) 2013-07-03
US8519754B2 (en) 2013-08-27
TWI449459B (zh) 2014-08-11

Similar Documents

Publication Publication Date Title
CN102156503B (zh) 用于自动电平控制的电路及其方法
US7215165B2 (en) Clock generating circuit and clock generating method
US6191630B1 (en) Delay circuit and oscillator circuit using same
US7292079B2 (en) DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner
US10050524B1 (en) Circuit for level shifting a clock signal using a voltage multiplier
US7734940B2 (en) Data communication device has data signal generation circuit and transmission circuit on basis of reference voltage and received signal
US7288978B2 (en) Delay circuit and ring oscillator using the same
US11245360B2 (en) Oscillator circuit, chip and electronic device
EP1117180B1 (en) Precision-controlled duty cycle clock circuit
CN103187034B (zh) 用于驱动发光二极管的信号同步的系统和方法
US7664168B2 (en) Data carrier device, data carrier driving device, data communication system using data carrier driving device and data communication method
CN205566250U (zh) 电子设备
US10797710B2 (en) Clock generator and method for generating clock signal
US8378753B2 (en) Oscillator with frequency determined by relative magnitudes of current sources
US20080186075A1 (en) Level shifter of semiconductor device and method for controlling duty ratio in the device
US7898311B2 (en) Phase shifting circuit which produces phase shift signal regardless of frequency of input signal
EP2916441B1 (en) Charge pump circuit
US7388405B2 (en) Signal transmission circuit
JP4393351B2 (ja) データ通信装置、データ通信システム及びデータ通信方法
US9735682B1 (en) Step-down circuit
US7135901B2 (en) Data recovery device using a sampling clock with a half frequency of data rate
EP1109317A1 (en) A controller oscillator system and method
US6369628B1 (en) Phase alignment circuit for periodic signals
WO2015032793A1 (en) Switched mode power supply
CN108418557A (zh) 一种环形振荡器、温度传感电路及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant