KR920007075B1 - 위성방송 수신기의 폴라로타(Polarotar) 펄스 발생회로 - Google Patents
위성방송 수신기의 폴라로타(Polarotar) 펄스 발생회로 Download PDFInfo
- Publication number
- KR920007075B1 KR920007075B1 KR1019890019361A KR890019361A KR920007075B1 KR 920007075 B1 KR920007075 B1 KR 920007075B1 KR 1019890019361 A KR1019890019361 A KR 1019890019361A KR 890019361 A KR890019361 A KR 890019361A KR 920007075 B1 KR920007075 B1 KR 920007075B1
- Authority
- KR
- South Korea
- Prior art keywords
- counter
- clock
- pulse
- circuit
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/155—Ground-based stations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
- H01Q1/247—Supports; Mounting means by structural association with other equipment or articles with receiving set with frequency mixer, e.g. for direct satellite reception or Doppler radar
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W84/00—Network topologies
- H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
- H04W84/04—Large scale networks; Deep hierarchical networks
- H04W84/06—Airborne or Satellite Networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- Physics & Mathematics (AREA)
- Aviation & Aerospace Engineering (AREA)
- Remote Sensing (AREA)
- Radar, Positioning & Navigation (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Radar Systems Or Details Thereof (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radio Relay Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 폴라로타 펄스 발생회로.
제2도는 타이머 IC의 내부 블록도.
제3도는 본 발명의 일실시 회로도.
제4도는 본 발명의 각부 파형도.
제5도는 본 발명의 설명을 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 카운터 2 : 래치
3 : 구형파변환부 4 : 카운터 디스에이블회로
5 : 적분회로 FF1, FF2: D플립플롭
Q1, Q2 : 트랜지스터 C1 : 콘덴서
R1∼R7 : 저항 D1 : 다이오드
본 발명은 위성방송용 수신 안테나의 프로브(probe) 각도를 변환시키는 폴라로타(polarotar) 펄스 발생회로에 있어서, 펄스의 폭을 고주파 클럭으로 카운트하여 시간을 제어할 수 있도록 하는 위성방송 수신기의 폴라로타 펄스 발생 회로에 관한 것이다.
위성방송 수신기의 폴라로타(polarotar)를 구동시키기 위해서는 펄스주기(B)가 16msec∼21msec이고 펄스폭(A)이 최소(minimum) 0.7msec이며 최대(maximum) 2.3msec인 제5a도에서와 같은 펄스가 필요하게 되는 것으로 폴라로타는 제5a도와 같은 펄스가 인가될때 위성방송용 수신안테나의 프로브(probe)를 0°∼180°까지 콘트롤하게 되는데 이때 펄스폭이 변화함에 따라 각도를 변화시키게 된다. 즉 펄스폭(A)이 0.7msec일때를 0°라 하면 펄스폭(A)이 2.3msec일때는 180°가 되는 것으로 이때의 펄스의 주기(B)는 16msec∼21msec이내에만 있으면 된다.
위성방송 수신기에서는 수신되는 전파의 편파에 따라서 수신 안테나의 프로브를 콘트롤해야 하며 이를 위해서는 상기에서 살펴 본 바와 같은 펄스폭 변조(PWM)된 펄스를 만들어야 하고 또한 전원과 접지(Ground)를 폴라로타(polarotar)에 보내어 주어야 하는 것이다. 이같은 펄스폭 변조된 펄스를 발생시키는 회로에는 여러가지가 있으나 그중 타이머 IC를 사용한 종래의 회로에 대하여 설명하고 이의 문제점에 대하여 살펴 보기로 한다. 종래의 폴라로타 펄스 발생회로는 제1도에 도시된 바와 같으며 그중 타이머 IC에 대한 내부 블록도는 제2도에 도시된 바와 같이 구성된다.
이와 같은 구성의 종래 회로도에서 타이머 IC(IC)의 ③번 핀이 하이(High)라고 하면 RS-플립플롭(FF)의 출력단자(Q)가 하이(High)이므로 트랜지스터(Q1)는 '오프'되게 되며 트랜지스터(Q1)가 '오프'되면 DC 전원이 저항(R1)과 다이오드(D1)를 통하여 콘덴서(C1)를 충전시키기 시작하며 콘덴서(C1)에 충전되어지는 전압이Vcc보다 조금이라도 크게 되면 비교기(CP1)의 출력이 하이가 되어 RS-플립플롭(FF)의 단자(R)에 인가되게 된다. 이때 RS-플립플롭(FF)은 리셋트되고 출력단자(Q)는 로우(LOW)가 되어 트랜지스터(Q1)는 '온'되고 ③번핀 출력은 로우(LOW)가 된다.
그리고 트랜지스터(Q1)가 '온'되면 콘덴서(C1)에 충전되어 있던 전압은 저항(R2)을 통하여 방전(discharge)되어지게 되며 이때 방전전압이Vcc보다 적게 되면 비교기(CP2)의 출력은 하이가 되어 RS-플립플롭(FF)의 단자(S)에 입력되게 된다. 이때 RS-플립플롭(FF)은 셋트되어 출력단자(Q)가 하이로 되면서 트랜지스터(Q1)는 '오프'되고 ③번 핀 출력은 하이가 되며 이때에는 상기 설명된 바와 같은 과정을 되풀이한다. 즉 펄스 파형은 하이 기간인 펄스폭(A)에서는 콘덴서(C1)의 전압이Vcc에서 다이오드(D1)와 저항(R1)을 통하여Vcc에 도달하는 시간에 의해서 정해지며 펄스주기(B)-펄스폭(A) 즉 B-A는Vcc에서 저항(R2)를 통하여Vc c로 떨어지는 시간에 의해서 정해진다.
따라서 폴라로타 펄스는 펄스폭(A) 시간이 펄스 주기(B) 시간에 비해서 작기 때문에 콘덴서(C1)에 충전할때는 저항(R2)을 거치지 않도록 다이오드(D1)를 병렬로 사용하고 또한 저항(R1)이 저항(R2)보다 상당히 작게해서 충전시간을 빨리하고 콘덴서(C1)를 방전하는 시간이 펄스폭(A)보다 크기 때문에 저항(R2)을 저항(R1)보다 크게 한다. 이같이 하면 타이머 IC(IC)의 ③번 핀에서는 항상 펄스가 나오게 되는데 콘트롤 전압을 인가하여Vcc보다 크게 하거나 작게 하면 콘덴서(C1)가Vcc에서 충전해서 도달해야 하는 전압이 바뀌게 되므로 펄스폭(A)의 시간이 길거나 짧아지게 되어 원하는 펄스폭을 가진 펄스를 만들 수 있다. 그러나 콘트롤 전압은 DC전압이므로 마이콤에서 DC전압을 바꾸기 위해서는 디지탈 아날로그 콘버터를 사용해야 하나 이렇게 되면 회로가 복잡해지며 아미콤의 포트도 더 필요하게 되므로 디지탈 아날로그 콘버터는 사용하지 않고 마이콤의 펄스폭 변조 출력포트를 이용하여 펄스의 폭을 바꾸고 이의 DC성분을 저역통과필터로 추출하여 콘트롤 전압으로 이용하였기 때문에 저항(R3∼R5)과 콘덴서(C2), (C3)를 구성시켰다.
이와 같은 종래의 회로동작에 대한 문제점은 마이콤의 펄스폭 변조 출력을 리니어(linear)하게 펄스폭을 변화시키더라도 추출되는 DC전압은 리니어하게 변하지 않고 또한 폴라로타 펄스의 펄스폭(A) 기간도 리니어하게 변하지 않아 폴라로타가 안테나 프로브를 돌릴때 처음에는 빠른 속도로 돌아가다가 나중에는 늦어지게 되어 돌아가는 속도가 일정하지 않은 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 펄스폭을 고주파 클럭으로 카운트하여 그 시간을 제어하도록 하므로써 리니어하게 펄스폭을 제어하도록 한 것으로 안테나 프로브를 처음이나 나중이나 동일한 속도로 돌릴 수 있게 된다.
이와 같은 본 발명에 대한 구성 및 작용 효과를 바람직한 일실시예에 의거 상세히 설명하면 다음과 같다.
본 발명은 위성방송 수신기의 폴라로타 펄스 발생 회로에 있어서, 펄스의 폭을 고주파 클럭으로 카운트하는 카운트 수단과, 펄스의 폭에 해당하는 데이타를 마이콤에서받아 상기 카운트 수단이 일정한 주기로 로딩(Loading)할 수 있도록 기준 클럭을 전원주파수를 사용하여 래치시키는 래치 수단과, 전원의 사인 파형을 구형파로 변환시키는 구형파 변환 수단과, 전원과 카운트 수단의 클럭 동기를 맞추어주는 클럭 동기 일치 수단과, 상기 로딩 시간을 조정하기 위해 클럭동기 일치 수단에 연결시킨 충방전 회로와 상기 카운트 수단의 캐리(carry)발생시 로딩될때까지 카운트 하지 못하도록 하는 카운트 디스에이블 회로로 구성된다.
즉 본 고안은 마이콤에서 인가되는 래치클럭(CK2)과 데이타(D0∼D7)에 따라 카운터(1)가 일정한 주기로 로딩할 수 있도록 래치시키는 래치(2)와, 상기 래치(2)와 병렬 연결된 카운터(1)와, 8비트 카운터(1)의 단자출력을 반전시켜 단자에 인가시키는 저항(R5∼R7)과 트랜지스터(Q1)로 구성된 카운터 디스에이블 회로(4)와, 전원의 사인파형을 구형파로 변환시키는 저항(R1∼R3)과 다이오드(D1) 및 트랜지스터(Q2)로 구성된 구형파변환부(3)와, 상기 구형파 변환부(3)의 출력과 카운터클럭(CK1)의 동기를 맞추어주는 D-플립플롭(FF1), (FF2)과, 상기 플립플롭(FF2)에 연결되어 로딩 시간을 조정하기 위한 적분회로(5)와, 상기 플립플롭(FF2)의 출력을 카운터(1)의 단자에 인가되게 구성시킨 것이다.
이와 같은 구성의 본 발명은 펄스의 폭을 고주파 클럭(fc)으로 카운트하여 펄스폭의 시간을 제어할 수 있는 것으로써 이같이 고주파 클럭(fc)에 의한 펄스폭을 카운트하는 과정은 제5b도에서와 같다. 즉 제5b도에서와 같이 A점은 50㎐전원(주기 20msec)을 이용하여 스타트되게 하고 고주파 클럭인 fc로 카운트하여 N개 되는 시점에서 로우(LOW)로 떨어지도록 되어 있다. 이같이 N개를 카운트하기 위해서는 0부터 N까지 카운트하여 N이 되는지를 비교해야 하기 때문에 게이트가 필요하게 되므로 본 발명에서는 카운터의 캐리(carry)를 이용하였다. 카운터(1)의 캐리는 단자에서 8비트의 경우 노르말 상태에서는 하이로 있다가 255가 되면 로우로 떨어지게 된다.
따라서 카운터(1)가 초기 값으로 m을 로딩한 경우 처음에는 단자가 하이로 있다가 fc를 카운트하여 255가 되는 시점에서 로우가 된다. 즉 단자가 하이로 떠있는 시간은 카운터(1)가 m에서 255까지 카운트하는 시간과 같다. 즉 N=255-m이다. 그리고 폴라로타를 콘트롤하기 위해서는 N을 변화시켜야 하는데 이때 카운터(1)는 m=255-N을 로딩해야 한다. 따라서 카운터(1)가 일단 카운트하여 255가 되면 단자는 로우가 되는데 이때 저항(R5∼R7)과 트랜지스터(Q1)로 구성된 카운터 디스에이블 회로(4)에 의해 하이가 카운터(1)의 단자에 입력되어 카운터(1)를 디스에이블 시키게 되므로 클럭(CK1)이 계속 입력되더라도 카운터(1)는 0로 가지 않기 때문에 단자는 계속 로우가 되어 있게 된다. 다시 m을 로딩할때까지 단자는 로우로 있게 되고 m을 로딩하면 하이로 되어 위와 같은 방법을 되풀이 하므로써 폴라로타 펄스를 만드는 것이다.
그리고 제5b도와 같은 A점에서 m을 로딩시키기 위해서는 마이콤에서 보내온 데이타 m을 8비트 래치(2)에 유지시켜야 하며 이같이 래치(2)에 래치시키기 위해서는 8비트 데이트(D0∼D7)와 래치클럭(CK2)을 마이콤에서 인가시켜 주어야 한다. 그러나 로딩하는 시점 A를 50㎐ 전원으로부터 저항(R1∼R3)과 다이오드(D1) 및 트랜지스터(Q2)로 구성된 구형파변환부(3)를 통하여 직접 구동이 되면 다음과 같은 문제점이 발생되어 진다. 즉 클럭(CK1)과 50㎐ 전원의 클럭 동기가 맞지 않기 때문에 로딩하는 시점 A에서 한개의 클럭이 카운트되는 시간이 달라지게 된다. 이를 확대된 파형인 제5c도에 의하여 설명하면 다음과 같다.
로딩하는 시점 A가 제5c도에서와 같이 a에서 로딩될 수도 있고 또는 b, c, d ....등과 같이기간 동안 어디에서든지 로딩될 수 있기 때문에 폴라로타 펄스의 폭이 같은 N값이라도 시간차가 생기게 되며 이때의 최고 시간차는이 되게 된다. 즉 같은 m값을 로딩했다 하더라도 펄스의 폭은보다 적은 만큼의 시간차가 생기게 되면 본 발명에서는 이를 해결하기 위해 D플롭플롭(FF1), (FF2)을 사용하였다.
이같이 플립플롭(FF1), (FF2)을 사용하여 시간차가 발생되지 않도록 하는 과정을 제4도의 파형도를 참고로 설명한다. 50㎐ 클럭이 클럭(CK1)과 동기가 안맞을 경우 클럭(CK1)과의 포지티브 클럭에 의해서 D-플립플롭(FF1)의 출력단자(Q)가 하이가 된다. 이때 플립플롭(FF1)의 출력단자(Q)출력은 D플립플롭(FF2)의 클럭단자(CK)에 인가되어 플립플롭(FF2)의 출력단자출력을 로우(LOW)로 떨어뜨리게 되며 이때 콘덴서(C1)의 충전되어 있던 전압은 저항(R4)을 통하여 R4×C1의 시정수로 방전을 하게 된다. 이같이 콘덴서(C1)의 방전으로 콘덴서(C1)의 전압이 클리어단자에 로우로 인식될 경우 D플립플롭(FF2)은 클리어되어 출력단자(Q)는 로우가 되고 출력단자는 하이가 되며 플립플롭(FF2)의 출력단자에서 출력되는 하이 전압에 의하여 콘덴서(C1)는 다시 저항(R4)을 통하여 충전되어지게 된다.
따라서 8비트 카운터(1)는 플립플롭(FF2)의 출력단자출력이 로우로 떨어지는 동안에 로딩되어 지고 로딩된 후후에 카운트되기 시작하게 된다. 그러므로 50㎐ 전원 클럭이 클럭(CK1)과 동기가 맞지 않더라도 클럭(CK1)의 포지티브 트리거에서 정확히 로딩되어후에 카운트되기 시작하게 되므로써 종래와 같이 시간차가 발생되지 않게 된다.
이상에서와 같이 본 발명은 펄스의 폭을 고주파 클럭으로 카운트하여 그 시간을 제어하므로써 리니어하게 폴라로타 펄스폭을 제어할 수 있어 처음이나 나중이나 동일한 속도로 안테나 프로브를 돌릴 수 있으며 또한 전원 주파수 클럭과 고주파 클럭 주파수의 동기를 일치시켜 주어 정확한 값의 카운트를 할 수 있으며 그에 따른 시간차가 발생되지 않는 것이다.
Claims (2)
- 전원의 사인파 입력을 구형파로 변환시키는 구형파 변환부(3)와, 상기 구형파 변환부(3)의 구형파와 고주파클럭(CK1)의 동기를 맞추어 주고 카운터(1)의 로딩시간을 조정하는 클럭동기 일치 수단과, 상기 클럭동기 일치 수단의 출력에 의하여 로딩되고 폴라로타 펄스의 폭을 고주파 클럭(CK1)으로 카운트하는 카운터(1)와, 폴라로타 펄스의 폭에 해당하는 데이타를 마이콤에서 인가 받아 상기 카운터(1)가 일정한 주기로 로딩하게 래치시키는 래치(2)와, 상기 카운터(1)에서 캐리가 발생하면 로딩될때까지 카운트를 정지시키는 카운터 디스에이블 회로(4)로 구성된 위성방송 수신기의 폴라로타 펄스 발생회로.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890019361A KR920007075B1 (ko) | 1989-12-20 | 1989-12-20 | 위성방송 수신기의 폴라로타(Polarotar) 펄스 발생회로 |
FR9006248A FR2656176B1 (fr) | 1989-12-20 | 1990-05-18 | Circuit generateur d'impulsions destine a un polarotar, ou dispositif de modification d'un angle de sonde, d'un recepteur d'emission par satellite. |
DE4016121A DE4016121A1 (de) | 1989-12-20 | 1990-05-18 | Polarotar-impulsgeneratorschaltung fuer einen empfaenger fuer satellitenrundfunk |
US07/524,916 US5113086A (en) | 1989-12-20 | 1990-05-18 | Polarotator pulse generator circuit for a receiver of satellite broadcasting |
GB9011331A GB2239994B (en) | 1989-12-20 | 1990-05-21 | Pulse generating apparatus for controlling a polarotor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890019361A KR920007075B1 (ko) | 1989-12-20 | 1989-12-20 | 위성방송 수신기의 폴라로타(Polarotar) 펄스 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910013764A KR910013764A (ko) | 1991-08-08 |
KR920007075B1 true KR920007075B1 (ko) | 1992-08-24 |
Family
ID=19293516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890019361A KR920007075B1 (ko) | 1989-12-20 | 1989-12-20 | 위성방송 수신기의 폴라로타(Polarotar) 펄스 발생회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5113086A (ko) |
KR (1) | KR920007075B1 (ko) |
DE (1) | DE4016121A1 (ko) |
FR (1) | FR2656176B1 (ko) |
GB (1) | GB2239994B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5377346A (en) * | 1990-06-06 | 1994-12-27 | Nec Electronics Inc. | Methods and apparatus for pulse-width modulation that use a counter and a modulus device |
JP3053658B2 (ja) * | 1991-03-04 | 2000-06-19 | 沖電気工業株式会社 | 電圧/パルス幅変調回路 |
US5821790A (en) * | 1996-04-24 | 1998-10-13 | Paragon Electric Company, Inc. | Power line synchronization conditioner |
CN103187034B (zh) * | 2011-12-31 | 2015-02-18 | 昂宝电子(上海)有限公司 | 用于驱动发光二极管的信号同步的系统和方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3836858A (en) * | 1971-06-30 | 1974-09-17 | Nippon Denso Co | Pulse width setting apparatus |
US4006454A (en) * | 1975-05-07 | 1977-02-01 | Motorola, Inc. | Analog to digital converter for asynchronous detector |
US4121145A (en) * | 1977-02-25 | 1978-10-17 | The Perkin-Elmer Corporation | High resolution stepping motor drive |
DE3006106A1 (de) * | 1980-02-19 | 1981-08-27 | Siemens AG, 1000 Berlin und 8000 München | Ultraschall-sender |
US4365202A (en) * | 1980-08-25 | 1982-12-21 | Rca Corporation | Duty cycle generator with improved resolution |
JPS5853229A (ja) * | 1981-09-26 | 1983-03-29 | Mitsubishi Electric Corp | 可変デユ−テイ比パルス波形発生回路 |
DE3324711C2 (de) * | 1983-07-08 | 1986-07-24 | Hewlett-Packard GmbH, 7030 Böblingen | Impulsgenerator |
US4590457A (en) * | 1983-12-20 | 1986-05-20 | American Microsystems, Inc. | Digital to analog converter utilizing pulse width modulation |
US4862179A (en) * | 1985-03-26 | 1989-08-29 | Trio Kabushiki Kaisha | Satellite receiver |
US4613973A (en) * | 1985-06-20 | 1986-09-23 | Eaton-Kenway, Inc. | Digital data decoder and method |
IT1223039B (it) * | 1987-11-02 | 1990-09-12 | Brionvega Spa | Procedimento e apparecchiatura per l'invio di segnali di comando ad attuatori negli impianti di ricezione televisivi da satellite |
-
1989
- 1989-12-20 KR KR1019890019361A patent/KR920007075B1/ko not_active IP Right Cessation
-
1990
- 1990-05-18 FR FR9006248A patent/FR2656176B1/fr not_active Expired - Fee Related
- 1990-05-18 DE DE4016121A patent/DE4016121A1/de active Granted
- 1990-05-18 US US07/524,916 patent/US5113086A/en not_active Expired - Lifetime
- 1990-05-21 GB GB9011331A patent/GB2239994B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4016121A1 (de) | 1991-07-04 |
GB2239994A (en) | 1991-07-17 |
GB2239994B (en) | 1994-03-30 |
GB9011331D0 (en) | 1990-07-11 |
DE4016121C2 (ko) | 1991-12-19 |
FR2656176A1 (fr) | 1991-06-21 |
FR2656176B1 (fr) | 1993-07-30 |
KR910013764A (ko) | 1991-08-08 |
US5113086A (en) | 1992-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4510461A (en) | Phase lock loop having switchable filters and oscillators | |
US6342818B1 (en) | PLL having switching circuit for maintaining lock during loss of input signal | |
EP0304791A1 (en) | Phase-locked loop having elongated time for charge and discharge | |
EP0692879B1 (en) | Ring oscillator with frequency control loop | |
CA1283957C (en) | Pll frequency synthesizer | |
JP3367465B2 (ja) | 発振周波数調整装置 | |
WO2005117259A1 (ja) | スキュー補正装置 | |
KR920007075B1 (ko) | 위성방송 수신기의 폴라로타(Polarotar) 펄스 발생회로 | |
EP0287776A2 (en) | Phase-locked data detector | |
US4994695A (en) | Synchronous delay line with quadrature clock phases | |
US4698601A (en) | Phase locked loop | |
US3866133A (en) | Digital frequency-phase discriminator circuit | |
CN1022451C (zh) | 用于检测电视信号的电路 | |
US4908841A (en) | Data decoding circuit including phase-locked loop timing | |
US4039972A (en) | Crystal controlled logic gate clock pulse generator | |
KR100299195B1 (ko) | 가변분주기및위상동기루프회로 | |
US6822497B1 (en) | Clock generator | |
US6002302A (en) | Frequency generator | |
US6680633B2 (en) | Small-sized analog generator producing clock signals | |
JP2593279B2 (ja) | 水晶発振回路の周波数調整回路 | |
GB1519491A (en) | Phase comparator | |
JPH0461421A (ja) | Pll回路 | |
US4305151A (en) | Digital discriminator for determining frequency error of an oscillator | |
US6310927B1 (en) | First order tuning circuit for a phase-locked loop | |
JPS60201724A (ja) | デイジタル形電圧制御発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020726 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |