JP2008245241A

JP2008245241A - データ通信装置、データ通信システム及びデータ通信方法

Info

Publication number: JP2008245241A
Application number: JP2007279354A
Authority: JP
Inventors: Zenichi Yamazaki; 善一山崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2007-02-27
Filing date: 2007-10-26
Publication date: 2008-10-09
Anticipated expiration: 2027-10-26
Also published as: JP4942195B2; KR20090111880A; KR101058069B1; US20090323785A1; CN101636991A; WO2008105350A1; US8638894B2; CN101636991B

Abstract

【課題】双方向のデータ通信を可能にすることでシステムを小型化でき、安価なシステム構成を可能にするデータ通信技術を提供することを課題とする。
【解決手段】立ち上がり時間又は立ち下がり時間が異なるパルスを有する受信信号を入力する信号端子（ＩＮ）と、基準電圧を入力する基準電圧端子（ＧＮＤ）と、前記受信信号の立ち上がり又は立ち上がり時間を検出する立ち上がり検出回路（１１）と、前記受信信号の立ち下がり又は立ち下がり時間を検出する立ち下がり検出回路（１２）と、前記立ち上がり検出回路及び前記立ち下がり検出回路の検出結果を基にクロック信号及びデータ信号を生成するデータ信号変換回路（１３）と、前記データ信号変換回路により生成されたクロック信号及びデータ信号を入力し、前記信号端子に送信信号を出力する内部回路（１４）とを有するデータ通信装置が提供される。
【選択図】図１

Description

本発明は、データ通信に関し、特にデータ通信装置間のデータ通信に関する。

データキャリア装置とデータキャリア駆動装置とが双方向データ通信を行うシステムにおいて、システムを小型化する目的で、２個の接点で双方向のデータ通信を可能にする構成としては、例えば、下記の特許文献１に記載されている。

上記特許文献１に記載されているデータ通信システムにおいては、データキャリア装置はデータキャリア駆動装置から信号入力するための信号端子と、基準電位を入力するための基準電位端子とを有する。データキャリア駆動装置からデータキャリア装置の信号端子への入力信号は、デューティ比が異なる部分を有し、かつ全体ではパルス周波数が一定であるパルス信号である。データキャリア装置は、この入力されたパルス信号を基にクロック信号及びデータ信号を生成するデータ通信回路を有し、この入力されるパルス信号を電源電圧として全ての動作をする。また、データキャリア装置は、信号端子を介してデータキャリア駆動装置にデータ信号を出力するために定電流を流すか否かを制御するスイッチ回路を有する。データキャリア駆動装置は、データキャリア装置の信号端子に流れる電流に応じてデータ信号を生成する電流検出回路を有する。

データキャリア装置は、データキャリア駆動装置から入力される、デューティ比が異なる部分を有し、かつ全体ではパルス周波数が一定であるパルス信号を基に、クロック信号及びデータ信号を生成してデータ通信を行う。また、データキャリア駆動装置は、データキャリア装置のデータ信号としての定電流を流すか否かを制御するスイッチ回路により制御されたデータキャリア装置の信号端子に流れる電流を検出する電流検出回路によりデータ信号を生成してデータ通信を行う。これにより、２個の接点で双方向のデータ通信を可能としている。

特開２００６−１３５８８８号公報

しかしながら、上述した双方向データ通信システムには以下のような問題点がある。データキャリア装置は信号端子と基準電位端子との２端子間にデータキャリア駆動装置から入力されるパルス信号を電源電圧として全ての動作をする必要がある。このデータキャリア駆動装置からのパルス信号はデューティ比が異なる部分を有しており、データキャリア装置を安定して動作させるにはデータキャリア装置内に内部回路の電源となる定電圧を生成する定電圧回路を設けるのが有効な手段となる。このとき、データキャリア駆動装置からのパルス信号はこの定電圧回路が生成する電圧より低い部分が無いようにする必要がある。したがって、データキャリア駆動装置からのパルス信号の低電圧側の電圧は、データキャリア装置内の定電圧回路が生成する電圧より高くする必要があることとなる。

ここで、データキャリア駆動装置から入力されるパルス信号を検出するために、例えば、入力されたパルス信号電圧の絶対値を検出する電圧値検出回路を設けた場合を考える。この場合、この電圧値検出回路の精度や、データキャリア装置内の定電圧回路の精度、入力されたパルス信号電圧の振幅値の精度、データキャリア駆動装置とデータキャリア装置間の電圧ノイズ等を考慮する必要がある。それを考慮すると、データキャリア駆動装置から入力されるパルス信号の高電圧側の電圧は十分高くすることが望まれる。

しかしながら、データキャリア装置を半導体プロセスで製造する場合、データキャリア駆動装置から入力されるパルス信号を高くすることは、このデータキャリア装置に要求される耐圧が高くなる。そのため、データキャリア装置を構成する素子が大きくなり、チップ面積の増大によるコストの上昇を招くという問題点がある。

また、データキャリア駆動装置からデータキャリア装置の信号端子への入力信号は、デューティ比が異なる部分を有し、かつ全体ではパルス周波数が一定であるパルス信号である。この方法においては、入力するパルス信号のデューティ比を厳密に制御する必要があり、データキャリア駆動装置がマイコン等により構成される高価なシステムにする必要があることとなり、これもシステム全体のコストの上昇を招くという問題点がある。

本発明の目的は、２個のデータ通信装置がデータ通信を行うシステムにおいて、２個の接点で、双方向のデータ通信を可能にすることでシステムを小型化でき、しかも、安価なシステム構成を可能にするデータ通信技術を提供することである。

本発明のデータ通信装置は、立ち上がり時間又は立ち下がり時間が異なるパルスを有する受信信号を入力する信号端子と、基準電圧を入力する基準電圧端子と、前記受信信号の立ち上がり又は立ち上がり時間を検出する立ち上がり検出回路と、前記受信信号の立ち下がり又は立ち下がり時間を検出する立ち下がり検出回路と、前記立ち上がり検出回路及び前記立ち下がり検出回路の検出結果を基にクロック信号及びデータ信号を生成するデータ信号変換回路と、前記データ信号変換回路により生成されたクロック信号及びデータ信号を入力し、前記信号端子に送信信号を出力する内部回路とを有し、前記データ信号変換回路は、前記立ち上がり検出回路又は前記立ち下がり検出回路により検出される立ち上がり時間又は立ち下がり時間を基にデータ信号を生成することを特徴とする。

また、本発明のデータ通信装置は、信号端子と、送信データに応じて、立ち上がり時間又は立ち下がり時間が異なるパルスを有する送信信号を前記信号端子に出力する送信信号出力回路と、前記信号端子に流れる電流に応じて受信データを生成する電流検出回路とを有することを特徴とする。

また、本発明のデータ通信システムは、第１のデータ通信装置及び第２のデータ通信装置が少なくとも信号端子を介して接続されるデータ通信システムであって、前記第１のデータ通信装置は、送信データに応じて、立ち上がり時間又は立ち下がり時間が異なるパルスを有する送信信号を前記信号端子を介して前記第２のデータ通信装置に出力する送信信号出力回路と、前記信号端子に流れる電流に応じて受信データを生成する電流検出回路とを有し、前記第２のデータ通信装置は、基準電圧を入力する基準電圧端子と、前記第１のデータ通信装置から前記信号端子を介して入力する受信信号の立ち上がり又は立ち上がり時間を検出する立ち上がり検出回路と、前記受信信号の立ち下がり又は立ち下がり時間を検出する立ち下がり検出回路と、前記立ち上がり検出回路及び前記立ち下がり検出回路の検出結果を基にクロック信号及びデータ信号を生成するデータ信号変換回路と、前記データ信号変換回路により生成されたクロック信号及びデータ信号を入力し、前記信号端子に送信信号を出力する内部回路とを有し、前記データ信号変換回路は、前記立ち上がり検出回路又は前記立ち下がり検出回路により検出される立ち上がり時間又は立ち下がり時間を基にデータ信号を生成することを特徴とする。

また、本発明のデータ通信方法は、立ち上がり時間又は立ち下がり時間が異なるパルスを有する受信信号を信号端子に入力する受信信号入力ステップと、基準電圧を基準電圧端子に入力する基準電圧入力ステップと、前記受信信号の立ち上がり又は立ち上がり時間を検出する立ち上がり検出ステップと、前記受信信号の立ち下がり又は立ち下がり時間を検出する立ち下がり検出ステップと、前記立ち上がり検出ステップ及び前記立ち下がり検出ステップの検出結果を基にクロック信号及びデータ信号を生成する信号生成ステップと、前記クロック信号及び前記データ信号を基に前記信号端子に送信信号を出力する送信信号出力ステップとを有し、前記信号生成ステップは、前記立ち上がり検出ステップ又は前記立ち下がり検出ステップにより検出される立ち上がり時間又は立ち下がり時間を基にデータ信号を生成することを特徴とする。

また、データ通信方法は、送信データに応じて、立ち上り時間又は立ち下り時間が異なるパルスを有する送信信号を信号端子に出力する送信信号出力ステップと、前記信号端子に流れる電流に応じて受信データを生成するデータ生成ステップとを有することを特徴とする。

２端子接続でデータ通信をすることができるのでシステムを小型化できる。また、データ通信装置に入力する電圧振幅を下げることが可能になり、素子の耐圧を下げてコストを低減できる。更には、データ送受信の周期を精度よく一定値に保つことも必要ないので、データ通信システムのコストを低減することができる。

次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。
図１は、本発明の実施形態によるデータキャリア装置１０及びその駆動装置１５を含むデータ通信システムを示すブロック図である。図１において、１０はデータキャリア駆動装置１５とのデータ通信を２個の接点で行うデータキャリア装置（第２のデータ通信装置）であり、ＩＮ端子（信号端子）とＧＮＤ端子（基準電圧端子）の２端子を有する。また、１５はコントロール装置としてのデータキャリア駆動装置（第１のデータ通信装置）である。このデータキャリア駆動装置１５とデータキャリア装置１０はＩＮ端子とＧＮＤ端子の２個の接点のみで接続され、この２個の接点を介してデータ通信を行う。このデータキャリア装置１０は、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子及びＧＮＤ端子間へ入力される信号からデータキャリア装置１０を構成する全ての回路の電源電圧を生成している。また、このデータキャリア装置１０は、立ち上がり検出回路１１と、立ち下がり検出回路１２と、データ信号変換回路１３と、内部回路１４とから構成されている。立ち上がり検出回路１１は、ＩＮ端子から入力される信号の立ち上がりを検出する。立ち下がり検出回路１２は、ＩＮ端子から入力される信号の立ち下がりを検出する。データ信号変換回路１３は、立ち上がり検出回路１１及び立ち下がり検出回路１２からの信号を基にしてデータ通信に必要なクロック信号ＣＬＫ及びデータ信号ＤＡＴＡを生成する。内部回路１４は、データ信号変換回路１３からのクロック信号ＣＬＫとデータ信号ＤＡＴＡが入力され、これらを基にしてデータキャリア駆動装置１５とのデータ通信を行う。この内部回路１４は、定電流Ｉｔを引くあるいは出す手段を有している。この定電流Ｉｔは制御用信号Ｖｔのスイッチ回路によりオンオフ制御され、この定電流Ｉｔの有無をデータキャリア装置１０から送信する送信信号とする。スイッチ回路は、ＩＮ端子に接続され、制御用信号Ｖｔに応じて、ＩＮ端子に送信信号を出力するための定電流Ｉｔを流すか否かを制御する。なお、スイッチ回路は、実際には内部回路１４の一部である。

データキャリア駆動装置１５は、送信信号出力回路と電流検出回路とを有する。送信信号出力回路は、送信データに応じて、立ち上がり時間又は立ち下がり時間が異なるパルスを有する送信信号をデータキャリア装置１０のＩＮ端子に出力する。電流検出回路は、ＩＮ端子に流れる電流に応じて受信データを生成する。

次に、図１のデータ通信システムのデータ通信方法について図２のタイミングチャートを用いて説明する。データキャリア装置１０のＩＮ端子には、データキャリア駆動装置１５の送信信号出力回路から電圧振幅のハイレベルがＶ１、ローレベルがＶ２であり、ローレベルＶ２からハイレベルＶ１への立ち上がり時間が一定の値を有するパルス電圧が入力される。そのパルス電圧は、ハイレベルＶ１からローレベルＶ２への立ち下がり時間ｆ１と、時間ｆ１に対して十分に長い立ち下がり時間ｆ２との異なる２つの立ち下がり時間を有する。ＧＮＤ端子は、基準電圧としてのグランド電位に接続される。このとき、パルス電圧のローレベルであるＶ２はグランド（ＧＮＤ）電位に対して十分大きいこととなる。

図１の立ち上がり検出回路１１は、データキャリア装置１０のＩＮ端子に入力されるパルスがローレベルＶ２からハイレベルＶ１へと立ち上がったことを検出する。例えば、立ち上がり検出回路１１は、ＩＮ端子に入力されるパルスのローレベルＶ２からハイレベルＶ１への立ち上がりに同期して、あるローレベルからあるハイレベルへと切り替わった後、再びローレベルへと切り替わる出力信号Ｖｒを出力する。

また、図１の立ち下がり検出回路１２は、データキャリア装置１０のＩＮ端子に入力されるパルスがハイレベルＶ１からローレベルＶ２へと立ち下がったことを検出する。例えば、立ち下がり検出回路１２は、ＩＮ端子に入力されるパルスのハイレベルＶ１からローレベルＶ２への立ち下がりに同期して、あるローレベルからあるハイレベルへと切り替わった後、再びローレベルへと切り替わる出力信号Ｖｆを出力する。

図１のデータ信号変換回路１３は、立ち上がり検出回路１１の出力信号Ｖｒと立ち下がり検出回路１２の出力信号Ｖｆとが入力され、データ通信に必要なクロック信号ＣＬＫ及びデータ信号ＤＡＴＡを生成する。図３は、本実施形態によるデータキャリア装置１０内のデータ信号変換回路１３の一例を示す図である。本回路例は、データ信号変換回路１３を具体的に示すものである。データ信号変換回路１３は、ＩＮ１とＩＮ２の２つの入力端子と、ＯＵＴ１とＯＵＴ２の２つの出力端子とを有している。ＩＮ１端子には、バッファ回路の入力と、ＳＲフリップフロップ回路のリセット端子とが接続される。ＩＮ２端子には、ＳＲフリップフロップ回路のセット端子が接続される。ＯＵＴ１端子には、バッファ回路の出力が接続される。ＯＵＴ２端子には、ＳＲフリップフロップ回路の出力Ｑ端子が接続される。ここで、論理的にはバッファ回路が無く、ＩＮ１端子に入力される信号がそのままＯＵＴ１端子に出力される回路構成であってもよい。

ここで、図２に示すように、図３のデータ信号変換回路１３のＩＮ１端子に立ち上がり検出回路１１の出力信号Ｖｒを入力することにより、クロック信号ＣＬＫは、立ち上がり検出回路１１の出力信号Ｖｒと同様の信号として生成され、ＯＵＴ１端子から出力される。また、ＩＮ２端子に立ち下がり検出回路１２の出力信号Ｖｆを入力することにより、データ信号ＤＡＴＡは、立ち下がり検出回路１２の出力信号Ｖｆの立ち上がりに同期してローレベルからハイレベルへと切り替わる。したがってデータ信号ＤＡＴＡは、立ち上がり検出回路１１の出力信号Ｖｒの立ち上がりに同期してハイレベルからローレベルへと切り替わる信号として生成され、ＯＵＴ２端子から出力される。

ＩＮ端子のパルスが短い立ち下がり時間ｆ１を有するときには、出力信号Ｖｆのパルスが発生し、データ信号ＤＡＴＡは立ち上がりエッジが形成される。これに対して、ＩＮ端子のパルスが長い立ち下がり時間ｆ２を有するときには、出力信号Ｖｆのパルスが発生せず、データ信号ＤＡＴＡは立ち上がりエッジが形成されない。

図２に示すように、データキャリア装置１０に入力されるパルス信号の立ち上がり及び立ち下がりに応じてデータ信号ＤＡＴＡが切り替わり、データキャリア装置１０に入力されるパルス信号の周波数と同期したクロック信号ＣＬＫが得られる。ここで、クロック信号ＣＬＫのデューティ比が５０％ではないが、クロック信号ＣＬＫの立ち上がりエッジあるいは立ち下がりエッジを使用すれば、必ずしもデューティ比が５０％である必要がない。エッジを使用すれば、パルス信号を送るデータキャリア駆動装置１５とのタイミングの同期も可能となり、データキャリア駆動装置１５とデータキャリア装置１０とのタイミング設計が容易となる。

また、内部回路１４は、生成されたクロック信号ＣＬＫ及びデータ信号ＤＡＴＡを入力してデータ通信を行う。具体的には、データキャリア装置１０がデータ信号を送る場合には、制御用信号Ｖｔにより定電流Ｉｔをオンオフ制御する。データキャリア駆動装置１５は、この定電流Ｉｔの有無をデータキャリア駆動装置１５内の電流検出回路によって検出することにより、データキャリア装置１０から送信するデータ信号を検出する。これにより、データキャリア装置１０とデータキャリア駆動装置１５との双方向通信が行われる。

データキャリア装置１０は、入力されるパルス信号の立ち上がり及び立ち下がりを検出しており、従来の双方向データ通信システムで行われているような、データキャリア装置に入力されるパルス信号電圧の絶対値を検出する電圧値検出回路等を設ける必要がない。そのため、データキャリア装置１０は、電圧値検出回路の精度等を考慮して、データキャリア装置１０に入力されるパルス信号の高電圧側の電圧を高くすることが不要となる。データキャリア装置１０を半導体プロセスで製造する場合、データキャリア装置１０に要求される耐圧を高くすることが不要となるため、データキャリア装置１０を構成する素子が小さくなり、チップ面積の低減によりコストを抑制することが可能となる。

また、データキャリア装置１０に入力されるパルス信号のデューティ比を厳密に制御する必要がなく、データキャリア駆動装置１５がマイコン等により構成される高価なシステムにすることが不要となるため、システム全体のコストを抑制することが可能となる。

図４は、本実施形態によるデータキャリア装置１０内の立ち上がり検出回路１１と立ち下がり検出回路１２の回路の一例を示す図である。本回路例は、立ち上がり検出回路１１と立ち下がり検出回路１２を具体的に示すものである。

まず、立ち上がり検出回路１１の構成を説明する。コンパレータＣ２１の正側入力端子には、抵抗Ｒ１と抵抗Ｒ２が接続され、抵抗Ｒ１の他端はＩＮ端子に接続され、抵抗Ｒ２の他端はＧＮＤ端子に接続される。また、コンパレータＣ２１の負側入力端子には、抵抗Ｒ３と抵抗Ｒ４と容量Ｃ１が接続され、抵抗Ｒ３の他端はＩＮ端子に接続され、抵抗Ｒ４及び容量Ｃ１の他端はＧＮＤ端子に接続される。

次に、立ち下がり検出回路１２の構成を説明する。コンパレータＣ２２の負側入力端子には、抵抗Ｒ１と抵抗Ｒ２が接続され、抵抗Ｒ１の他端はＩＮ端子に接続され、抵抗Ｒ２の他端はＧＮＤ端子に接続される。また、コンパレータＣ２２の正側入力端子には、抵抗Ｒ５と抵抗Ｒ６と容量Ｃ２が接続され、抵抗Ｒ５の他端はＩＮ端子に接続され、抵抗Ｒ６及び容量Ｃ２の他端はＧＮＤ端子に接続される。

次に、図４の回路の動作について図５のタイミングチャートを用いて説明する。ここで、コンパレータＣ２１の負側入力端子をＡ、コンパレータＣ２１の正側入力端子及びコンパレータＣ２２の負側入力端子をＢ、コンパレータＣ２２の正側入力端子をＣとする。各端子Ａ、Ｂ及びＣの電圧はそれぞれＩＮ端子とＧＮＤ端子間にかかる電圧を抵抗比で分圧したものであり、その電圧をデータキャリア装置１０に入力されるパルス信号が静止状態にあるときにおいて、「Ａ＞Ｂ＞Ｃ」となるように各端子の抵抗比により設定する。

ここで、データキャリア装置１０に入力されるパルス信号がローレベルからハイレベルに切り替わると、Ａ端子には容量Ｃ１が接続されているため、Ａ端子の立ち上がりはＢ端子の立ち上がりより遅くなる。これは、容量Ｃ１と抵抗Ｒ３と抵抗Ｒ４の並列合成抵抗（以下Ｒ３／／Ｒ４と略）により設定される時定数によるものである。そのため、Ａ端子とＢ端子の電圧は、「Ａ＜Ｂ」となり、コンパレータＣ２１の出力電圧Ｖ２１がハイレベルに切り替わることとなる。その後、容量Ｃ１と抵抗Ｒ３／／Ｒ４により設定される時定数より十分長い時間が経つと、Ａ端子とＢ端子の電圧は、「Ａ＞Ｂ」となり、コンパレータＣ２１の出力電圧Ｖ２１がローレベルに切り替わることとなる。したがって、図５のタイミングチャートに示すように、データキャリア装置１０に入力されるパルス信号がローレベルからハイレベルになるのに同期したコンパレータＣ２１の出力電圧Ｖ２１が得られる。

ここで、データキャリア装置１０に入力されるパルス信号が短い立ち下がり時間ｆ１でハイレベルからローレベルに切り替わると、Ｃ端子には容量Ｃ２が接続されているため、Ｃ端子の立ち下がりはＢ端子の立ち下がりより遅くなる。これは、容量Ｃ２と抵抗Ｒ５と抵抗Ｒ６の並列合成抵抗（以下Ｒ５／／Ｒ６と略）により設定される時定数によるものである。そのため、Ｃ端子とＢ端子の電圧は、「Ｂ＜Ｃ」となり、コンパレータＣ２２の出力電圧Ｖ２２がハイレベルに切り替わることとなる。その後、容量Ｃ２と抵抗Ｒ５／／Ｒ６により設定される時定数より十分長い時間が経つと、Ｃ端子とＢ端子の電圧は、「Ｂ＞Ｃ」となり、コンパレータＣ２２の出力電圧Ｖ２２がローレベルに切り替わることとなる。これに対して、データキャリア装置１０に入力されるパルス信号が容量Ｃ２と抵抗Ｒ５／／Ｒ６により設定される時定数により十分に長い立ち下がり時間ｆ２でハイレベルからローレベルに切り替わると、Ｃ端子とＢ端子の電圧は、「Ｂ＞Ｃ」を維持することとなる。したがって、図５のタイミングチャートに示すように、データキャリア装置１０に入力されるパルス信号がハイレベルからローレベルになるときの立ち下がり時間に応じて切り替わるコンパレータＣ２２の出力電圧Ｖ２２が得られる。

ＩＮ端子のパルスが短い立ち下がり時間ｆ１を有するときには、出力信号Ｖｆのパルスが発生し、データ信号ＤＡＴＡは立ち上がりエッジが形成される。これに対して、ＩＮ端子のパルスが長い立ち下がり時間ｆ２を有するときには、出力信号Ｖｆのパルスが発生せず、データ信号ＤＡＴＡは立ち上がりエッジが形成されない。また、上記の出力電圧Ｖ２１は図２の出力電圧Ｖｒに対応し、上記の出力電圧Ｖ２２は図２の出力電圧Ｖｆに対応する。

データ信号変換回路１３は、このようにして得られた各コンパレータ出力信号Ｖ２１及びＶ２２を入力し、データ通信に必要なクロック信号ＣＬＫ及びデータ信号ＤＡＴＡを生成する。ここで、図５に示したタイミングチャートでは、データ信号変換回路１３は、コンパレータＣ２１の出力電圧Ｖ２１と同様の信号をクロック信号ＣＬＫとして生成する。例えば、データ信号変換回路１３は、ＳＲフリップフロップ回路を有する。コンパレータＣ２２の出力電圧Ｖ２２をＳＲフリップフロップ回路のセット端子に入力し、コンパレータＣ２１の出力電圧Ｖ２１をＳＲフリップフロップ回路のリセット端子に入力する。これにより、データ信号ＤＡＴＡが生成される。データ信号ＤＡＴＡは、コンパレータＣ２２の出力電圧Ｖ２２の立ち上がりに同期してローレベルからハイレベルへと切り替わり、コンパレータＣ２１の出力電圧Ｖ２１の立ち上がりに同期してハイレベルからローレベルへと切り替わる信号として生成される。

ここで、図４の回路例においては、各コンパレータの入力電圧の関係はＩＮ端子とＧＮＤ端子間にかかる電圧と抵抗と容量のみで決めており、各端子の相対的な関係が維持できていれば良く、厳密な精度を必要としない。そのため、データキャリア装置１０を半導体プロセスで製造する場合には、そのプロセスの製造ばらつきの影響を受けにくい回路構成となっている。

ここで、図２のタイミングチャートでは、立ち下がり時間ｆ１又はｆ２が異なるパルスを有する受信信号がＩＮ端子に入力される場合を例に説明したが、立ち上がり時間が異なるパルスを有する受信信号がＩＮ端子に入力される場合も同様に適用することができる。この場合のタイミングチャートを図６に示す。データキャリア装置１０のＩＮ端子には、データキャリア駆動装置１５の送信信号出力回路から電圧振幅のハイレベルがＶ１、ローレベルがＶ２であり、ハイレベルＶ１からローレベルＶ２への立ち下がり時間が一定の値を有するパルス電圧が入力される。そのパルス電圧は、ローレベルＶ２からハイレベルＶ１への立ち上がり時間ｒ１と、時間ｒ１に対して十分に長い立ち上がり時間ｒ２との異なる２つの立ち上がり時間を有する。ＧＮＤ端子は、基準電圧としてのグランド電位に接続される。このとき、パルス電圧のローレベルであるＶ２はグランド（ＧＮＤ）電位に対して十分大きいこととなる。

図１の立ち下がり検出回路１２は、データキャリア装置１０のＩＮ端子に入力されるパルスがハイレベルＶ１からローレベルＶ２へと立ち下がったことを検出する。例えば、立ち下がり検出回路１２は、ＩＮ端子に入力されるパルスのハイレベルＶ１からローレベルＶ２への立ち下がりに同期して、あるローレベルからあるハイレベルへと切り替わった後、再びローレベルへと切り替わる出力信号Ｖｆを出力する。

また、図１の立ち上がり検出回路１１は、データキャリア装置１０のＩＮ端子に入力されるパルスがローレベルＶ２からハイレベルＶ１へと立ち上がったことを検出する。例えば、立ち上がり検出回路１１は、ＩＮ端子に入力されるパルスのローレベルＶ２からハイレベルＶ１への立ち上がりに同期して、あるローレベルからあるハイレベルへと切り替わった後、再びローレベルへと切り替わる出力信号Ｖｒを出力する。

図６に示すように、図３のデータ信号変換回路１３のＩＮ１端子に立ち下がり検出回路１２の出力信号Ｖｆを入力することにより、クロック信号ＣＬＫは、立ち下がり検出回路１２の出力信号Ｖｆと同様の信号として生成され、ＯＵＴ１端子から出力される。また、ＩＮ２端子に立ち上がり検出回路１１の出力信号Ｖｒを入力することにより、データ信号ＤＡＴＡは、立ち上がり検出回路１１の出力信号Ｖｒの立ち上がりに同期してローレベルからハイレベルへと切り替わる。したがってデータ信号ＤＡＴＡは、立ち下がり検出回路１２の出力信号Ｖｆの立ち上がりに同期してハイレベルからローレベルへと切り替わる信号として生成され、ＯＵＴ２端子から出力される。

ＩＮ端子のパルスが短い立ち上がり時間ｒ１を有するときには、出力信号Ｖｒのパルスが発生し、データ信号ＤＡＴＡは立ち上がりエッジが形成される。これに対して、ＩＮ端子のパルスが長い立ち上がり時間ｒ２を有するときには、出力信号Ｖｒのパルスが発生せず、データ信号ＤＡＴＡは立ち上がりエッジが形成されない。

図６に示すように、データキャリア装置１０に入力されるパルス信号の立ち上がり及び立ち下がりに応じてデータ信号ＤＡＴＡが切り替わり、データキャリア装置１０に入力されるパルス信号の周波数と同期したクロック信号ＣＬＫが得られる。また、内部回路１４は、生成されたクロック信号ＣＬＫ及びデータ信号ＤＡＴＡを入力してデータ通信を行う。具体的には、データキャリア装置１０がデータ信号を送る場合には、制御用信号Ｖｔにより定電流Ｉｔをオンオフ制御する。データキャリア駆動装置１５は、この定電流Ｉｔの有無をデータキャリア駆動装置１５内の電流検出回路によって検出することにより、データキャリア装置１０から送信するデータ信号を検出する。これにより、データキャリア装置１０とデータキャリア駆動装置１５との双方向通信が行われる。

ここで、システムの消費電力を抑えるには、データキャリア装置１０が送るデータ信号としての定電流Ｉｔを細かくオンオフ制御し、定電流Ｉｔが流れている時間はできるだけ短いほうが望ましい。また、この定電流Ｉｔの有無はデータキャリア駆動装置１５内の電流検出回路によって検出する。したがって定電流Ｉｔが流れるタイミングはデータキャリア駆動装置１５の送信信号出力回路からの送信信号と同期が取れたほうが、データキャリア駆動装置１５内の電流検出回路による検出が容易となる。加えて、検出時以外に定電流Ｉｔが流れていることによる無駄な消費電力を抑えることが可能となる。

例えば、データキャリア駆動装置１５内の電流検出回路が抵抗を有し、この抵抗に流れる電流値により生じる抵抗両端の電圧差により定電流Ｉｔの有無を検出する回路構成を想定する。

この場合、定電流Ｉｔが流れたときに、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子への電圧値が、定電流Ｉｔが流れていないときの電圧値から、電流検出回路としての抵抗で生じる電圧分だけ低下することが考えられる。データキャリア装置１０は、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子及びＧＮＤ端子間へ入力される信号からデータキャリア装置１０を構成する全ての回路の電源電圧を生成している。

図６に示すデータキャリア装置１０のＩＮ端子に入力されるパルスのローレベルＶ２期間中に定電流Ｉｔが流れると、これによるデータキャリア装置１０のＩＮ端子への電圧値の低下は、データキャリア装置１０にとっては電源電圧の低下となってしまう。

これは、データキャリア装置１０の安定動作にとって好ましくないことがある。したがって、システム全体において、データキャリア装置１０が送るデータ信号としての定電流Ｉｔを流す期間は、データキャリア装置１０のＩＮ端子に入力されるパルスのハイレベルＶ１期間中のみとすることが有効となる場合がある。

この場合、図６に示すタイミングチャートのように、データキャリア装置１０が送るデータ信号としての定電流Ｉｔをオンオフ制御する制御用信号Ｖｔを制御し、データ信号ＤＡＴＡがハイレベル期間中のみ定電流Ｉｔが流れるように制御することが有効となる。

データ信号ＤＡＴＡは、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子に入力される電圧の立ち上がり及び立ち上がり時間に応じてローレベルからハイレベルへと切り替わり、立ち下がりに同期してハイレベルからローレベルへと切り替わる。

このとき、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子に入力される電圧に同期して、データキャリア装置１０が送るデータ信号としての定電流Ｉｔが流れるため、データキャリア駆動装置１５内の電流検出回路による検出が容易となる。また、データキャリア装置１０のＩＮ端子に入力されるパルスのハイレベルＶ１期間中のみ定電流Ｉｔが流れるように制御しているため、定電流Ｉｔが流れている時間を短くでき、無駄な消費電力を抑えることが可能となる。また、データキャリア駆動装置１５内の電流検出回路の回路構成によっては生じることが考えられる、定電流Ｉｔが流れたことによるデータキャリア装置１０のＩＮ端子への電圧値の低下を抑えることができ、データキャリア装置１０の安定動作が可能となる。

なお、本実施形態において、二つの例を説明した。一例目は、図２のタイミングチャートに示す、立ち下がり時間ｆ１又はｆ２が異なるパルスを有する受信信号がＩＮ端子に入力される場合である。２例目は、図６のタイミングチャートに示す、立ち上がり時間ｒ１又はｒ２が異なるパルスを有する受信信号がＩＮ端子に入力される場合である。しかしながら、パルス電圧の立ち上がり及び立ち下がりとデータ通信のクロック信号ＣＬＫ及びデータ信号ＤＡＴＡとはどのような関係であってもよい。

ここで、図７に、データキャリア装置１０のＩＮ端子に入力されるパルス電圧の立ち上がり及び立ち下がりとデータ通信のクロック信号ＣＬＫ及びデータ信号ＤＡＴＡとの関係を入れ替えて通信を行うタイミングチャートの一例を示す。データキャリア装置１０からデータキャリア駆動装置１５へデータ送信としての定電流Ｉｔを流さない期間においては、異なる立ち下がり時間ｆ１及びｆ２をそれぞれ有するパルスを受信信号としてＩＮ端子に入力している。データキャリア装置１０からデータキャリア駆動装置１５へデータ送信としての定電流Ｉｔを流す期間においては、異なる立ち上がり時間ｒ１とｒ２をそれぞれ有するパルスを受信信号としてＩＮ端子に入力している。

図７の例では、データキャリア装置１０のＩＮ端子に入力されるパルス電圧の立ち上がり及び立ち下がりとデータ通信のクロック信号ＣＬＫ及びデータ信号ＤＡＴＡとの関係を入れ替える制御信号Ｖｃを設けている。この制御信号Ｖｃが切り替わるタイミングは、例えば、クロック信号ＣＬＫのパルスカウント数を用いて、クロック信号ＣＬＫのパルス数があらかじめ設定したカウント値に達したときに、制御信号Ｖｃのローレベルとハイレベルとを切り替える。ちなみに、制御信号Ｖｃの切り替えの途中にＩＮ端子に入力されている入力信号は立ち下がり時間がｆ２となっている。これは、立ち下がり時間をｆ１と急峻にしてしまうとデータ信号ＤＡＴＡがハイレベルとなってしまうためである。その結果、定電流Ｉｔを流す期間をＩＮ端子へ入力されるパルス信号がハイレベルなＶ１期間中のみとする本来の意図と異なってしまう。

本例では、図３のデータ信号変換回路１３のＩＮ１端子及びＩＮ２端子に入力する信号と、立ち上がり検出回路１１の出力信号Ｖｒ及び立ち下がり検出回路１２の出力信号Ｖｆとの関係を制御信号Ｖｃにより切り替えている。これにより、データキャリア装置１０のＩＮ端子に入力されるパルス電圧の立ち上がり及び立ち下がりとデータ通信のクロック信号ＣＬＫ及びデータ信号ＤＡＴＡとの関係を入れ替えている。

また、本実施形態において、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子に入力されるパルス電圧に同期して、データ通信のクロック信号ＣＬＫが常に出力される例を説明した。しかしながらクロック信号ＣＬＫが出力されない期間の存在するデータ通信を行ってもよい。この期間は、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子に入力されるパルス電圧の立ち上がり時間及び立ち下がり時間を十分に長い時間とする、あるいは、常にローレベルＶ２とすることで設定することができる。これにより、データキャリア装置１０におけるクロック信号ＣＬＫ及びデータ信号ＤＡＴＡの信号レベルを固定させ、データキャリア装置１０内の内部回路１４を静止状態とし、データキャリア装置１０の消費電力を抑えることが可能となる。

また、本実施形態において、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子に入力されるパルス電圧のデータ信号としての立ち上がり時間又は立ち下がり時間の種類は３値以上の多値にすることにより、データ通信時間の短縮を図ってもよい。

また、本実施形態において、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子に入力されるパルス電圧の周波数及びデューティ比は一定であっても一定でなくてもよい。

また、本実施形態において、データキャリア駆動装置１５からデータキャリア装置１０のＩＮ端子に入力されるパルス電圧のデータ信号としては、立ち上がり時間又は立ち下がり時間の種類を２値以上持たせる他に、別のデータ信号を付加してもよい。例えば、パルス信号の周波数の種類を２値以上持たせたり、パルス信号のデューティ比の種類を２値以上持たせたりすることにより、立ち上がり時間又は立ち下がり時間でのデータ信号とは別のデータ信号を付加し、データ通信時間の短縮を図ってもよい。

また、本実施形態の説明において、信号端子としてのＩＮ端子と、基準電圧端子としてのＧＮＤ端子の２端子からなる構成としたが、基準電圧端子は必ずしもＧＮＤ電位である必要はない。例えば、データキャリア駆動装置１５から、データキャリア装置１０の１端子に対して、基準電圧としてある定電圧が入力され、データキャリア装置１０の残るもう１端子に対して、データキャリア駆動装置１５から信号が入力される構成であってもよい。

また、必ずしも、データキャリア装置１０の基準電圧をデータキャリア駆動装置１５から入力しなくてもよい。データキャリア装置１０の１端子に対して、データキャリア駆動装置１５以外からある基準電圧が入力され、データキャリア装置１０の残るもう１端子に対して、データキャリア駆動装置１５から信号が入力されるようにしてもよい。

また、例えば、データキャリア装置１０の基準電圧端子が定電圧ではなく、データキャリア駆動装置１５からデータキャリア装置１０の２端子に入力される信号が、ともに周波数およびデューティ信号を有している構成であったりしてもよい。データキャリア装置１０の２端子間に発生する信号を基にデータキャリア駆動装置１５とデータキャリア装置１０間のデータ通信を行うことができれば、データキャリア駆動装置１５及びデータキャリア装置１０の信号はいかなる構成であってもよい。

以上のように、本実施形態によれば、第１及び第２の接点を介してデータ通信を行う第１のデータ通信装置及び第２のデータ通信装置（データキャリア駆動装置１５及びデータキャリア装置１０）を有する２線接触式データ通信システムが提供される。データキャリア駆動装置１５とデータキャリア装置１０とは、第１の接点であるＩＮ端子と第２の接点であるＧＮＤ端子の２端子のみで接続される。データキャリア駆動装置１５からＩＮ端子を介してデータキャリア装置１０に電圧が印加され、第２の接点であるＧＮＤ端子が接続される。

データキャリア装置１０は、受信信号入力ステップで立ち上がり時間又は立ち下がり時間が異なるパルスを有する受信信号をＩＮ端子に入力し、基準電圧入力ステップで基準電圧をＧＮＤ端子に入力する。データキャリア装置１０は、ＩＮ端子に入力される受信信号及びＧＮＤ端子に入力される基準電圧を基に、全ての回路（立ち上がり検出回路１１、立ち下がり検出回路１２、データ信号変換回路１３及び内部回路１４）の電源電圧を生成する。立ち上がり検出回路１１は、立ち上がり検出ステップで、ＩＮ端子に入力される受信信号の立ち上がり又は立ち上がり時間を検出する。立ち下がり検出回路１２は、立ち下がり検出ステップで、ＩＮ端子に入力される受信信号の立ち下がり又は立ち下がり時間を検出する。データ信号変換回路（信号生成回路）１３は、信号生成ステップで、立ち上がり検出回路１１及び立ち下がり検出回路１２の検出結果を基にクロック信号ＣＬＫ及びデータ信号ＤＡＴＡを生成する。具体的には、データ信号変換回路１３は、立ち上がり検出回路１１又は立ち下がり検出回路１２により検出される立ち上がり時間又は立ち下がり時間を基にデータ信号ＤＡＴＡを生成する。内部回路（送信信号出力回路）１４は、送信信号出力ステップで、データ信号変換回路１３により生成されたクロック信号ＣＬＫ及びデータ信号ＤＡＴＡを入力し、それを基にＩＮ端子に送信信号を出力する。

また、データキャリア駆動装置１５内の送信信号出力回路は、送信信号出力ステップで、送信データに応じて、立ち上がり時間又は立ち下がり時間が異なるパルスを有する送信信号をデータキャリア装置１０のＩＮ端子に出力する。データキャリア駆動装置１５内の電流検出回路（データ生成回路）は、データ生成ステップで、ＩＮ端子に流れる定電流の有無を検出することにより、データキャリア装置１０からの受信データを生成する。これにより、データキャリア装置１０とデータキャリア駆動装置１５との双方向通信が行われる。

本実施形態によれば、２個の接点で、双方向のデータ通信を可能にすることでシステムを小型化できる。また、安価でデータキャリア装置１０及びその駆動装置１５を実現することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態に係るデータキャリア装置及びその駆動装置の構成例を示す図である。図１の構成の動作の一例を示すタイミングチャートである。本発明の実施形態に係るデータキャリア装置のデータ信号変換回路の回路構成例を示す図である。本発明の実施形態に係るデータキャリア装置の立ち上がり検出回路及び立ち下がり検出回路の回路構成例を示す図である。図４の構成の動作を示すタイミングチャートである。図１の構成の動作の一例を示すタイミングチャートである。本発明の実施形態に係るパルス電圧の立ち上がり及び立ち下がりとデータ通信のクロック信号ＣＬＫ及びデータ信号ＤＡＴＡとの関係を入れ替えたときの動作の一例を示すタイミングチャートである。

符号の説明

１０データキャリア装置
１１立ち上がり検出回路
１２立ち下がり検出回路
１３データ信号変換回路
１４内部回路
１５データキャリア駆動装置

Claims

立ち上がり時間又は立ち下がり時間が異なるパルスを有する受信信号を入力する信号端子と、
基準電圧を入力する基準電圧端子と、
前記受信信号の立ち上がり又は立ち上がり時間を検出する立ち上がり検出回路と、
前記受信信号の立ち下がり又は立ち下がり時間を検出する立ち下がり検出回路と、
前記立ち上がり検出回路及び前記立ち下がり検出回路の検出結果を基にクロック信号及びデータ信号を生成するデータ信号変換回路と、
前記データ信号変換回路により生成されたクロック信号及びデータ信号を入力し、前記信号端子に送信信号を出力する内部回路とを有し、
前記データ信号変換回路は、前記立ち上がり検出回路又は前記立ち下がり検出回路により検出される立ち上がり時間又は立ち下がり時間を基にデータ信号を生成することを特徴とするデータ通信装置。
前記受信信号及び前記基準電圧を基に前記立ち上がり検出回路、前記立ち下がり検出回路、前記データ信号変換回路及び前記内部回路の電源電圧を生成することを特徴とする請求項１記載のデータ通信装置。
前記内部回路は、前記信号端子に接続され、前記信号端子に前記送信信号を出力するために定電流を流すか否かを制御するスイッチ回路を有することを特徴とする請求項１又は２記載のデータ通信装置。
前記基準電圧は、グランド電位であることを特徴とする請求項１〜３のいずれか１項に記載のデータ通信装置。
信号端子と、
送信データに応じて、立ち上がり時間又は立ち下がり時間が異なるパルスを有する送信信号を前記信号端子に出力する送信信号出力回路と、
前記信号端子に流れる電流に応じて受信データを生成する電流検出回路と
を有することを特徴とするデータ通信装置。
第１のデータ通信装置及び第２のデータ通信装置が少なくとも信号端子を介して接続されるデータ通信システムであって、
前記第１のデータ通信装置は、
送信データに応じて、立ち上がり時間又は立ち下がり時間が異なるパルスを有する送信信号を前記信号端子を介して前記第２のデータ通信装置に出力する送信信号出力回路と、
前記信号端子に流れる電流に応じて受信データを生成する電流検出回路とを有し、
前記第２のデータ通信装置は、
基準電圧を入力する基準電圧端子と、
前記第１のデータ通信装置から前記信号端子を介して入力する受信信号の立ち上がり又は立ち上がり時間を検出する立ち上がり検出回路と、
前記受信信号の立ち下がり又は立ち下がり時間を検出する立ち下がり検出回路と、
前記立ち上がり検出回路及び前記立ち下がり検出回路の検出結果を基にクロック信号及びデータ信号を生成するデータ信号変換回路と、
前記データ信号変換回路により生成されたクロック信号及びデータ信号を入力し、前記信号端子に送信信号を出力する内部回路とを有し、
前記データ信号変換回路は、前記立ち上がり検出回路又は前記立ち下がり検出回路により検出される立ち上がり時間又は立ち下がり時間を基にデータ信号を生成することを特徴とするデータ通信システム。
立ち上がり時間又は立ち下がり時間が異なるパルスを有する受信信号を信号端子に入力する受信信号入力ステップと、
基準電圧を基準電圧端子に入力する基準電圧入力ステップと、
前記受信信号の立ち上がり又は立ち上がり時間を検出する立ち上がり検出ステップと、
前記受信信号の立ち下がり又は立ち下がり時間を検出する立ち下がり検出ステップと、
前記立ち上がり検出ステップ及び前記立ち下がり検出ステップの検出結果を基にクロック信号及びデータ信号を生成する信号生成ステップと、
前記クロック信号及び前記データ信号を基に前記信号端子に送信信号を出力する送信信号出力ステップとを有し、
前記信号生成ステップは、前記立ち上がり検出ステップ又は前記立ち下がり検出ステップにより検出される立ち上がり時間又は立ち下がり時間を基にデータ信号を生成することを特徴とするデータ通信方法。
送信データに応じて、立ち上り時間又は立ち下り時間が異なるパルスを有する送信信号を信号端子に出力する送信信号出力ステップと、
前記信号端子に流れる電流に応じて受信データを生成するデータ生成ステップとを有することを特徴とするデータ通信方法。