KR101058069B1 - 데이터 통신장치, 데이터 통신 시스템 및 데이터 통신방법 - Google Patents

데이터 통신장치, 데이터 통신 시스템 및 데이터 통신방법 Download PDF

Info

Publication number
KR101058069B1
KR101058069B1 KR1020097019759A KR20097019759A KR101058069B1 KR 101058069 B1 KR101058069 B1 KR 101058069B1 KR 1020097019759 A KR1020097019759 A KR 1020097019759A KR 20097019759 A KR20097019759 A KR 20097019759A KR 101058069 B1 KR101058069 B1 KR 101058069B1
Authority
KR
South Korea
Prior art keywords
signal
data
terminal
falling
circuit
Prior art date
Application number
KR1020097019759A
Other languages
English (en)
Other versions
KR20090111880A (ko
Inventor
요시카즈 야마자키
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090111880A publication Critical patent/KR20090111880A/ko
Application granted granted Critical
Publication of KR101058069B1 publication Critical patent/KR101058069B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

본 발명의 목적은, 쌍방향의 데이터 통신을 가능하게 하여 시스템을 소형화할 수 있고, 저렴한 시스템 구성을 가능하게 하는 데이터 통신기술을 제공하는데 있다. 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 수신 신호를 입력하는 신호 단자(IN)와, 기준전압을 입력하는 기준전압단자(GND)와, 상기 수신 신호의 상승 또는 상승시간을 검출하는 상승 검출회로(11)와, 상기 수신 신호의 하강 또는 하강시간을 검출하는 하강 검출회로(12)와, 상기 상승 검출회로 또는 상기 하강 검출회로의 검출 결과를 기초로 클록 신호 또는 데이터 신호를 생성하는 데이터 신호변환회로(13)와, 상기 데이터 신호변환회로에 의해 생성된 클록 신호 또는 데이터 신호를 입력하고, 상기 신호 단자에 송신 신호를 출력하는 내부회로(14)를 갖는 데이터 통신장치가 제공된다.
데이터 통신장치, 쌍방향, 상승시간, 하강시간, 내부회로.

Description

데이터 통신장치, 데이터 통신 시스템 및 데이터 통신방법{DATA COMMUNICATION APPARATUS, DATA COMMUNICATION SYSTEM, AND DATA COMMUNICATION METHOD}
(기술분야)
본 발명은, 데이터 통신에 관한 것으로, 특히 데이터 통신장치간의 데이터 통신에 관한 것이다.
(배경기술)
일본특허공개 2006-135888호에는, 예를 들면, 데이터 캐리어 장치와 데이터 캐리어 구동장치가 쌍방향 데이터 통신을 행하는 시스템을 소형화하기 위해서 2개의 접점 사이에서 쌍방향 데이터 통신을 가능하게 하는 구성이 기재되어 있다.
상기 일본특허공개 2006-135888호에 기재되어 있는 데이터 통신 시스템에 있어서, 데이터 캐리어 장치는, 데이터 캐리어 구동장치로부터의 신호를 입력하기 위한 신호 단자와, 기준전압을 입력하기 위한 기준전압단자를 갖는다. 데이터 캐리어 구동장치로부터 데이터 캐리어 장치의 신호 단자에의 입력 신호는, 듀티비가 다른 부분을 갖고, 또한 전체적으로 펄스 주파수가 일정한 펄스 신호다. 데이터 캐리어 장치는, 이 입력된 펄스 신호를 기초로 클록 신호 및 데이터 신호를 생성하는 데이터 통신회로를 갖고, 이 입력된 펄스 신호를 전원전압으로서 사용하여 모든 동작을 실행한다. 데이터 캐리어 장치는, 신호 단자를 거쳐서 상기 데이터 캐리어 구동장 치에 데이터 신호를 출력하기 위해서 정전류를 공급할 것인가 아닌가를 제어하는 스위치회로를 갖는다. 데이터 캐리어 구동장치는, 데이터 캐리어 장치의 신호 단자에 흐르는 전류에 따라 데이터 신호를 생성하는 전류 검출회로를 갖는다.
데이터 캐리어 장치는, 데이터 캐리어 구동장치로부터 입력된, 듀티비가 다른 부분을 갖고, 또한 전체적으로 펄스 주파수가 일정한 펄스 신호를 기초로, 클록 신호 및 데이터 신호를 생성해서 데이터 통신을 행한다. 데이터 캐리어 구동장치는, 데이터 캐리어 장치의 데이터 신호로서의 정전류를 공급할 것인가 아닌가를 제어하는 스위치회로에 의해 제어되는, 데이터 캐리어 장치의 신호 단자에 흐르는 전류를 검출하는 전류 검출회로에 의해 데이터 신호를 생성해서 데이터 통신을 행한다. 이에 따라, 2개의 접점 사이에서 쌍방향 데이터 통신을 실행할 수 있다.
그렇지만, 상기 쌍방향 데이터 통신 시스템에는 이하와 같은 문제점이 있다. 데이터 캐리어 장치는, 신호 단자와 기준전압단자의 2단자간에 데이터 캐리어 구동장치로부터 입력되는 펄스 신호를 전원전압으로서 사용하여 모든 동작을 실행할 필요가 있다. 이 데이터 캐리어 구동장치로부터의 펄스 신호는 듀티비가 다른 부분을 갖는다. 그래서, 데이터 캐리어 장치를 안정하게 동작시키기 위해서는 데이터 캐리어 장치내에 내부회로의 전원이 되는 정전압을 생성하는 정전압회로를 설치하는 것이 유효한 수단이 된다. 이 때, 데이터 캐리어 구동장치로부터의 펄스 신호는 이 정전압회로가 생성하는 전압보다 낮은 부분이 없도록 할 필요가 있다. 따라서, 데이터 캐리어 구동장치로부터의 펄스 신호의 저전압측의 전압은, 데이터 캐리어 장치내의 정전압회로가 생성하는 전압보다 높게 할 필요가 있다.
여기에서, 데이터 캐리어 구동장치로부터 입력된 펄스 신호를 검출하기 위해서, 예를 들면 입력된 펄스 신호 전압의 절대치를 검출하는 전압값 검출회로를 설치했을 경우를 생각한다. 이 경우, 이 전압값 검출회로의 정밀도, 데이터 캐리어 장치내의 정전압회로의 정밀도, 입력된 펄스 신호 전압의 진폭 값의 정밀도, 및 데이터 캐리어 구동장치와 데이터 캐리어 장치간의 전압 노이즈를 고려할 필요가 있다. 그것을 고려하면, 데이터 캐리어 구동장치로부터 입력된 펄스 신호의 고전압측의 전압은 충분히 높게 하는 것이 기대된다.
그렇지만, 데이터 캐리어 장치를 반도체 프로세스에서 제조할 경우, 데이터 캐리어 구동장치로부터 입력된 펄스 신호전압이 보다 높으면, 이 데이터 캐리어 장치에 요구되는 내압이 보다 높아진다. 그 때문에, 데이터 캐리어 장치를 구성하는 소자가 보다 커지고, 칩 면적의 증대로 인해 비용이 상승된다고 하는 문제점이 있다.
데이터 캐리어 구동장치로부터 데이터 캐리어 장치의 신호 단자에의 입력 신호는, 듀티비가 다른 부분을 갖고, 전체적으로 펄스 주파수가 일정한 펄스 신호다. 이 방법에 있어서는, 입력된 펄스 신호의 듀티비를 엄밀하게 제어할 필요가 있고, 데이터 캐리어 구동장치가 마이크로컴퓨터 등에 의해 구성되는 고가의 시스템이 되게 할 필요가 있어, 이것도 시스템 전체의 비용을 상승시키는 문제점이다.
(본 발명의 개시)
본 발명의 목적은, 2개의 데이터 통신장치가 데이터 통신을 행하는 시스템에 있어서, 2개의 접점에서, 쌍방향 데이터 통신을 가능하게 하는 것으로 시스템을 소형화할 수 있고, 저렴한 시스템 구성을 가능하게 하는 데이터 통신기술을 제공하는데 있다.
본 발명의 데이터 통신장치는, 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 수신 신호를 입력하는 신호 단자와, 기준전압을 입력하는 기준전압단자와, 상기 수신 신호의 상승 또는 상승시간을 검출하는 상승 검출회로와, 상기 수신 신호의 하강 또는 하강시간을 검출하는 하강 검출회로와, 상기 상승 검출회로 및 상기 하강 검출회로의 검출 결과를 기초로 클록 신호 및 데이터 신호를 생성하는 데이터 신호변환회로와, 상기 데이터 신호변환회로에 의해 생성된 클록 신호 및 데이터 신호를 입력하고, 상기 신호 단자에 송신 신호를 출력하는 내부회로를 구비하고, 상기 데이터 신호변환회로는, 상기 상승 검출회로 또는 상기 하강 검출회로에 의해 검출된 상승시간 또는 하강시간을 기초로 데이터 신호를 생성하는 것을 특징으로 한다.
본 발명의 데이터 통신장치는, 신호 단자와, 송신 데이터에 따라, 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 송신 신호를 상기 신호 단자에 출력하는 송신 신호 출력 회로와, 상기 신호 단자에 흐르는 전류에 따라 수신 데이터를 생성하는 전류 검출회로를 구비한 것을 특징으로 한다.
본 발명의 데이터 통신 시스템은, 제1의 데이터 통신장치 및 제2의 데이터 통신장치가 적어도 신호 단자를 거쳐서 접속되는 데이터 통신 시스템으로서, 상기 제1의 데이터 통신장치는, 송신 데이터에 따라, 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 송신 신호를 상기 신호 단자를 거쳐서 상기 제2의 데이터 통신장치에 출력하는 송신 신호 출력 회로와, 상기 신호 단자에 흐르는 전류에 따라 수신 데이터를 생성하는 전류 검출회로를 갖고, 상기 제2의 데이터 통신장치는, 기준전압을 입력하는 기준전압단자와, 상기 제1의 데이터 통신장치로부터 상기 신호 단자를 거쳐서 수신된 수신 신호의 상승 또는 상승시간을 검출하는 상승 검출회로와, 상기 수신 신호의 하강 또는 하강시간을 검출하는 하강 검출회로와, 상기 상승 검출회로 또는 상기 하강 검출회로의 검출 결과를 기초로 클록 신호 및 데이터 신호를 생성하는 데이터 신호변환회로와, 상기 데이터 신호변환회로에 의해 생성된 상기 클록 신호 및 상기 데이터 신호를 입력하고, 상기 신호 단자에 송신 신호를 출력하는 내부회로를 구비하고, 상기 데이터 신호변환회로는, 상기 상승 검출회로 또는 상기 하강 검출회로에 의해 검출된 상승시간 또는 하강시간을 기초로 데이터 신호를 생성하는 것을 특징으로 한다.
본 발명의 데이터 통신방법은, 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 수신 신호를 신호 단자에 입력하는 수신 신호 입력 단계와, 기준전압을 기준전압단자에 입력하는 기준전압 입력 단계와, 상기 수신 신호의 상승 또는 상승시간을 검출하는 상승 검출 단계와, 상기 수신 신호의 하강 또는 하강시간을 검출하는 하강 검출 단계와, 상기 상승 검출 단계 및 상기 하강 검출 단계의 검출 결과를 기초로 클록 신호 및 데이터 신호를 생성하는 신호 생성 단계와, 상기 클록 신호 및 상기 데이터 신호를 기초로 상기 신호 단자에 송신 신호를 출력하는 송신 신호 출력 단계를 갖고, 상기 신호 생성 단계동안, 상기 상승 검출 단계 또는 상기 하강 검출 단계에서 검출된 상승시간 또는 하강시간을 기초로 데이터 신호를 생성하는 것을 특징으로 한다.
데이터 통신방법은, 송신 데이터에 따라, 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 송신 신호를 신호 단자에 출력하는 송신 신호 출력 단계와, 상기 신호 단자에 흐르는 전류에 따라 수신 데이터를 생성하는 데이터 생성 단계를 갖는 것을 특징으로 한다.
시스템이 2단자 접속으로 데이터 통신을 할 수 있으므로 시스템을 소형화할 수 있다. 데이터 통신장치에 입력하는 전압진폭을 하강시킬 수 있어, 소자의 내압을 하강시켜서 비용을 저감할 수 있다. 또한, 데이터 송수신의 주기를 정밀하게 일정값으로 유지할 필요가 없으므로, 데이터 통신 시스템의 비용을 저감할 수 있다.
도 1은 본 발명의 예시적 실시예에 따른 데이터 캐리어 장치 및 그 구동장치의 구성예를 나타낸 도면,
도 2는 도 1의 구성의 동작의 일례를 나타낸 타이밍 차트,
도 3은 본 발명의 예시적 실시예에 따른 데이터 캐리어 장치의 데이터 신호 변환회로의 회로 구성예를 나타낸 도면,
도 4는 본 발명의 예시적 실시예에 따른 데이터 캐리어 장치의 상승 검출회로 및 하강 검출회로의 회로 구성예를 나타낸 도면,
도 5는 도 4에 도시된 구성의 동작을 나타낸 타이밍 차트,
도 6은 도 1에 도시된 구성의 동작의 일례를 나타낸 타이밍 차트,
도 7은 본 발명의 예시적 실시예에 따른 펄스 전압의 상승 및 하강과, 데이터 통신의 클록신호 CLK 및 데이터 신호 DATA의 관계를 대체할 때 동작의 일례를 나타낸 타이밍 차트이다.
(발명을 실시하기 위한 최선의 형태)
다음에, 본 발명을 실시하기 위한 예시적 실시예들을 도면을 참조해서 상세하게 설명한다.
도 1은, 본 발명의 예시적 실시예에 따른 데이터 캐리어 장치(10) 및 그 구동장치(15)를 포함하는 데이터 통신 시스템을 나타내는 블록도다. 도 1에 있어서, 참조번호 10은 데이터 캐리어 구동장치(15)와의 데이터 통신을 2개의 접점에서 행하는 데이터 캐리어 장치(제2의 데이터 통신장치)이며, IN단자(신호 단자)와 GND단자(기준전압단자)의 2단자를 갖는다. 참조번호 15는 컨트롤 장치로서의 데이터 캐리어 구동장치(제1의 데이터 통신장치)이다. 이 데이터 캐리어 구동장치(15)와 데이터 캐리어 장치(10)는 IN단자와 GND단자의 2개의 접점에서만 접속되어, 이 2개의 접점을 거쳐서 데이터 통신을 행한다. 이 데이터 캐리어 장치(10)는, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자 및 GND단자에 입력된 신호들로부터 데이터 캐리어 장치(10)를 구성하는 모든 회로의 전원전압을 생성한다. 이 데이터 캐리어 장치(10)는, 상승 검출회로(11)와, 하강 검출회로(12)와, 데이터 신호변환회로(13)와, 내부회로(14)로 구성되어 있다. 상승 검출회로(11)는, IN단자로부터 입력되는 신호의 상승을 검출한다. 하강 검출회로(12)는, IN단자로부터 입 력되는 신호의 하강을 검출한다. 데이터 신호변환회로(13)는, 상승 검출회로(11) 및 하강 검출회로(12)로부터의 신호들을 기초로 해서 데이터 통신에 필요한 클록 신호CLK 및 데이터 신호DATA를 생성한다. 내부회로(14)는, 데이터 신호변환회로(13)로부터의 클록 신호CLK과 데이터 신호DATA를 수신하고, 이 신호들을 기초로 해서 데이터 캐리어 구동장치(15)와의 데이터 통신을 행한다. 이 내부회로(14)는, 정전류It를 끄는(pulling) 혹은 내는(pushing)부를 구비한다. 이 정전류It는 제어용 신호Vt의 스위치회로에 의해 온/오프제어되고, 이 정전류It의 유무를 데이터 캐리어 장치(10)로부터 송신하는 송신 신호라고 한다. 스위치회로는, IN단자에 접속되고, 제어용 신호Vt에 따라, IN단자에 송신 신호를 출력하기 위한 정전류It를 공급할 것인가 아닌가를 제어한다. 또한, 스위치회로는, 실제로는 내부회로(14)의 일부다.
데이터 캐리어 구동장치(15)는, 송신 신호 출력 회로와 전류 검출회로를 갖는다. 송신 신호 출력 회로는, 송신 데이터에 따라, 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 송신 신호를 데이터 캐리어 장치(10)의 IN단자에 출력한다. 전류 검출회로는, IN단자에 흐르는 전류에 따라 수신 데이터를 생성한다.
다음에, 도 1의 데이터 통신 시스템의 데이터 통신방법에 대해서 도 2의 타이밍 차트를 사용하여 설명한다. 데이터 캐리어 장치(10)의 IN단자에는, 데이터 캐리어 구동장치(15)의 송신 신호 출력 회로로부터 펄스전압이 입력되고, 그 펄스 전압에 있어서, 전압진폭의 하이(High)레벨이 Vl, 로(Low) 레벨이 V2이며, 로 레벨V2로부터 하이레벨Vl에의 상승시간이 일정한 값이다. 그 펄스 전압은, 하이레벨Vl로 부터 로 레벨V2에의 하강시간fl과, 시간fl보다 충분히 긴 하강시간f2의 다른 2개의 하강시간을 갖는다. GND 단자는, 기준전압으로서의 그라운드 전압에 접속된다. 이 경우에, 펄스 전압의 로 레벨 V2는 그라운드(GND) 전압보다 충분히 큰 것으로 한다.
도 1의 상승 검출회로(11)는, 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스가 로 레벨V2로부터 하이레벨Vl로 상승하는 것을 검출한다. 예를 들면, 상승 검출회로(11)는, IN단자에 입력되는 펄스의 로 레벨V2로부터 하이레벨Vl에의 상승에 동기하여, 어떤 로 레벨로부터 어떤 하이레벨로 바뀐 후, 다시 로 레벨로 바뀌는 출력 신호Vr를 출력한다.
도 1의 하강 검출회로(12)는, 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스가 하이레벨Vl로부터 로 레벨V2로 하강하는 것을 검출한다. 예를 들면, 하강 검출회로(12)는, IN단자에 입력되는 펄스의 하이레벨Vl로부터 로 레벨V2로의 하강에 동기하여, 어떤 로 레벨로부터 어떤 하이레벨로 바뀐 후, 다시 로 레벨로 바뀌는 출력 신호Vf를 출력한다.
도 1의 데이터 신호변환회로(13)는, 상승 검출회로(11)의 출력 신호Vr과 하강 검출회로(12)의 출력 신호Vf를 수신하고, 데이터 통신에 필요한 클록 신호CLK 및 데이터 신호DATA를 생성한다. 도 3은, 본 예시적 실시예에 따른 데이터 캐리어 장치(10)내의 데이터 신호변환회로(13)의 일례를 도시한 도면이다. 본 회로예는, 데이터 신호변환회로(13)의 구체적인 예이다. 데이터 신호변환회로(13)는, INl과 IN2의 2개의 입력 단자와, OUT 1과 OUT 2의 2개의 출력 단자를 가지고 있다. INl 단자에는, 버퍼 회로의 입력과, SR플립플롭회로의 리셋트 단자R이 접속된다. IN2 단자에는, SR플립플롭회로의 단자S가 접속된다. OUT 1 단자에는, 버퍼 회로의 출력이 접속된다. OUT 2 단자에는, SR플립플롭회로의 출력Q단자가 접속된다. 여기에서, 그 회로는, 버퍼 회로가 구비되지 않고, INl 단자에 입력되는 신호가 그대로 OUT 1단자에 출력되도록 구성되어도 된다.
도 2에 나타나 있는 바와 같이, 도 3의 데이터 신호변환회로(13)의 INl단자에 상승 검출회로(11)의 출력 신호Vr를 입력함에 의해, 클록 신호CLK는, 상승 검출회로(11)의 출력 신호Vr과 같은 신호로서 생성되고, OUT 1 단자에 출력된다. IN2단자에 하강 검출회로(12)의 출력 신호Vf를 입력 함에 의해, 데이터 신호DATA는, 하강 검출회로(12)의 출력 신호Vf의 상승에 동기해서 로 레벨로부터 하이레벨로 바뀐다. 따라서, 데이터 신호DATA는, 상승 검출회로(11)의 출력 신호Vr의 상승에 동기해서 하이레벨로부터 로 레벨로 바뀌는 신호로서 생성되어, OUT 2 단자로부터 출력된다.
IN단자의 펄스가 짧은 하강시간fl을 가질 때에는, 출력 신호Vf의 펄스가 발생하고, 데이터 신호DATA는 상승엣지가 형성된다. 이에 대하여, IN단자의 펄스가 긴 하강시간f2를 가질 때에는, 출력 신호Vf의 펄스가 발생하지 않고, 데이터 신호DATA는 상승엣지가 형성되지 않는다.
도 2에 나타나 있는 바와 같이, 데이터 캐리어 장치(10)에 입력되는 펄스 신호의 상승 및 하강에 따라 데이터 신호DATA가 바뀌고, 데이터 캐리어 장치(10)에 입력되는 펄스 신호의 주파수와 동기한 클록 신호CLK을 얻는다. 여기에서, 클록 신 호CLK의 듀티비가 50%가 아니지만, 클록 신호CLK의 상승엣지 혹은 하강엣지를 사용하면, 반드시 듀티비가 50%일 필요가 없다. 엣지를 사용하면, 펄스 신호를 보내는 데이터 캐리어 구동장치(15)의 타이밍의 동기도 가능해지고, 데이터 캐리어 구동장치(15)와 데이터 캐리어 장치(10)간의 타이밍 설계가 용이해진다.
내부회로(14)는, 생성된 클록 신호CLK 및 데이터 신호DATA를 입력해서 데이터 통신을 행한다. 구체적으로는, 데이터 캐리어 장치(10)가 데이터 신호를 보낼 경우에는, 제어용 신호Vt에 의해 정전류It를 온/오프 제어한다. 데이터 캐리어 구동장치(15)는, 이 정전류It의 유무를 데이터 캐리어 구동장치(15)내의 전류 검출회로에 의해 검출 함에 의해, 데이터 캐리어 장치(10)로부터 송신된 데이터 신호를 검출한다. 이에 따라, 데이터 캐리어 장치(10)와 데이터 캐리어 구동장치(15)간의 쌍방향 통신이 행해진다.
데이터 캐리어 장치(10)는, 입력된 펄스 신호의 상승 및 하강을 검출하므로, 종래의 쌍방향 데이터 통신 시스템에서 행해지는, 데이터 캐리어 장치에 입력된 펄스 신호 전압의 절대치를 검출하는 전압값 검출회로를 설치할 필요가 없다. 그 때문에, 데이터 캐리어 장치(10)는, 전압값 검출회로의 정밀도를 고려하여, 데이터 캐리어 장치(10)에 입력되는 펄스 신호의 고전압측의 전압을 높게 하는 것이 불필요하다. 데이터 캐리어 장치(10)를 반도체 제조 프로세스에서 생각하는 경우, 데이터 캐리어 장치(10)에 요구되는 내압을 높게 하는 것이 불필요해져서, 데이터 캐리어 장치(10)를 구성하는 소자가 작아지고, 칩 면적의 저감 때문에 비용을 억제하는 것이 가능해 진다.
데이터 캐리어 장치(10)에서 입력된 펄스 신호의 듀티비를 엄밀하게 제어할 필요가 없고, 데이터 캐리어 구동장치(15)가 마이크로컴퓨터 등에 의해 구성되는 고가의 시스템으로 되는 것이 불필요해서, 시스템 전체의 비용을 억제할 수 있다.
도 4는, 본 예시적 실시예에 따른 데이터 캐리어 장치(10)내의 상승 검출회로(11)와 하강 검출회로(12)의 회로의 예를 도시한 도면이다. 본 회로예는, 상승 검출회로(11)와 하강 검출회로(12)를 구체적으로 나타낸 것이다.
우선, 상승 검출회로(11)의 구성을 설명한다. 콤퍼레이터C21의 정측 입력 단자에는, 저항Rl과 저항R2이 접속되고, 저항Rl의 타단은 IN단자에 접속되고, 저항R2의 타단은 GND단자에 접속된다. 콤퍼레이터C21의 부측 입력 단자에는, 저항R3, 저항R4 및 용량Cl이 접속되고, 저항R3의 타단은 IN단자에 접속되고, 저항R4 및 용량Cl의 타단은 GND단자에 접속된다.
다음에, 하강 검출회로(12)의 구성을 설명한다. 콤퍼레이터C22의 부측 입력 단자에는, 저항Rl과 저항R2가 접속되고, 저항Rl의 타단은 IN단자에 접속되고, 저항R2의 타단은 GND단자에 접속된다. 콤퍼레이터C22의 정측 입력 단자에는, 저항R5, 저항R6 및 용량C2가 접속되고, 저항R5의 타단은 IN단자에 접속되고, 저항R6 및 용량C2의 타단은 GND단자에 접속된다.
다음에, 도 4의 동작에 대해서 도 5의 타이밍 차트를 사용하여 설명한다. 여기에서, 콤퍼레이터C21의 부측 입력 단자를 A, 콤퍼레이터C21의 정측 입력 단자 및 콤퍼레이터C22의 부측 입력 단자를 B, 콤퍼레이터C22의 정측 입력 단자를 C라고 한다. 각 단자 A, B 및 C의 전압은 각각 IN단자와 GND단자간의 전압을 각 저항비로 분압하여서 얻어지고, 그 전압은 데이터 캐리어 장치(10)에 입력되는 펄스 신호가 정지 상태에 있을 때에, 단자들의 관계가 [A>B>C]이 되도록 각 단자의 저항비에 따라 설정된다.
여기에서, 데이터 캐리어 장치(10)에 입력되는 펄스 신호가 로 레벨로부터 하이레벨로 바뀌면, A단자에는 용량Cl이 접속되어 있기 때문에, A단자의 상승은 B단자의 상승보다 늦어진다. 이것은, 용량Cl과 저항R3과 저항R4의 병렬 합성 저항(이하, R3//R4라고 약칭)에 의해 설정된 시정수 때문이다. 그 때문에, A단자와 B단자의 전압의 관계는, [A<B]이 되고, 콤퍼레이터C21의 출력 전압V21이 하이레벨로 바뀐다. 그 후에, 용량Cl과 저항R3//R4에 의해 설정된 시정수보다 충분히 긴 시간이 경과하면, A단자와 B단자의 전압관계는, [A>B]이 되고, 콤퍼레이터C21의 출력 전압V21이 로 레벨로 바뀐다. 따라서, 도 5의 타이밍 차트에 나타나 있는 바와 같이, 데이터 캐리어 장치(10)에 입력되는 펄스 신호가 로 레벨로부터 하이레벨로 된다는 점에서 동기하는 콤퍼레이터C21의 출력 전압V21을 얻는다.
여기에서, 데이터 캐리어 장치(10)에 입력되는 펄스 신호가 짧은 하강시간fl에서 하이레벨로부터 로 레벨로 바뀌면, C단자에는 용량C2가 접속되어 있기 때문에, C단자의 하강은 B단자의 하강보다 늦어진다. 이것은, 용량C2와, 저항R5와 저항R6의 병렬 합성 저항(이하, R5//R6이라고 약칭)에 의해 설정된 시정수 때문이다. 그 때문에, C단자와 B단자의 전압 관계는, [B <C]이 되고, 콤퍼레이터C22의 출력 전압V22이 하이레벨로 바뀐다. 그 후에, 용량C2와 저항R5//R6에 의해 설정된 시정수보다 충분히 긴 시간이 경과하면, C단자와 B단자의 전압 관계는, [B>C]이 되고, 콤퍼레이터C22의 출력 전압V22이 로 레벨로 바뀐다. 이에 대하여, 데이터 캐리어 장치(10)에 입력되는 펄스 신호가 용량C2와 저항R5//R6에 의해 설정되는 시정수에 의해 충분하게 긴 하강시간f2에서 하이레벨로부터 로 레벨로 바뀌면, C단자와 B단자의 전압 관계는, [B>C]를 유지하게 된다. 따라서, 도 5의 타이밍 차트에 나타나 있는 바와 같이, 데이터 캐리어 장치(10)에 입력되는 펄스 신호가 하이레벨로부터 로 레벨이 될 때의 하강시간에 따라 바뀌는 콤퍼레이터C22의 출력 전압V22을 얻는다.
IN단자의 펄스가 짧은 하강시간fl을 가질 때에는, 출력 신호Vf의 펄스가 발생하고, 데이터 신호DATA는 상승엣지가 형성된다. 이에 대하여, IN단자의 펄스가 긴 하강시간f2를 가질 때에는, 출력 신호Vf의 펄스가 발생하지 않고, 데이터 신호DATA는 상승엣지가 형성되지 않는다. 상기의 출력 전압V21은 도 2의 출력 전압Vr에 대응하고, 상기의 출력 전압V22은 도 2의 출력 전압Vf에 대응한다.
데이터 신호변환회로(13)는, 상기처럼 얻어진 각 콤퍼레이터 출력 신호V21 및 V22를 입력하고, 데이터 통신에 필요한 클록 신호CLK 및 데이터 신호DATA를 생성한다. 여기에서, 도 5에 나타낸 타이밍 차트에서는, 데이터 신호변환회로(13)는, 콤퍼레이터C21의 출력 전압V21과 같은 신호를 클록 신호CLK로서 생성한다. 예를 들면, 데이터 신호변환회로(13)는, SR플립플롭회로를 갖는다. 콤퍼레이터C22의 출력 전압V22을 SR플립플롭회로의 단자S에 입력하고, 콤퍼레이터C21의 출력 전압V21을 SR플립플롭회로의 단자R에 입력한다. 이에 따라, 데이터 신호DATA가 생성된다. 데이터 신호DATA는, 콤퍼레이터C22의 출력 전압V22의 상승에 동기해서 로 레벨로부터 하이레벨로 바뀌고, 콤퍼레이터C21의 출력 전압V21의 상승에 동기해서 하이레벨로부터 로 레벨로 바뀌는 신호로서 생성된다.
여기에서, 도 4의 회로 예에 있어서는, 콤퍼레이터들의 입력 전압의 관계는 IN단자와 GND단자간의 전압과, 저항과, 용량만으로 결정하고 있어, 각 단자의 상대적인 관계를 유지 가능하기에 충분하고, 엄밀한 정밀도를 필요로 하지 않는다. 그 때문에, 데이터 캐리어 장치(10)를 반도체 프로세스에 의해 제조할 경우에는, 그 회로는, 그 프로세스의 제조 변동이 그 회로에 큰 영향을 받지 않도록 구성된다.
여기에서, 도 2의 타이밍 차트에서는, 하강시간fl 및 f2가 서로 다른 펄스를 갖는 수신 신호가 IN단자에 입력되는 경우를 설명하고, 상승시간이 서로 다른 펄스를 갖는 수신 신호가 IN단자에 입력되는 경우에도 마찬가지의 타이밍 차트를 적용할 수 있다. 이러한 경우의 타이밍 차트를 도 6에 나타낸다. 데이터 캐리어 장치(10)의 IN단자에는, 데이터 캐리어 구동장치(15)의 송신 신호 출력 회로로부터, 전압진폭의 하이레벨 Vl부터 로 레벨 V2까지의 하강시간으로서 일정한 값을 갖는 펄스 전압이 입력된다. 그 펄스 전압은, 로 레벨V2로부터 하이레벨Vl까지의 상승시간rl과, 시간rl보다 충분하게 긴 상승시간r2와의 다른 2개의 상승시간을 갖는다. GND 단자는, 기준전압으로서의 그라운드 전압에 접속된다. 이 경우에, 펄스 전압의 로 레벨인 V2는, 그라운드(GND)전압보다 충분히 높다.
도 1의 하강 검출회로(12)는, 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스가 하이레벨Vl로부터 로 레벨V2로 하강하는 것을 검출한다. 예를 들면, 하강 검출회로(12)는, IN단자에 입력되는 펄스의 하이레벨Vl로부터 로 레벨V2로의 하강 에 동기하고, 어떤 로 레벨로부터 어떤 하이레벨로 바뀐 후, 다시 로 레벨로 바뀌는 출력 신호Vf를 출력한다.
도 1의 상승 검출회로(11)는, 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스가 로 레벨V2로부터 하이레벨Vl로 상승하는 것을 검출한다. 예를 들면, 상승 검출회로(11)는, IN단자에 입력되는 펄스의 로 레벨V2로부터 하이레벨Vl로의 상승에 동기하고, 어떤 로 레벨로부터 어떤 하이레벨로 바뀐 후, 다시 로 레벨로 바뀌는 출력 신호Vr를 출력한다.
도 6에 나타나 있는 바와 같이, 도 3의 데이터 신호변환회로(13)의 INl단자에 하강 검출회로(12)의 출력 신호Vf를 입력 함에 의해, 클록 신호CLK는, 하강 검출회로(12)의 출력 신호Vf와 같은 신호로서 생성되고, OUT l 단자로부터 출력된다. IN2단자에 상승 검출회로(11)의 출력 신호Vr를 입력 함에 의해, 데이터 신호DATA는, 상승 검출회로(11)의 출력 신호Vr의 상승에 동기해서 로 레벨로부터 하이레벨로 바뀐다. 따라서, 데이터 신호DATA는, 하강 검출회로(12)의 출력 신호Vf의 상승에 동기해서 하이레벨로부터 로 레벨fh 바뀌는 신호로서 생성되고, OUT 2 단자로부터 출력된다.
IN 단자의 펄스가 짧은 상승시간rl을 가질 때에는, 출력 신호Vr의 펄스가 발생하고, 데이터 신호DATA는 상승엣지가 형성된다. 이에 대하여, IN단자의 펄스가 긴 상승시간r2을 가질 때에는, 출력 신호Vr의 펄스가 발생하지 않고, 데이터 신호DATA는 상승엣지가 형성되지 않는다.
도 6에 나타나 있는 바와 같이, 데이터 캐리어 장치(10)에 입력되는 펄스 신 호의 상승 및 하강에 따라 데이터 신호DATA가 바뀌고, 데이터 캐리어 장치(10)에 입력되는 펄스 신호의 주파수와 동기한 클록 신호CLK을 얻는다. 내부회로(14)는, 생성된 클록 신호CLK 및 데이터 신호DATA를 입력해서 데이터 통신을 행한다. 구체적으로는, 데이터 캐리어 장치(10)가 데이터 신호를 보낼 경우에는, 제어용 신호Vt에 의해 정전류It를 온/오프 제어한다. 데이터 캐리어 구동장치(15)는, 이 정전류It의 유무를 데이터 캐리어 구동장치(15)내의 전류 검출회로로 검출 함에 의해, 데이터 캐리어 장치(10)로부터 송신하는 데이터 신호를 검출한다. 이에 따라, 데이터 캐리어 장치(10)와 데이터 캐리어 구동장치(15)간의 쌍방향 통신이 행해진다.
여기에서, 시스템의 소비 전력을 억제하기 위해서는, 데이터 캐리어 장치(10)가 보내는 데이터 신호로서의 정전류It를 미세하게 온/오프 제어하고, 정전류It가 흐르고 있는 시간은 가능한 한 짧은 쪽이 바람직하다. 이 정전류It의 유무는 데이터 캐리어 구동장치(15)내의 전류 검출회로에 의해 검출한다. 따라서, 정전류It가 흐르는 타이밍이 데이터 캐리어 구동장치(15)의 송신 신호 출력 회로로부터의 송신 신호와 동기된 경우, 데이터 캐리어 구동장치(15)내의 전류 검출회로에 의한 정전류It의 유무 검출이 보다 용이해진다. 덧붙여, 검출시 이외에 정전류It가 발생하는 쓸데 없는 소비 전력을 억제하는 것이 가능해진다.
예를 들면, 데이터 캐리어 구동장치(15)내의 전류 검출회로가 저항을 갖고, 이 저항에 흐르는 전류치에 의해 생기는 저항 양단간의 전압차이에 의해 정전류It의 유무를 검출하는 회로 구성을 상정한다.
이 경우, 정전류It가 흐를 때에, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자에의 전압값이, 정전류It가 흐르지 않고 있는 동안의 전압값으로부터, 전류 검출회로로서의 저항에서 생기는 전압만큼 저하하는 것이 생각된다. 데이터 캐리어 장치(10)는, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자와 GND단자간에 입력되는 신호들로부터 데이터 캐리어 장치(10)를 구성하는 모든 회로의 전원전압을 생성한다.
도 6에 나타내는 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스의 로 레벨V2 동안에 정전류It가 흐르면, 이러한 동작으로 인해 데이터 캐리어 장치(10)의 IN단자에의 전압값이 저하한다는 사실에 의해, 데이터 캐리어 장치(10)의 전원전압이 저하된다.
이것은, 데이터 캐리어 장치(10)의 안정 동작에 있어서 바람직하지 못할 수도 있다. 따라서, 시스템 전체에 있어서, 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스의 하이레벨Vl동안만 데이터 캐리어 장치(10)가 보내는 데이터 신호로서 정전류It를 흐르게 하는 것이 효과적이기도 하다.
이 경우, 도 6에 나타내는 타이밍 차트와 같이, 데이터 캐리어 장치(10)가 보내는 데이터 신호로서의 정전류It를 온/오프 제어하는 제어용 신호Vt를 제어하고, 데이터 신호DATA가 하이레벨인 동안만 정전류It가 흐르도록 제어하는 것이 효과적이다.
데이터 신호DATA는, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자에 입력되는 전압의 상승 및 상승시간에 따라 로 레벨로부터 하이레벨로 바뀌고, 하강에 동기해서 하이레벨로부터 로 레벨로 바뀐다.
이 때, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자에 입력되는 전압에 동기하여, 데이터 캐리어 장치(10)가 보내는 데이터 신호로서 정전류It가 흘러서, 데이터 캐리어 구동장치(15)내의 전류 검출회로에 의한 정전류It 검출이 용이해질 수 있다. 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스의 하이레벨Vl동안만 정전류It가 흐르도록 제어하고 있기 때문에, 정전류It가 흐르는 시간을 짧게 할 수 있고, 쓸데 없는 소비 전력을 억제하는 것이 가능해진다. 또한, 데이터 캐리어 구동장치(15)내의 전류 검출회로의 회로 구성에 따라서 전압값이 저하되는 정전류It가 흐르기 때문에 데이터 캐리어 장치(10)의 IN단자에의 전압값이 저하되는 경우를 억제할 수 있고, 데이터 캐리어 장치(10)가 안정하게 동작할 수 있다.
또한, 본 예시적 실시예에서는, 2개의 예를 설명했다. 첫 번째 예는, 도 2의 타이밍 차트에 나타낸 것과 같이 하강시간fl 및 f2가 서로 다른 펄스를 갖는 수신 신호가 IN단자에 입력되는 경우다. 두 번째 예는, 도 6의 타이밍 차트에 나타낸 것과 같이 상승시간rl 및 r2가 서로 다른 펄스를 갖는 수신 신호가 IN단자에 입력되는 경우다. 그렇지만, 펄스 전압의 상승 및 하강은, 데이터 통신의 클록 신호CLK 및 데이터 신호DATA와 관련된 어떠한 방식이어도 된다.
여기에서, 도 7은 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스 전압의 상승 및 하강과 데이터 송신의 클록 신호CLK 및 데이터 신호DATA와의 관계를 교체해서 통신을 행하는 타이밍 차트의 일예를 나타낸다. 데이터 캐리어 장치(10)로부터 데이터 캐리어 구동장치(15)에 데이터 통신을 행하는 정전류It를 공급하지 않는 기간에, 상기 다른 하강시간fl 및 f2를 각각 갖는 펄스를 수신 신호로서 IN단자에 입력하고 있다. 데이터 캐리어 장치(10)로부터 데이터 캐리어 구동장치(15)에 데이터를 송신하기 위해 정전류It를 공급하는 기간에는, 다른 상승시간rl과 r2를 각각 갖는 펄스를 수신 신호로서 IN단자에 입력하고 있다.
도 7의 예에서는, 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스 전압의 상승 및 하강과 데이터 통신의 클록 신호CLK 및 데이터 신호DATA와의 관계를 교체하는 제어신호Vc를 제공한다. 이 제어신호Vc가 바뀌는 타이밍은, 예를 들면 클록 신호CLK의 펄스 카운트 수를 사용하여, 클록 신호CLK의 펄스수가 미리 설정한 카운트 값에 도달했을 때에, 제어신호Vc의 로 레벨과 하이레벨을 바꾼다. 그런데, 제어신호Vc가 바뀌고 있는 동안에, IN단자에 입력되어 있는 입력 신호는 하강시간이 f2가 된다. 이것은, 하강시간이 가파른 fl이 되면 데이터 신호DATA가 하이레벨로 되기 때문이다. 그 결과, 이것은, IN단자에 입력되는 펄스 신호가 하이레벨Vl인 동안만 정전류It를 공급하는 본래의 의도와 달라진다.
본 예에서는, 도 3의 데이터 신호변환회로(13)의 INl단자 및 IN2단자에 입력하는 신호들과, 상승 검출회로(11)의 출력 신호Vr 및 하강 검출회로(12)의 출력 신호Vf와의 관계를 제어신호Vc에 의해 전환한다. 이에 따라, 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스 전압의 상승 및 하강과 데이터 통신의 클록 신호CLK 및 데이터 신호DATA와의 관계를 교체한다.
본 예시적 실시예에 있어서, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스 전압에 동기하여, 데이터 통신의 클록 신호 CLK이 항상 출력되는 예를 설명했다. 그렇지만, 클록 신호CLK이 출력되지 않는 기간이 존재하는 데이터 통신을 행해도 된다. 이 기간은, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스 전압의 상승시간 및 하강시간을 충분하게 길게 하거나, 또는, 상기 펄스 전압의 레벨을 항상 로 레벨V2로 하여서 설정될 수 있다.
이에 따라, 데이터 캐리어 장치(10)에 있어서의 클록 신호CLK 및 데이터 신호DATA의 신호레벨을 고정시킬 수 있고, 데이터 캐리어 장치(10)내의 내부회로(14)를 정지 상태로 할 수 있고, 데이터 캐리어 장치(10)의 소비 전력을 억제할 수 있다.
본 예시적 실시예에 있어서, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스 전압의 데이터 신호로서의 상승시간 또는 하강시간의 종류의 수를 3개 이상의 값으로 하여서 데이터 통신시간을 단축해도 된다.
본 예시적 실시예에 있어서, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스 전압의 주파수 및 듀티비는 일정하여도 일정하지 않아도 된다.
본 예시적 실시예에 있어서, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 IN단자에 입력되는 펄스 전압의 데이터 신호로서는, 상승시간 또는 하강시간의 종류를 2개 이상 갖게 하거나, 별도의 데이터 신호를 부가해도 좋다. 예를 들면, 펄스 신호의 주파수의 2개 이상의 값을 갖게 하거나, 펄스 신호의 듀티 비의 2개 이상의 값을 갖게 하거나 함에 의하고, 상승시간 또는 하강시간에서의 데이터 신호이외의 데이터 신호를 부가하여서 데이터 통신시간을 단축해도 된다.
본 예시적 실시예의 설명에 있어서, 신호 단자로서의 IN단자와, 기준전압단자로서의 GND단자의 구성으로 했지만, 기준전압단자의 전압은 반드시 GND전압일 필요는 없다. 예를 들면, 데이터 캐리어 구동장치(15)로부터, 데이터 캐리어 장치(10)의 일 단자에 대하여, 기준전압으로서 어떤 정전압이 입력되고, 데이터 캐리어 장치(10)의 하나의 남은 단자에 대하여, 데이터 캐리어 구동장치(15)로부터 신호가 입력되는 구성이어도 된다.
반드시, 데이터 캐리어 장치(10)의 기준전압을 데이터 캐리어 구동장치(15)로부터 입력하지 않아도 좋다. 데이터 캐리어 장치(10)의 일 단자에 대하여, 데이터 캐리어 구동장치(15)이외의 어떤 하나로부터 기준전압이 입력되고, 데이터 캐리어 장치(10)의 하나의 남은 단자에 대하여, 데이터 캐리어 구동장치(15)로부터 신호가 입력된다.
예를 들면, 데이터 캐리어 장치(10)의 기준전압단자의 전압이 정전압이 아니고, 데이터 캐리어 구동장치(15)로부터 데이터 캐리어 장치(10)의 2개의 단자에 입력되는 양쪽의 신호들이 주파수 및 듀티비를 가지고 있는 구성이어도 된다. 데이터 캐리어 장치(10)의 2개의 단자간에 발생하는 신호들을 기초로 데이터 캐리어 구동장치(15)와 데이터 캐리어 장치(10)사이의 데이터 통신을 행할 수 있으면, 데이터 캐리어 구동장치(15) 및 데이터 캐리어 장치(10)의 신호들은 어떠한 방식으로 구성되어도 된다.
이상과 같이, 본 예시적 실시예에 의하면, 제1 및 제2의 접점을 거쳐 데이터 통신을 행하는 제1의 데이터 통신장치 및 제2의 데이터 통신장치(데이터 캐리어 구동장치(15) 및 데이터 캐리어 장치(10))를 갖는 2선 접촉식 데이터 통신 시스템이 제공된다. 데이터 캐리어 구동장치(15)와 데이터 캐리어 장치(10)는, 제1의 접점인 IN단자와 제2의 접점인 GND단자의 2개의 단자만으로 접속된다. 데이터 캐리어 구동장치(15)로부터 IN단자를 거쳐서 데이터 캐리어 장치(10)에 전압이 인가되고, 제2의 접점인 GND단자가 접속된다.
데이터 캐리어 장치(10)는, 수신 신호 입력 단계에서 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 수신 신호를 IN단자에 입력하고, 기준전압 입력 단계에서 기준전압을 GND단자에 입력한다. 데이터 캐리어 장치(10)는, IN단자에 입력되는 수신 신호 및 GND단자에 입력되는 기준전압을 기초로, 모든 회로(상승 검출회로(11), 하강 검출회로(12), 데이터 신호변환회로(13) 및 내부회로(14))의 전원전압을 생성한다. 상승 검출회로(11)는, 상승 검출단계에서, IN단자에 입력되는 수신신호의 상승 또는 상승시간을 검출한다. 하강 검출회로(12)는, 하강 검출단계에서, IN단자에 입력되는 수신신호의 하강 또는 하강시간을 검출한다. 데이터 신호변환회로(신호생성회로)(13)는, 신호 생성단계에서, 상승 검출회로(11) 또는 하강 검출회로(12)의 검출 결과를 기초로 클록신호CLK 또는 데이터 신호DATA를 생성한다. 구체적으로는, 데이터 신호변환회로(13)는, 상승 검출회로(11) 또는 하강 검출회로(12)에 의해 검출되는 상승시간 또는 하강시간을 기초로 데이터 신호DATA를 생성한다. 내부회로(송신신호 출력회로)(14)는, 송신신호 출력단계에서, 데이터 신호변환회 로(13)에 의해 생성된 클록신호CLK 또는 데이터 신호DATA를 입력하고, 그 클록신호CLK 또는 데이터 신호DATA를 기초로 IN단자에 송신신호를 출력한다.
데이터 캐리어 구동장치(15) 내의 송신신호 출력회로는, 송신신호 출력단계에서, 송신 데이터에 따라서, 상승시간 또는 하강시간이 다른 펄스를 갖는 송신신호를 데이터 캐리어 장치(10)의 IN단자에 출력한다. 데이터 캐리어 구동장치(15) 내의 전류검출회로(데이터 생성회로)는, 데이터 생성 단계에서, IN단자에 흐르는 정전류의 유무를 검출함으로써, 데이터 캐리어 장치(10)로부터의 수신 데이터를 생성한다. 이에 따라, 데이터 캐리어 장치(10)와 데이터 캐리어 구동장치(15)의 쌍방향 통신이 행해진다.
본 예시적 실시예에 의하면, 2개의 접점간에, 쌍방향의 데이터 통신을 가능하게 하여 시스템을 소형화할 수 있다. 또한, 싼가격으로 데이터 캐리어 장치(10) 및 그 데이터 캐리어 구동장치(15)를 실현할 수 있다.
상기 예시적 실시예들은, 어느 쪽도 본 발명을 실시하는 구체화의 예들만을 나타낸 것에 지나지 않고, 본 발명의 기술적 범위가 그 예들로 인해 한정적으로 이해되는 것은 아니다. 즉, 본 발명은, 본 발명의 기술적 개념 또는 그 주요 특징으로부터 일탈하지 않고, 여러 가지의 형태로 구현되어도 된다.
본 출원은 2007년 2월 27일에 제출된 일본특허출원 제2007-047551호와, 2007년 10월 26일에 제출된 제2007-279354호의 이점을 청구하고, 이것들이 전체적으로 참고로 포함된다.

Claims (8)

  1. 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 수신 신호를 입력하는 신호 단자와,
    기준전압을 입력하는 기준전압단자와,
    상기 수신 신호의 상승 또는 상기 수신 신호의 전압진폭이 로(low) 레벨(V2)로부터 하이(high) 레벨(V1)로 바뀌는 동안의 구간인 상승시간을 검출하는 상승 검출회로와,
    상기 수신 신호의 하강 또는 상기 수신 신호의 전압진폭이 하이 레벨(V1)로부터 로 레벨(V2)로 바뀌는 동안의 구간인 하강시간을 검출하는 하강 검출회로와,
    상기 수신 신호의 상승 또는 하강에 동기화된 클록 신호를 출력하며, 상기 상승 검출회로 또는 하강 검출회로에 의해 검출된 상승시간 또는 하강시간을 기초로 데이터 신호를 생성하는 데이터 신호변환회로와,
    상기 데이터 신호변환회로에 의해 생성된 클록 신호 및 데이터 신호를 입력하고, 상기 신호 단자에 송신 신호를 출력하는 내부회로를 구비하고,
    상기 상승 검출회로, 상기 하강 검출회로 및 상기 데이터 신호변환회로에는, 상기 수신 신호 및 상기 기준전압을 기초로 생성된 전원전압이 공급되는, 데이터 통신장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 내부회로는, 상기 신호 단자에 접속되고, 상기 신호 단자에 상기 송신 신호를 출력하기 위해서 정전류를 흘릴 것인가 아닌가를 제어하는 스위치회로를 갖는, 데이터 통신장치.
  4. 제 1 항에 있어서,
    상기 기준전압은, 그라운드 전압인, 데이터 통신장치.
  5. 삭제
  6. 제1의 데이터 통신장치 및 제2의 데이터 통신장치를 구비한 데이터 통신 시스템으로서,
    상기 제1의 데이터 통신장치는,
    송신 데이터에 따라, 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 송신 신호를 상기 신호 단자를 거쳐서 상기 제2의 데이터 통신장치에 출력하는 송신 신호 출력 회로와,
    상기 신호 단자에 흐르는 전류에 따라 수신 데이터를 생성하는 전류 검출회로를 구비하고,
    상기 제2의 데이터 통신장치는,
    상승시간 또는 하강시간이 서로 다른 펄스를 갖는 수신신호를 입력하는 신호단자와,
    기준전압을 입력하는 기준전압단자와,
    상기 제1의 데이터 통신장치로부터 상기 신호 단자를 거쳐서 수신된 상기 수신 신호의 상승 또는 상기 수신 신호의 전압진폭이 로(low) 레벨(V2)로부터 하이(high) 레벨(V1)로 바뀌는 동안의 구간인 상승시간을 검출하는 상승 검출회로와,
    상기 수신 신호의 하강 또는 상기 수신 신호의 전압진폭이 하이 레벨(V1)로부터 로 레벨(V2)로 바뀌는 동안의 구간인 하강시간을 검출하는 하강 검출회로와,
    상기 수신 신호의 상승 또는 하강에 동기화된 클록 신호를 출력하며, 상기 상승 검출회로 또는 하강 검출회로에 의해 검출된 상승시간 또는 하강시간을 기초로 데이터 신호를 생성하는 데이터 신호변환회로와,
    상기 데이터 신호변환회로에 의해 생성된 상기 클록 신호 및 데이터 신호를 입력하고, 상기 신호 단자에 송신 신호를 출력하는 내부회로를 구비하고,
    상기 상승 검출회로, 상기 하강 검출회로 및 상기 데이터 신호변환회로에는, 상기 수신 신호 및 상기 기준전압을 기초로 생성된 전원전압이 공급되는, 데이터 통신 시스템.
  7. 상승시간 또는 하강시간이 서로 다른 펄스를 갖는 수신 신호를 신호 단자에 입력하는 수신 신호 입력 단계와,
    기준전압을 기준전압단자에 입력하는 기준전압 입력단계와,
    상기 수신 신호의 상승 또는 상기 수신 신호의 전압진폭이 로(low) 레벨(V2)로부터 하이(high) 레벨(V1)로 바뀌는 동안의 구간인 상승시간을 검출하는 상승 검출 단계와,
    상기 수신 신호의 하강 또는 상기 수신 신호의 전압진폭이 하이 레벨(V1)로부터 로 레벨(V2)로 바뀌는 동안의 구간인 하강시간을 검출하는 하강 검출 단계와,
    상기 수신 신호의 상승 또는 하강에 동기화된 클록 신호를 출력하며, 상기 상승 검출 단계 또는 하강 검출 단계에서 검출된 상승시간 또는 하강시간을 기초로 데이터 신호를 생성하는 데이터 신호 생성 단계와,
    상기 클록 신호 및 상기 데이터 신호를 기초로 상기 신호 단자에 송신 신호를 출력하는 송신 신호 출력 단계를 포함하고,
    상기 상승 검출 단계, 상기 하강 검출 단계 및 상기 데이터 신호 생성 단계 동안에, 상기 수신 신호 및 기준신호를 기초로 생성된 전원전압이 공급되는, 데이터 통신방법.
  8. 삭제
KR1020097019759A 2007-02-27 2008-02-19 데이터 통신장치, 데이터 통신 시스템 및 데이터 통신방법 KR101058069B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2007-047551 2007-02-27
JP2007047551 2007-02-27
JP2007279354A JP4942195B2 (ja) 2007-02-27 2007-10-26 データ通信装置、データ通信システム及びデータ通信方法
JPJP-P-2007-279354 2007-10-26
PCT/JP2008/053123 WO2008105350A1 (en) 2007-02-27 2008-02-19 Data communication apparatus, data communication system, and data communication method

Publications (2)

Publication Number Publication Date
KR20090111880A KR20090111880A (ko) 2009-10-27
KR101058069B1 true KR101058069B1 (ko) 2011-08-24

Family

ID=39721183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019759A KR101058069B1 (ko) 2007-02-27 2008-02-19 데이터 통신장치, 데이터 통신 시스템 및 데이터 통신방법

Country Status (5)

Country Link
US (1) US8638894B2 (ko)
JP (1) JP4942195B2 (ko)
KR (1) KR101058069B1 (ko)
CN (1) CN101636991B (ko)
WO (1) WO2008105350A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021129210A (ja) * 2020-02-13 2021-09-02 キヤノン株式会社 データキャリア装置、データキャリア駆動装置、データ通信システム、画像形成装置及びその交換ユニット
CN113884852B (zh) * 2021-08-27 2024-01-16 苏州浪潮智能科技有限公司 一种i2c链路信号的测试方法及电路
CN114567956B (zh) * 2022-03-09 2024-02-20 北京中瑞方兴科技有限公司 直流照明供电中应对轻载直流载波信号畸变的方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012669A (ja) 2003-06-20 2005-01-13 Kawasaki Microelectronics Kk 信号伝送方法及び信号送信・受信回路
JP2006135888A (ja) 2004-11-09 2006-05-25 Canon Inc データ通信装置、データ通信システム及びデータ通信方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539784A (en) * 1994-09-30 1996-07-23 At&T Corp. Refined timing recovery circuit
US6130566A (en) * 1996-10-30 2000-10-10 Yokomizo; Akira Digital wave shaping circuit, frequency multiplying circuit, and external synchronizing method, and external synchronizing circuit
JP3495311B2 (ja) * 2000-03-24 2004-02-09 Necエレクトロニクス株式会社 クロック制御回路
JP3502618B2 (ja) * 2001-07-19 2004-03-02 松下電器産業株式会社 位相同期ループ回路、及びデータ再生装置
JP2004021316A (ja) * 2002-06-12 2004-01-22 Fujitsu Ltd 通信方法、電子機器、および通信プログラム
JP3643822B2 (ja) * 2002-09-20 2005-04-27 沖電気工業株式会社 インタフェース回路
JP3838972B2 (ja) * 2002-12-25 2006-10-25 Necエレクトロニクス株式会社 周波数検出回路及びデータ処理装置
CN1784743A (zh) * 2003-09-09 2006-06-07 松下电器产业株式会社 相位误差检测电路及同步时钟抽出电路
JP4533113B2 (ja) * 2004-11-30 2010-09-01 キヤノン株式会社 データ通信装置及びデータ通信方法
US7664168B2 (en) * 2004-11-09 2010-02-16 Canon Kabushiki Kaisha Data carrier device, data carrier driving device, data communication system using data carrier driving device and data communication method
JP2006217171A (ja) * 2005-02-02 2006-08-17 Sanyo Electric Co Ltd クロック抽出回路
JP4250634B2 (ja) * 2006-04-18 2009-04-08 キヤノン株式会社 データ通信装置、データ通信システム及びデータ通信方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012669A (ja) 2003-06-20 2005-01-13 Kawasaki Microelectronics Kk 信号伝送方法及び信号送信・受信回路
JP2006135888A (ja) 2004-11-09 2006-05-25 Canon Inc データ通信装置、データ通信システム及びデータ通信方法

Also Published As

Publication number Publication date
CN101636991A (zh) 2010-01-27
JP2008245241A (ja) 2008-10-09
CN101636991B (zh) 2012-11-28
US20090323785A1 (en) 2009-12-31
US8638894B2 (en) 2014-01-28
JP4942195B2 (ja) 2012-05-30
KR20090111880A (ko) 2009-10-27
WO2008105350A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4250634B2 (ja) データ通信装置、データ通信システム及びデータ通信方法
JP4972647B2 (ja) 適応型入力セル回路
US7630218B2 (en) Voltage converter capable of correctly enabling secondary converting module coupled to output port of voltage converter by utilizing slope indication signal having different pulse amplitudes representative of different slope values
JP2010088118A (ja) 供給電圧上に変調された多段信号の受信段および受信方法
CN117935524A (zh) 用于在同步模式下的psi5基极电流采样的电子装置和方法
US7639038B2 (en) Terminating resistance adjusting method, semiconductor integrated circuit and semiconductor device
US7113547B2 (en) Data communication system, controller device and data communication method
KR101058069B1 (ko) 데이터 통신장치, 데이터 통신 시스템 및 데이터 통신방법
JP2014121015A (ja) データ通信システム、データキャリア駆動装置、及びデータキャリア装置
JP4772793B2 (ja) 光受信装置、試験装置、光受信方法、試験方法、テストモジュール、及び半導体チップ
US7800406B2 (en) Apparatus, circuit and method of transmitting signal
JP4393351B2 (ja) データ通信装置、データ通信システム及びデータ通信方法
JP5321000B2 (ja) レベルシフト回路
US8543171B2 (en) Data transmission circuit and its control method
JP2011069642A (ja) 電圧検出回路
JP2006173707A (ja) データ通信回路
JP2012205041A (ja) インターフェース回路
JP4988425B2 (ja) 受信回路
CN111095884B (zh) 信号输出装置
CN115441864A (zh) 开漏总线中继器和包括该开漏总线中继器的系统
CN115441863A (zh) 开漏总线中继器和包括该开漏总线中继器的系统
US7103330B2 (en) Method of transmitting information between an information transmitter and an information receiver
KR20090029033A (ko) 차동 전압 전송 시스템 및 그것의 전송 라인 구동 방법
JP2006157659A (ja) データキャリア装置及びデータ通信方法
JP2016140170A (ja) 電池ブロックの放電制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 8