JP2002271429A - 信号補償回路及び復調回路 - Google Patents

Abstract

(57)【要約】 【課題】 高速な直流電位補償が実行でき、同符号連続
などによる直流変動を補償でき、ノイズ混入時の安定動
作をも補償できる。 【解決手段】 本発明の信号補償回路は、入力信号を増
幅する出力レベル調整端子を有する増幅手段と、コンデ
ンサでの充電電圧を出力レベル調整端子に与える積分手
段と、増幅信号の直流レベル変動を検出してコンデンサ
電圧を変化させる低速補償手段と、上記増幅信号の振幅
レベルが振幅制限閾値レベル越えたときに、コンデンサ
電圧を高速に変化させる高速補償手段と、上記増幅信号
の振幅レベルの変動に応じ、上記振幅制限閾値レベルを
変更する振幅制限閾値レベル変更手段とを有する。本発
明の復調回路は、本発明の信号補償回路の入力段に入力
信号を検波する検波手段と、本発明の信号補償回路の出
力段に、増幅手段からの出力信号を基準レベルと比較し
て、論理レベルを確定する比較手段とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号補償回路及び復
調回路に関し、例えば、移動体通信の受信装置などに適
用し得るものである。

【０００２】

【従来の技術】無線通信に多く用いられるＦＳＫ変調信
号は、その信号周波数と予め規定された搬送波周波数と
の差などの影響により、検波信号の直流電位にオフセッ
ト変動が発生する。

【０００３】米国特許第６，１０４，２３８号公報（以
下、文献１と呼ぶ）には、この直流オフセット変動に追
従するため、検波出力を平滑化し、その直流成分を前段
のチャネル選択フィルタなどへの周波数制御信号に加算
し、その中心周波数を変化させることにより検波回路出
力の直流電位変動を抑制するものことが開示されてい
る。

【０００４】また、米国特許第５，４１２，６９２号公
報（以下、文献２と呼ぶ）には、検波出力信号の最大レ
ベルと最小レベルとを検出し、その中間電位を生成して
比較回路の参照電位として用い、最終出力信号を得るこ
とが開示されている。上述した中間電位が、検波出力の
直流電位変動に追従している。

【０００５】

【発明が解決しようとする課題】ある種の無線通信シス
テムでは送信状態と受信状態が時分割されており、さら
に送信状態と受信状態が連続で切り替わる場合以外に
も、その切り替わり間に休止状態（電源電圧は印加され
ているが送信でも受信でもない状態）を有する場合が存
在する。このため、通信装置が受信状態に切り替わった
時点で、受信信号は受信装置部にバースト的に到達し、
そのときの検波信号の直流電位は動的に変化する。

【０００６】一般に、無線通信システムでは、その伝送
信号の先頭にプリアンブルパターンが付加されており、
上述した動的な直流電位補償のために用いられる。

【０００７】しかし、そのパターン長は適用される無線
通信システムによって異なり、極めて短いパターン長
（例えば４ビット程度）にて信号復調するためには、こ
の動的な直流電位に高速に追従する必要がある。

【０００８】さらに、伝送信号はハイレベルの連続やロ
ウレベルの連続の同符号連続パターンを含み、復調回路
は、この同符号連続信号に対しても適用システムに規定
された連続長までは信号誤りなく動作することが求めら
れる。一般に、この同符号連続耐量と上述した高速直流
電位補償の動作とは相反する。

【０００９】文献１に記載の回路構成では、直流電位補
償に要する時間は検波出力を平滑化する時間と、チャネ
ル選択フィルタや検波回路の絶対遅延時間との総和とな
り、高次なフィルタを適用した復調回路では高速な直流
電位補償が困難であるとい課題がある。

【００１０】また、文献２に記載の回路構成「の場合に
も、高速な直流電位補償を実現するには検波出力の最大
レベル及び最小レベル検出用の積分回路の時定数を小さ
くする必要があり、相反して同符号連続耐量が劣化する
という課題がある。

【００１１】そのため、高速な直流電位補償が実行でき
ると共に、同符号連続などによる直流変動をも補償可能
な復調回路が望まれており、また、そのような復調回路
に適用するのに好適な信号補償回路も望まれている。

【００１２】

【課題を解決するための手段】かかる課題を解決するた
め、第１の本発明の信号補償回路は、入力信号を増幅す
る出力信号レベル調整端子を有する増幅手段と、コンデ
ンサを要素として含み、このコンデンサでの充電電圧を
上記出力信号レベル調整端子に与える積分手段と、上記
増幅手段からの出力信号の直流レベルの変動を検出し
て、上記積分手段の時定数に応じて、上記コンデンサの
充電電圧を変化させる低速補償手段と、上記増幅手段か
らの出力信号の振幅レベルが振幅制限閾値レベルを越え
たことを検知し、上記コンデンサの充電電圧を高速に変
化させる高速補償手段と、上記増幅手段からの出力信号
の振幅レベルの変動に応じ、上記振幅制限閾値レベルを
変更する振幅制限閾値レベル変更手段とを有することを
特徴とする。

【００１３】また、第２の本発明の復調回路は、入力信
号を検波する検波手段と、この検波手段からの復調信号
を増幅する増幅手段と、この増幅手段からの出力信号を
基準レベルと比較して、論理レベルを確定したデジタル
信号を出力する比較手段とを有するものであって、第１
の本発明の信号補償回路を適用すると共に、上記増幅手
段が、その信号補償回路の要素となっていることを特徴
とする。

【００１４】

【発明の実施の形態】（Ａ）一実施形態 以下、本発明による信号補償回路及び復調回路の一実施
形態を、図面を参照しながら説明する。

【００１５】（Ａ−１−１）実施形態の復調回路の構成 図１は、実施形態の復調回路の全体構成を示すブロック
図である。

【００１６】図１において、実施形態の復調回路は、検
波回路１、増幅回路２、第１の比較回路３、第２の比較
回路４、信号レベル検知回路５、抵抗Ｒ０、コンデンサ
Ｃ０、振幅制限電位制御回路７及び振幅制限電位発生回
路８を有する。なお、抵抗Ｒ０及びコンデンサＣ０は、
積分回路６を構成している。増幅回路２、第１の比較回
路３、信号レベル検知回路５、抵抗Ｒ０、コンデンサＣ
０、振幅制限電位制御回路７及び振幅制限電位発生回路
８が、実施形態の信号補償回路を構成している。

【００１７】検波回路１は、入力信号（例えばＦＳＫ変
調信号）を復調してアナログ信号として増幅回路２に出
力するものである。

【００１８】増幅回路２は、復調アナログ信号を第１及
び第２の比較回路３及び４が動作可能な振幅レベルまで
増幅して、第１及び第２の比較回路３及び４、並びに、
信号レベル検知回路５に出力するものである。増幅回路
２は、出力電圧調整端子２ａを有し、この出力電圧調整
端子２ａに入力された電圧に応じて、その出力電圧Ｍａ
ｉｎを変化させる。増幅回路２は、出力電圧調整端子２
ａに入力された電圧が増加すると、出力電圧Ｍａｉｎを
減少させ、出力電圧調整端子２ａに入力された電圧が減
少すると、出力電圧Ｍａｉｎを増加させるように動作す
るものである。

【００１９】第１の比較回路３は、自己への入力信号電
圧（増幅回路２の出力電圧）Ｍａｉｎを論理レベル確定
用基準電位Ｖｔｈとレベル比較し、論理レベル確定用基
準電位Ｖｔｈを超えた場合は出力電圧を上昇させ、論理
レベル確定用基準電位Ｖｔｈを下回った場合は出力電圧
を減少させるものである。

【００２０】第２の比較回路４は、第１の比較回路３と
同様に、自己への入力信号電圧（増幅回路２の出力電
圧）Ｍａｉｎを論理レベル確定用基準電位Ｖｔｈとレベ
ル比較するものであるが、その比較結果を、ロジックレ
ベル（例えばＣＭＯＳレベル）で、当該復調回路の出力
信号として送出するものである。

【００２１】抵抗Ｒ０及びコンデンサＣ０は、上述した
ように、積分回路６を構成しているものである。この積
分回路６の入力端（抵抗Ｒ０の一端）は、第１の比較回
路３の出力端に接続されており、第１の比較回路３から
の出力電圧に応じ、しかも、時定数Ｒ０×Ｃ０に応じ
て、充放電し、抵抗Ｒ０及びコンデンサＣ０の接続点Ｏ
ｆｆｃｏｎｔの電位（積分電圧）を変化させるようにな
されている。また、抵抗Ｒ０及びコンデンサＣ０の接続
点Ｏｆｆｃｏｎｔは、信号レベル検知回路５の出力端に
接続されており、信号レベル検知回路５の出力電流の押
し出し、引き込みによっても、充放電し、を変化させる
ようになされている。接続点Ｏｆｆｃｏｎｔの電位は、
増幅回路２の出力電圧調整端子２ａに印加されるように
なされている。

【００２２】信号レベル検知回路５は、増幅回路２の出
力電圧Ｍａｉｎが基準高電位Ｖｈｉｇｈを超えた場合に
は、出力電流を押し出してコンデンサＣ０を充電させる
と共に、振幅制限電位制御回路７へ基準高電位Ｖｈｉｇ
ｈを超えた情報としてOverＶＨ信号を出力するものであ
る。また、信号レベル検知回路５は、増幅回路２の出力
電圧Ｍａｉｎが基準低電位Ｖｌｏｗを下回った場合に
は、出力電流を引き込んでコンデンサＣ０を放電させる
と共に、振幅制限電位制御回路７へ基準低電位Ｖｌｏｗ
より低下した情報としてUnderＶＬ信号を出力するもの
である。さらに、信号レベル検知回路５は、増幅回路２
の出力電圧Ｍａｉｎが両基準電位Ｖｌｏｗ〜Ｖｈｉｇｈ
間の範囲内の場合には電流の押し出しも引き込みも実施
せず、またOverＶＨ信号及びUnderＶＬ信号も出力しな
いものである。

【００２３】振幅制限電位制御回路７は、信号レベル検
知回路５からOverＶＨ信号及びUnderＶＬ信号を受信
し、この受信を契機として制御信号を生成し、振幅制限
電位発生回路８を制御するものである。

【００２４】振幅制限電位発生回路８は、振幅制限電位
制御回路７からの制御信号に応動して、信号レベル検知
回路５へ与える両基準電位Ｖｈｉｇｈ及びＶｌｏｗ間の
電位差を制御するものである。

【００２５】以上のように、増幅回路２、第１の比較回
路３及び積分回路６は、負帰還回路を構成している。こ
の負帰還回路は、増幅後の復調信号の直流電位Ｍａｉｎ
を論理レベル確定用基準電位Ｖｔｈと同じ電位に安定さ
せるためのものである。その追従速度は、抵抗Ｒ０及び
コンデンサＣ０の時定数Ｒ０×Ｃ０によって決定され、
低速な直流電位変動に対応するようになされている。逆
に言えば、低速な直流電位変動に対応するように、抵抗
Ｒ０及びコンデンサＣ０の時定数Ｒ０×Ｃ０が選定され
ている。

【００２６】また、増幅回路２、信号レベル検知回路
５、及び、積分回路６内のコンデンサＣ０も、負帰還回
路を構成している。この負帰還回路は、復調信号の電圧
振幅が基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範
囲内になるようするものである。なお、基準低電位Ｖｌ
ｏｗ及び基準高電位Ｖｈｉｇｈの中央電位が、論理レベ
ル確定用基準電位Ｖｔｈになっている。この負帰還回路
は、帰還ループ内部に抵抗Ｒ０を含まないため、信号レ
ベル検知回路５の検知結果は極めて高速に反映されるも
のである。

【００２７】以上のように、実施形態の特徴は、帰還ル
ープを２つ有し、低速な直流変動には低速ループで追従
し、高速な信号変動には高速ループで追従する点にあ
る。また、実施形態の特徴は、増幅回路２、信号レベル
検知回路５、及び、積分回路６内のコンデンサＣ０でな
る高速負帰還回路に対し、高速負帰還を起動させる基準
低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈを、増幅回路
２の出力電圧Ｍａｉｎの振幅に依存して制御する点にあ
る。

【００２８】（Ａ−１−２）実施形態の復調回路の基本
動作 まず、実施形態の復調回路の基本動作を説明する。

【００２９】変調されている入力信号は、検波回路１に
よって信号復調される。復調されたアナログ信号は、増
幅回路２によって増幅される。

【００３０】検波回路１からの出力復調信号の直流電位
が変動していても、増幅回路２の出力信号の直流電位
は、以下のようにして論理レベル確定用基準電位Ｖｔｈ
と同電位となる。

【００３１】増幅回路２の出力電位Ｍａｉｎは、第１の
比較回路３によって論理レベル確定用基準電位Ｖｔｈと
比較される。電位Ｍａｉｎが論理レベル確定用基準電位
Ｖｔｈより大きい場合には、第１の比較回路３の出力に
より、抵抗Ｒ０を介してコンデンサＣ０が充電され、そ
の積分電圧が上昇する。この上昇した積分電圧は増幅回
路２の出力電圧調整端子２ａに入力されているため、増
幅回路２は出力電位Ｍａｉｎを減少させる。これに対し
て、電位Ｍａｉｎが論理レベル確定用基準電位Ｖｔｈよ
り小さい場合には、第１の比較回路３の出力により、抵
抗Ｒ０を介してコンデンサＣ０が放電され、その積分電
圧が下降する。この下降した積分電圧は増幅回路２の出
力電圧調整端子２ａに入力されているため、増幅回路２
は出力電位Ｍａｉｎを上昇させる。

【００３２】このような負帰還動作が定常的に繰り返さ
れることにより、増幅回路２からの出力電位Ｍａｉｎは
基準電位Ｖｔｈと同電位となる。

【００３３】また、検波回路１からの出力復調信号の信
号振幅が変動しても、増幅回路２の出力信号Ｍａｉｎの
振幅は、以下に記載する動作により、基準低電位Ｖｌｏ
ｗ〜基準高電位Ｖｈｉｇｈの範囲内となる。なお、以下
では、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈが
固定電位として説明する。

【００３４】増幅回路２の出力信号（の電位）Ｍａｉｎ
は信号レベル検知回路５に入力され、基準低電位Ｖｌｏ
ｗ及び基準高電位Ｖｈｉｇｈと比較される。

【００３５】電位Ｍａｉｎが基準高電位Ｖｈｉｇｈを超
えた場合には、信号レベル検知回路５は出力電流を押し
出すため、コンデンサＣ０を直接充電し、その積分電圧
を高速に上昇させる。積分電圧は増幅回路２の出力電圧
調整端子２ａに入力されているため、増幅回路２は電位
Ｍａｉｎを低下させるよう動作し、電位Ｍａｉｎが基準
高電位Ｖｈｉｇｈ以下になった時点で信号レベル検知回
路５の出力電流が０となる。このとき、コンデンサＣ０
の積分電圧は一定値となり、同時に、電位Ｍａｉｎは一
定値（Ｖｈｉｇｈ）となる。

【００３６】逆に、電位Ｍａｉｎが基準低電位Ｖｌｏｗ
より低下した場合には、信号レベル検知回路５は出力電
流を引き込むため、コンデンサＣ０を直接放電し、その
積分電圧を高速に減少させる。積分電圧は増幅回路２の
出力電圧調整端子２ａに入力されているため、増幅回路
２は電位Ｍａｉｎを増加させるよう動作し、電位Ｍａｉ
ｎが基準電位Ｖｌｏｗ以上になった時点で信号レベル検
知回路５の出力電流が０となる。このとき、コンデンサ
Ｃ０の積分電圧は一定値となり、同時に、電位Ｍａｉｎ
は一定値（Ｖｌｏｗ）となる。

【００３７】また、電位Ｍａｉｎが基準低電位Ｖｌｏｗ
〜基準高電位Ｖｈｉｇｈの範囲内である場合には、信号
レベル検知回路５の出力電流は０となり、コンデンサＣ
０に影響を与えない。

【００３８】以上の動作により、増幅回路２からの出力
信号（増幅後の復調信号Ｍａｉｎ）の電圧振幅は、基準
低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内とな
る。

【００３９】増幅後の復調信号Ｍａｉｎは、第２の比較
回路４に入力されており、論理レベル確定用基準電位Ｖ
ｔｈと比較され、ロジックレベルとして出力される。

【００４０】上記では、基準低電位Ｖｌｏｗ及び基準高
電位Ｖｈｉｇｈが固定電位であるとして説明を行った
が、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈも、
振幅制限電位制御回路７及び振幅制限電位発生回路８の
機能により、増幅回路２からの出力信号の電圧振幅の変
動を考慮して可変している。すなわち、基準低電位Ｖｌ
ｏｗ及び基準高電位Ｖｈｉｇｈの電位差を制御してい
る。なお、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇ
ｈの電位差がいかなる値のときにも、基準低電位Ｖｌｏ
ｗ及び基準高電位Ｖｈｉｇｈ間の中心電位は、電位Ｖｔ
ｈである。

【００４１】基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉ
ｇｈを制御するようにしたのは、基準低電位Ｖｌｏｗ及
び基準高電位Ｖｈｉｇｈが固定電位にした場合に、第２
の比較回路４から次のような場合などに誤った出力信号
が送出される恐れがあるためである。

【００４２】図２（Ｂ）に示す希望波と、図２（Ｂ）に
示す同一チャネルの妨害波（希望波と同一周波数の妨害
波）とが重畳されて図２（Ｃ）に示すように到来した場
合にも、上述した高速負帰還機能（振幅制限機能）が動
作し、増幅回路２からは、図２（Ｄ）に示すような復調
信号が出力され、その結果、第２の比較回路４からも誤
った出力信号が送出されることがある。なお、図２
（Ｅ）は、図２（Ｂ）に示す希望波に関し、第２の比較
回路４からの期待される出力信号を表している。

【００４３】なお、固定の基準低電位Ｖｌｏｗ及び基準
高電位Ｖｈｉｇｈ間の電位差を大きくした場合には、同
一チャネルの妨害波の重畳による課題を未然に防止し得
るが、検波回路１からの復調信号における直流電位オフ
セット変動の高速補償が困難になる。

【００４４】そこで、この実施形態の場合には、振幅制
限電位制御回路７及び振幅制限電位発生回路８を設け、
基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈも、振幅
制限電位制御回路７及び振幅制限電位発生回路８の機能
により、増幅回路２からの出力信号の電圧振幅の変動を
考慮して可変することとしている。

【００４５】なお、基準低電位Ｖｌｏｗ及び基準高電位
Ｖｈｉｇｈの可変動作の詳細は後述する。

【００４６】（Ａ−２）信号レベル検知回路５の詳細構
成例及び動作次に、信号レベル検知回路５の詳細構成例
及び動作を、図３及び図４を参照しながら説明する。

【００４７】図３は、信号レベル検知回路５の詳細構成
例を示すブロック図である。図３において、信号レベル
検知回路５は、２個の比較回路Ｃｏｍｐ１及びＣｏｍｐ
２と、ＰＭＯＳトランジスタＭ１１と、ＮＭＯＳトラン
ジスタＭ１２とを有する。

【００４８】電源端子Ｖｄｄ（＝２×Ｖｔｈ）及び接地
間には、ＰＭＯＳトランジスタＭ１１のソース端子及び
ドレイン端子と、ＮＭＯＳトランジスタＭ１２のドレイ
ン端子及びソース端子とが直列に接続されている。ＰＭ
ＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１
２はそれぞれ、スイッチングトランジスタとして設けら
れているものでおり、ＰＭＯＳトランジスタＭ１１のド
レイン端子と、ＮＭＯＳトランジスタＭ１２のドレイン
端子との接続点は、上述した積分回路６におけるコンデ
ンサＣ０及び抵抗Ｒ０の接続点Ｏｆｆｃｏｎｔに接続さ
れている。

【００４９】すなわち、ＰＭＯＳトランジスタＭ１１が
オン、ＮＭＯＳトランジスタＭ１２がオフのときは積分
回路６へ充電電流が流れ、逆に、ＰＭＯＳトランジスタ
Ｍ１１がオフ、ＮＭＯＳトランジスタＭ１２がオンのと
きは積分回路６から放電電流を引き込み、ＰＭＯＳトラ
ンジスタＭ１１及びＮＭＯＳトランジスタＭ１２が共に
オフのときは積分回路６へなんらの影響も与えない。

【００５０】ＰＭＯＳトランジスタＭ１１をオンオフ制
御するものとして比較回路Ｃｏｍｐ１が設けられてお
り、また、ＮＭＯＳトランジスタＭ１２をオンオフ制御
するものとして比較回路Ｃｏｍｐ２が設けられている。

【００５１】比較回路Ｃｏｍｐ１の正極入力端子に基準
高電位Ｖｈｉｇｈが入力され、その負極入力端子には、
増幅後の復調信号Ｍａｉｎが入力されている。比較回路
Ｃｏｍｐ１は、復調信号Ｍａｉｎが基準高電位Ｖｈｉｇ
ｈより大きいときに、ＰＭＯＳトランジスタＭ１１をオ
ン動作する。なお、比較回路Ｃｏｍｐ１の出力端子は、
ＰＭＯＳトランジスタＭ１１のゲート端子に接続されて
いるだけでなく、振幅制限電位制御回路７のOverＶＨ信
号の入力端子にも接続されている。

【００５２】また、他方の比較回路Ｃｏｍｐ２の正極入
力端子に基準低電位Ｖｌｏｗが入力され、その負極入力
端子には、増幅後の復調信号Ｍａｉｎが入力されてい
る。比較回路Ｃｏｍｐ２は、復調信号Ｍａｉｎが基準低
電位Ｖｌｏｗより小さいときに、ＮＭＯＳトランジスタ
Ｍ１２をオン動作する。なお、比較回路Ｃｏｍｐ２の出
力端子は、ＮＭＯＳトランジスタＭ１２のゲート端子に
接続されているだけでなく、振幅制限電位制御回路７の
UnderＶＬ信号の入力端子にも接続されている。

【００５３】例えば、図４（Ａ）に示すような増幅後の
復調信号Ｍａｉｎが入力された場合には、OverＶＨ信号
及びUnderＶＬ信号はそれぞれ、図４（Ｂ）、（Ｃ）に
示すようなものとなる。

【００５４】（Ａ−３）振幅制限電位制御回路７の詳細
構成例及び動作 次に、振幅制限電位制御回路７の詳細構成例及び動作
を、図５及び図６を参照しながら説明する。

【００５５】図５は、振幅制限電位制御回路７の詳細構
成例を示すブロック図である。図５において、振幅制限
電位制御回路７は、２個の１ビットＡ／Ｄコンバータ回
路ＡＤ１及びＡＤ２と、反転バッファIＮＶと、セット
リセット型フリップフロップＲＳと、論理和回路ＯＲ
と、２：１セレクタ回路ＳＥＬと、立ち上がり検出回路
１０と、６個の D型フリップフロップＤＦＦ１〜ＤＦＦ
６とを有する。

【００５６】１ビットＡ／Ｄコンバータ回路ＡＤ１は、
信号レベル検知回路５から入力されたOverＶＨ信号をデ
ジタル信号レベルに変換するものである。反転バッファ
IＮＶは、Ａ／Ｄコンバータ回路ＡＤ１からのデジタル
信号を反転して、セットリセット型フリップフロップＲ
Ｓのセット入力端子及び２入力論理和回路ＯＲの一方の
入力端子に与えるものである。また、１ビットＡ／Ｄコ
ンバータ回路ＡＤ２は、信号レベル検知回路５から入力
されたUnderＶＬ信号を、デジタル信号レベルに変換
し、セットリセット型フリップフロップＲＳのリセット
入力端子及び２入力論理和回路ＯＲの他方の入力端子に
与えるものである。

【００５７】セットリセット型フリップフロップＲＳ
は、反転バッファＩＮＶから有意な（ハイレベルの）デ
ジタル信号が到来したときに、非反転出力端子Ｑをハイ
レベルにすると共に、Ａ／Ｄコンバータ回路ＡＤ２から
有意な（ハイレベルの）デジタル信号が到来したとき
に、非反転出力端子Ｑをローレベルにし、その出力信号
を２：１セレクタ回路ＳＥＬの一方の入力端子に与える
ものである。論理和回路ＯＲは、反転バッファＩＮＶか
ら出力されたデジタル信号及びＡ／Ｄコンバータ回路Ａ
Ｄ２から出力されたデジタル信号の論理和をとって、
２：１セレクタ回路ＳＥＬの他方の入力端子に与えるも
のである。

【００５８】また、セレクタ回路ＳＥＬは、Ｄ型フリッ
プフロップＤＦＦ２の非反転出力信号oneＰが選択制御
信号として与えられ、選択制御信号oneＰがローレベル
のときに、セットリセット型フリップフロップＲＳの出
力信号を選択し、選択制御信号oneＰがハイレベルのと
きに、論理和回路ＯＲの出力信号を選択して立ち上がり
検出回路１０に与えるものである。

【００５９】立ち上がり検出回路１０は、例えば、図５
に示すように、Ｄ型フリップフロップＤＦＦ０と論理積
回路ＡＮＤとでなり、セレクタ回路ＳＥＬからの出力信
号の立ち上がりを検出し、十分に高速なクロックＣＬＫ
の１周期の幅を有する検出信号を形成して、D型フリッ
プフロップＤＦＦ１〜ＤＦＦ６のクロック入力端子に与
えるものである。クロックＣＬＫは、適用される無線シ
ステムにて規定された最高伝送信号速度（例えば１Ｍbp
s）より十分高速なもの（例えば１２ＭＨz）である。

【００６０】D型フリップフロップＤＦＦ１〜ＤＦＦ６
は、シフトレジスタ的に縦続接続されているものであ
る。初段のD型フリップフロップＤＦＦ１のデータ入力
端子はハイレベル（Ｖｄｄ）になっている。従って、シ
フト動作が繰り返される毎に、ハイレベルを保持するD
型フリップフロップの数が多くなっていくようになされ
ている。

【００６１】D型フリップフロップＤＦＦ２〜ＤＦＦ６
の非反転信号oneＰ〜fiveＰ及び反転信号oneＮ〜fiveＮ
が、当該振幅制限電位制御回路７からの出力信号として
振幅制限電位発生回路８に与えられる。

【００６２】なお、D型フリップフロップＤＦＦ１〜Ｄ
ＦＦ６は、当該復調回路が復調動作（検波動作）を開始
する前においては、全てローレベルになっている。図示
は省略するが、例えば、リセット入力端子へのリセット
信号の入力による。

【００６３】次に、振幅制限電位制御回路７の動作につ
いて、図６のタイムチャートを参照しながら説明する。

【００６４】信号レベル検知回路５から入力されたOver
ＶＨ及びUnderＶＬ信号はそれぞれ、１ビットA／Dコン
バータ回路ＡＤ１及びＡＤ２によりデジタル信号レベル
に変換される。ここで、OverＶＨ信号はデジタル信号レ
ベルに変換された後、極性反転バッファIＮＶにより、
その論理極性が反転するため、有意な論理極性はUnder
ＶＬ信号と等しくなる（図６（Ｄ）、（Ｅ））。従っ
て、OverＶＨ信号が入力された場合には、セットリセッ
ト型フリップフロップＲＳはハイレベルとなり、Under
ＶＬ信号が入力された場合には、セットリセット型フリ
ップフロップＲＳはローレベルとなる。

【００６５】ここで、セットリセット型フリップフロッ
プＲＳの出力がローレベルからハイレベルへ遷移した場
合には、図１の増幅回路２の出力信号が、信号レベル検
知回路５の振幅制限電位（基準電位）Ｖｈｉｇｈ及びＶ
ｌｏｗを共に確実に横切ったことを示している。一方、
論理和回路ＯＲの出力は、どちらかの信号が入力された
場合にハイレベルとなる。セットリセット型フリップフ
ロップＲＳの出力及び論理和回路ＯＲの出力は、セレク
タ回路ＳＥＬによりどちらか一方が選択される（図６
（Ｆ））。

【００６６】セレクタ回路ＳＥＬの選択動作は、D型フ
リップフロップＤＦＦ２の出力（oneＰ）によって制御
されており、oneＰ信号がハイレベルのとき、論理和回
路ＯＲの出力が選択され、逆に、oneＰ信号がローレベ
ルのとき、セットリセット型フリップフロップＲＳの出
力が選択される。

【００６７】すなわち、この振幅制限電位制御回路７の
全体動作において、セットリセット型フリップフロップ
ＲＳの出力がローレベルからハイレベルへ遷移した後、
D型フリップフロップＤＦＦ２の出力（oneＰ）をローレ
ベルからハイレベルへ遷移させる仕組みを実現すること
により、図１の増幅回路２の出力が信号レベル検知回路
の振幅制限電位Ｖｈｉｇｈ及びＶｌｏｗを共に確実に横
切ったことを保証でき、確実な直流電位補正の実現に寄
与する。

【００６８】立ち上がり検出回路１０は、適用される無
線システムにて規定された最高伝送信号速度（例えば１
Ｍbps）より十分高速なクロック（例えば１２ＭＨz）Ｃ
ＬＫにて、セレクタ回路ＳＥＬにより選択されたセット
リセット型フリップフロップＲＳあるいは論理和回路Ｏ
Ｒの出力の立ち上がり検出を行う（図６（Ｇ））。この
立ち上がり検出出力は、OverＶＨ信号及びUnderＶＬ信
号が極めて近接して到来した場合でも、無線システムに
て規定された最高伝送信号速度の１周期程度の間隔とな
るため、D型フリップフロップＤＦＦ１〜ＤＦＦ６の誤
動作防止に寄与する。

【００６９】立ち上がり検出回路１０の出力は、D型フ
リップフロップＤＦＦ１〜ＤＦＦ６のクロック入力端子
に入力される。Ｄ型フリップフロップＤＦＦ１〜ＤＦＦ
６はシフトレジスタを構成しているため、セレクタ回路
ＳＥＬの出力を契機として、内部保持レベルが順次ＤＦ
Ｆ１からＤＦＦ６の順でシフトする（図６（Ｉ）〜
（Ｍ））。ここで、初段のD型フリップフロップＤＦＦ
１は保護機能を目的として挿入されており、セットリセ
ット型フリップフロップＲＳの初期状態がローレベルで
あったとしても、１度目のOverＶＨ信号の入力を契機と
してD型フリップフロップＤＦＦ２の出力（oneＰ）が遷
移しないことを保証する。この動作は、セットリセット
型フリップフロップＲＳの出力がローレベルからハイレ
ベルへ遷移した後、D型フリップフロップＤＦＦ２の出
力（oneＰ）をローレベルからハイレベルへ遷移させる
仕組みと合わせて、増幅回路２の出力の直流電位補正を
より確実なものとする。

【００７０】以上のように、振幅制限電位制御回路７
は、信号レベル検知回路５からのOverＶＨ信号及びUnde
rＶＬ信号の入力を契機として、oneＰ〜fiveＰ信号及び
oneＮ〜fiveＮ信号を振幅制限電位発生回路８に出力す
るものであり、oneＰ〜fiveＰ信号について言えば、ハ
イレベルをとるものが順次増えていく。

【００７１】（Ａ−５）振幅制限電位発生回路８の詳細
構成例及び動作 次に、振幅制限電位発生回路８の詳細構成例及び動作
を、図７及び図８を参照しながら説明する。

【００７２】図７は、振幅制限電位発生回路８の詳細構
成例を示すブロック図である。図７において、振幅制限
電位発生回路８は、１４個の抵抗Ｒ１〜Ｒ１４と、５個
のＰＭＯＳトランジスタＭ１〜Ｍ５と、５個のＮＭＯＳ
トランジスタＭ６〜Ｍ１０とを有する。

【００７３】電源電圧Ｖｄｄ及び接地間には、電源電圧
Ｖｄｄ側から、１４個の抵抗Ｒ７〜Ｒ１、Ｒ８〜Ｒ１４
が直列に接続されている。

【００７４】抵抗Ｒ７〜Ｒ３にはそれぞれ、並列に、ス
イッチング動作するＰＭＯＳトランジスタＭ１〜Ｍ５が
接続されており、対応するＰＭＯＳトランジスタＭ１〜
Ｍ５のオン動作によって、当該抵抗Ｒ７〜Ｒ３を短絡し
得るようになされている。ＰＭＯＳトランジスタＭ１〜
Ｍ５のゲート端子には、振幅制限電位制御回路７からの
oneＮ〜fiveＮ信号が与えられるようになされている。

【００７５】同様に、抵抗Ｒ１４〜Ｒ１０にはそれぞ
れ、並列に、スイッチング動作するＮＭＯＳトランジス
タＭ６〜Ｍ１０が接続されており、対応するＮＭＯＳト
ランジスタＭ６〜Ｍ１０のオン動作によって、当該抵抗
Ｒ１４〜Ｒ１０を短絡し得るようになされている。ＮＭ
ＯＳトランジスタＭ６〜Ｍ１０のゲート端子には、振幅
制限電位制御回路７からのoneＰ〜fiveＰ信号が与えら
れるようになされている。

【００７６】なお、振幅制限電位制御回路７に対する説
明から明らかなように、oneＮ信号とoneＰ信号とは相補
信号であるため、ＰＭＯＳトランジスタＭ１がオンのと
きはＮＭＯＳトランジスタＭ６もオンする。他のＰＭＯ
Ｓトランジスタ及びＮＭＯＳトランジスタについても同
様である。

【００７７】抵抗Ｒ２及びＲ１の接続点の電位が、基準
高電位（上側振幅制限電位）Ｖｈｉｇｈとして信号レベ
ル検知回路５に与えられると共に、抵抗Ｒ８及びＲ９の
接続点の電位が、基準低電位（下側振幅制限電位）Ｖｌ
ｏｗとして信号レベル検知回路５に与えられるようにな
されている。

【００７８】次に振幅制限電位発生回路８の動作を、図
８のタイミングチャートを参照しながら、説明する。

【００７９】なお、初期状態として、oneＰ〜fiveＰ信
号がローレベル、oneＮ〜fiveＮ信号がハイレベルとす
る。また、各抵抗Ｒ１〜Ｒ１４の抵抗値に対し、以下の
関係が成立するものとする。

【００８０】 Ｒ１＝Ｒ８、Ｒ２＝Ｒ９、Ｒ３＝Ｒ１０、Ｒ４＝Ｒ１１、 Ｒ５＝Ｒ１２、Ｒ６＝Ｒ１３、Ｒ７＝Ｒ１４ …（１） このとき、全てのＮＭＯＳトランジスタＭ６〜Ｍ１０
も、全てのＰＭＯＳトランジスタＭ１〜Ｍ５もオフ状態
（不通状態）となる。従って、基準電位Ｖｈｉｇｈ及び
Ｖｌｏｗは、電源電位Ｖｄｄと抵抗Ｒ１〜Ｒ１４の抵抗
値で決定される抵抗分圧電位となり、それぞれ、以下の
ようになる。なお、（２）式における総和ΣＲｎはｎが
１〜７についてである。

【００８１】 Ｖｈｉｇｈ＝（Ｖｄｄ／２） ×｛１＋（Ｒ１／（ΣＲｎ）｝ …（２） Ｖｌｏｗ＝Ｖｄｄ−Ｖｈｉｇｈ …（３） 次に、oneＰ信号がハイレベル、oneＮ信号がローレベル
に同時に遷移したとすると、ＰＭＯＳトランジスタＭ１
及びＮＭＯＳトランジスタＭ６が共にオン状態（導通状
態）となり、抵抗Ｒ７及び抵抗Ｒ１４は短絡される。こ
のため、基準電位Ｖｈｉｇｈ及びＶｌｏｗは、電源電位
Ｖｄｄと抵抗Ｒ１〜Ｒ６、Ｒ８〜Ｒ１３の抵抗値で決定
される抵抗分圧電位となり、それぞれ、以下のようにな
る。なお、（４）式における総和ΣＲｎはｎが１〜６に
ついてである。

【００８２】 Ｖｈｉｇｈ＝（Ｖｄｄ／２） ×｛１＋（Ｒ１／（ΣＲｎ）｝ …（４） Ｖｌｏｗ＝Ｖｄｄ−Ｖｈｉｇｈ …（５） すなわち、oneＰ信号からfiveＰ信号へ順次ハイレベル
をとる信号が増えると共に、同時に、oneＮ信号からfiv
eＮ信号へ順次ローレベルをとる信号が増えるように遷
移したすると、それによりオン状態（導通状態）となっ
たＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの個
数によって、基準電位Ｖｈｉｇｈ及びＶｌｏｗは定ま
る。図８に示すように、oneＰ信号〜fiveＰ信号に基づ
いて、ｍ（ｍは０〜５のいずれか）個のＰＭＯＳトラン
ジスタがオン状態になり、同時に、oneＮ信号〜fiveＮ
信号に基づいて、ｍ個のＮＭＯＳトランジスタがオン状
態になったときの基準電位Ｖｈｉｇｈ及びＶｌｏｗは、
次の一般式で表すことができる。なお、（６）式におけ
る総和ΣＲｎはｎが１〜（７−ｍ）についてである。

【００８３】 Ｖｈｉｇｈ＝（Ｖｄｄ／２） ×｛１＋（Ｒ１／（ΣＲｎ）｝ …（６） Ｖｌｏｗ＝Ｖｄｄ−Ｖｈｉｇｈ …（７） 以上のように、振幅制限電位発生回路８は、振幅制限電
位制御回路７の出力に応じて、信号レベル検知回路５の
基準電位Ｖｈｉｇｈ及びＶｌｏｗの電位差を、Ｖｄｄ／
２を中心に順次拡大していくものである。

【００８４】以上詳細に説明した信号レベル検知回路
５、振幅制限電位制御回路７、振幅制限電位発生回路８
の機能によって、図１に示す増幅回路２の出力信号Ｍａ
ｉｎの振幅に応じ、図９に示すように、振幅制限電位Ｖ
ｈｉｇｈ及びＶｌｏｗは段階的に増大するように遷移し
ていく。

【００８５】（Ａ−６）実施形態の復調回路の動作例 次に、信号レベル検知回路５、振幅制限電位制御回路７
及び振幅制限電位発生回路８の詳細構成をも踏まえて、
実施形態の復調回路の第１の動作例を、図１０を参照し
ながら説明する。

【００８６】なお、上述した基本動作の説明と重複する
箇所もあるが、その箇所は簡単に又は省略して説明す
る。また、論理レベル確定用基準電位Ｖｔｈは、振幅制
限電位Ｖｈｉｇｈ及びＶｌｏｗの中間電位Ｖｄｄ／２と
する。さらに、振幅制限電位Ｖｈｉｇｈ及びＶｌｏｗの
初期電位差は、検波回路１によって復調される希望波信
号の最小振幅程度となるように設定する。

【００８７】今、図１０の時間ｔ＝０において、希望波
が到来したとすると、希望波の周波数と予め規定された
搬送波周波数との差などの影響により、検波回路１によ
って検波された、図１０（Ａ）に示す検波信号Ｄｅｍｏ
ｄには、その直流電位に動的なオフセット変動が発生す
る。ここでは、直流電位変動を下向きに発生した場合を
説明する。検波回路１の出力信号Ｄｅｍｏｄは増幅回路
２によって線形増幅された後、第１の比較回路３、第２
の比較回路４、信号レベル検知回路５に入力される。こ
こで、増幅回路２の出力信号Ｍａｉｎがその直流電位変
動により信号レベル検知回路５に入力されている基準低
電位Ｖｌｏｗを下回ったとすると、信号レベル検知回路
５の動作により、コンデンサＣ０は急激に放電する。こ
のため、増幅回路２の出力信号Ｍａｉｎの直流電位は急
激に上昇し（図１０の高速負帰還の期間）、基準低電位
Ｖｌｏｗと同電位になるよう高速に補正される。

【００８８】その後、検波回路１の出力Ｄｅｍｏｄにお
ける希望波の交流成分により、増幅回路２の出力Ｍａｉ
ｎが基準高電位Ｖｈｉｇｈに達するが、この時点では、
振幅制限電位制御回路７は上述した保護機能のため振幅
制限電位を切り替えない。このため、増幅回路２の出力
信号Ｍａｉｎが基準高電位Ｖｈｉｇｈを越えた時点で、
信号レベル検知回路７はコンデンサＣ０を急激に充電さ
せ、その結果、増幅回路２の出力信号Ｍａｉｎの電位は
急激に降下し、基準高電位Ｖｈｉｇｈを大きく上回るこ
とはない。

【００８９】続く希望波の交流成分により、増幅回路２
の出力信号Ｍａｉｎは再度基準低電位Ｖｌｏｗに達する
が、この時点においても、振幅制限電位制御回路７の保
護機能のため、基準低電位Ｖｌｏｗに変化がないため、
信号レベル検知回路５は、コンデンサＣ０を急激に放電
させ、これにより、増幅回路２の出力信号Ｍａｉｎの電
位は急激に上昇し、基準低電位Ｖｌｏｗを大きく下回る
ことはない。この時点で、振幅制限電位制御回路７内の
セットリセット型フリップフロップＲＳの出力はローレ
ベルである。

【００９０】その後、再度、増幅回路２の出力信号Ｍａ
ｉｎが基準高電位Ｖｈｉｇｈに達した時点で、振幅制限
電位制御回路７のセットリセット型フリップフロップＲ
Ｓの出力はハイレベルとなるため、増幅回路２の出力信
号Ｍａｉｎが確実に基準高電位Ｖｈｉｇｈ及び基準低電
位Ｖｌｏｗを横切ったと認識し（両基準電位の少なくと
も１回ずつの横切りによる）、振幅制限電位制御回路７
は、振幅制限電位（基準高電位及び基準低電位）の切り
替え制御を発動する（図１０のoneＰ信号）。従って、
基準高電位Ｖｈｉｇｈ及び基準低電位Ｖｌｏｗの電位差
は１段階分だけ拡大される。

【００９１】さらに続く交流成分以降は、増幅回路２の
出力信号Ｍａｉｎが基準高電位Ｖｈｉｇｈを上回る、あ
るいは、基準低電位Ｖｌｏｗを下回る度に、基準高電位
Ｖｈｉｇｈ及び基準低電位Ｖｌｏｗの電位差が拡大さ
れ、振幅制限電位制御回路７によるその拡大動作は、増
幅回路２の出力信号Ｍａｉｎの振幅が基準高電位Ｖｈｉ
ｇｈ及び基準低電位Ｖｌｏｗの電位差を下回るまで繰り
返される。図１０は、３段階の電位差の拡大によって、
出力信号Ｍａｉｎの振幅が基準高電位Ｖｈｉｇｈ及び基
準低電位Ｖｌｏｗの電位差を下回るようになった例を示
している。

【００９２】このような状態において、時点ｔ＝ｔ１か
ら、検波回路１の出力信号Ｄｅｍｏｄに同符号連続が発
生したとしてと（図１０ではハイレベル連続の例）、増
幅回路２の出力信号Ｍａｉｎは両基準電位Ｖｈｉｇｈ及
びＶｌｏｗの間に位置するため、信号レベル検知回路５
によるコンデンサＣ０の高速充電及び放電動作は実行さ
れない。しかし、この場合には、増幅回路２の出力信号
Ｍａｉｎは、第１の比較回路３、抵抗Ｒ０及びコンデン
サＣ０による低速負帰還作用のため、図１０に示すよう
に、時定数Ｒ０×Ｃ０によって電位Ｖｄｄ／２（＝Ｖｔ
ｈ）に向かって降下する。

【００９３】ここで、時定数Ｒ０×Ｃ０は適用される無
線システムにおいて規定される同符号連続長まで十分保
証できる定数に設定しておく。

【００９４】続く検波回路１の出力信号Ｄｅｍｏｄの次
の交流成分により増幅回路２の出力信号Ｍａｉｎが基準
低電位Ｖｌｏｗを下回ると、両基準電位Ｖｈｉｇｈ及び
Ｖｌｏｗの電位差は再度拡大するが（図１０中の時点ｔ
＝ｔ２）、低速負帰還は定常的に作用し続けるため、以
後の増幅回路２の出力信号Ｍａｉｎの直流電位は、第１
の比較回路３による符号確定用基準電位Ｖｄｄ／２に向
かって収束する。

【００９５】次に、希望波に同一周波数の妨害波が重畳
されている場合の動作例（第２の動作例）について、図
１１を用いて説明する。

【００９６】希望波に同一の搬送波周波数の妨害波が重
畳されている場合の検波回路１の出力信号Ｄｅｍｏｄ
は、図１１（Ｃ）に示すようになる。

【００９７】ここで、図１１での時点ｔ＝ｔ１以前の、
希望波到来後の高速直流電位補正動作や、増幅回路２の
出力振幅に応じて両振幅制限電位（基準高電位Ｖｈｉｇ
ｈ及び基準低電位Ｖｌｏｗ）の電位差を拡大する動作
は、上述した図１０の動作の場合と同様である。

【００９８】しかし、時点ｔ＝ｔ１においては、増幅回
路２の出力信号Ｍａｉｎの振幅が妨害波が重畳された状
態であるため、振幅制限電位は重畳された妨害波の振幅
分まで含んで拡大される。すなわち、図１１では、時刻
ｔ＝ｔ１において振幅制限電位の拡大が４段階まで機能
なされている（なお、図１０の場合では３段階であ
る）。

【００９９】従って、続く希望波の同符号連続に重畳さ
れた妨害波は、第２の比較回路４の符号確定用基準電位
Ｖｄｄ／２を横切ることはなく、出力信号は誤りなく出
力される。

【０１００】（Ａ−７）実施形態の効果 以上のように、上記実施形態によれば、抵抗とコンデン
サにて構成される積分回路を介して復調信号の直流電位
補償を低速で実行する負帰還ループと、復調信号の電圧
振幅を検知し、その検知結果に応動して上記コンデンサ
を高速に充放電する負帰還ループを独立に設けたので、
抵抗値とコンデンサ値及び高速充放電能力の選択によっ
て、高速な直流電位補償と同符号連続耐量が各々独立に
かつ柔軟に設定可能であるとい効果がある。

【０１０１】また、上記実施形態によれば、２個の基準
電位（振幅制限電位）によって復調信号の電圧振幅を検
知し、その検知結果に応動して、上記比較電位を制御す
る回路を設けたので、希望波と同一搬送波周波数の妨害
波が重畳して入力された場合でも、誤りなく信号復調が
可能という効果をも奏する。

【０１０２】さらに、基準電位（振幅制限電位）を制御
する振幅制限電位制御回路７に、初期保護機能を付加
し、復調信号が、高低の基準電位を確実に横切ることの
認識を以って、上記基準電位の制御を開始する構成とし
たため、復調信号の直流電位補正の確実性が向上すると
いう効果をも奏する。

【０１０３】（Ｂ）他の実施形態 上記実施形態では無線通信システムに適用する例にて説
明したが、光伝送システムなどのような他のシステムに
も同様に適用可能である。他のシステムも、バースト信
号を受信するシステムであれば、適用効果は大きい。

【０１０４】また、上記実施形態では、各回路の詳細構
成をＭＯＳトランジスタを用いて構成した場合について
説明したが、バイポーラトランジスタなど他のデバイス
を用いても同様に実現できる。また、ユニポーラトラン
ジスタも、他種類のものを適用できる。

【０１０５】さらに、上記実施形態では、振幅制限電位
の切り替え段数が５段の例を説明したが、それ以外の段
数であっても良い。

【０１０６】さらにまた、上記実施形態では、振幅制限
電位制御回路７内で立ち上がり検出回路１０を用いるも
のを示したが、その部分に、立ち下がり検出回路を用い
るようにしても良い。

【０１０７】また、上記実施形態では、振幅制限電位制
御回路７は、両振幅制限電位の電位差が大きくなる方向
だけに振幅制限電位を切り替えるものを示したが、電位
差が小さくなる方向にも振幅制限電位を切り替える制御
を行うようにしても良い。例えば、増幅回路２の出力信
号Ｍａｉｎが振幅制限電位を横切らない時間が所定時間
を越えた場合には、両振幅制限電位の電位差を１段階小
さくなるように切り替えても良い。

【０１０８】さらに、上記実施形態では、当初の振幅制
限電位を１段上の電位に切り替える場合においてのみ、
保護段数機能を適用したものを示したが、他の切替え時
にも、保護段数機能を適用するようにしても良い。

【０１０９】本発明は、実施形態でいう所の増幅回路、
第１の比較回路、信号レベル検知回路、積分回路、振幅
制限電位制御回路及び振幅制限電位発生回路の部分（信
号補償回路）に特徴を有し、その入力段側回路は検波回
路に限定されるものではなく、また、その出力段側回路
も第２の比較回路に限定されるものではない。

【０１１０】

【発明の効果】以上のように、本発明の信号補償回路及
び復調回路によれば、高速な直流電位補償が実行できる
と共に、同符号連続などによる直流変動をも補償でき、
さらには、ノイズ混入時の安定動作をも補償することが
できる。

【図面の簡単な説明】

【図１】実施形態の復調回路の全体構成を示すブロック
図である。

【図２】実施形態の振幅制限電位制御回路及び振幅制限
電位発生回路を設けた理由の説明図である。

【図３】実施形態の信号レベル検知回路の詳細構成例を
示すブロック図である。

【図４】図３の各部信号波形図である。

【図５】実施形態の振幅制限電位制御回路の詳細構成例
を示すブロック図である。

【図６】図５の各部タイミングチャートである。

【図７】実施形態の振幅制限電位発生回路の詳細構成例
を示すブロック図である。

【図８】図７の各部タイミングチャートである。

【図９】実施形態の信号レベル検知回路への入力信号
と、振幅制限電位との関係を示す説明図である。

【図１０】実施形態の復調回路の動作説明用各部信号波
形図（１）である。

【図１１】実施形態の復調回路の動作説明用各部信号波
形図（２）である。

【符号の説明】

１…検波回路、２…増幅回路、３…第１の比較回路、４
…第２の比較回路、５…信号レベル検知回路、６…積分
回路、７…振幅制限電位制御回路、８…振幅制限電位発
生回路、Ｃ０…コンデンサ、Ｒ０…抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 修一 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5K004 AA01 AA04 BA02 EA02 EH05 5K061 AA11 BB12 CC25 CC52 CD04 CD05

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力信号を増幅する出力信号レベル調整
   端子を有する増幅手段と、 コンデンサを要素として含み、このコンデンサでの充電
   電圧を上記出力信号レベル調整端子に与える積分手段
   と、 上記増幅手段からの出力信号の直流レベルの変動を検出
   して、上記積分手段の時定数に応じて、上記コンデンサ
   の充電電圧を変化させる低速補償手段と、 上記増幅手段からの出力信号の振幅レベルが振幅制限閾
   値レベルを越えたことを検知し、上記コンデンサの充電
   電圧を高速に変化させる高速補償手段と、 上記増幅手段からの出力信号の振幅レベルの変動に応
   じ、上記振幅制限閾値レベルを変更する振幅制限閾値レ
   ベル変更手段とを有することを特徴とする信号補償回
   路。
2. 【請求項２】 上記振幅制限閾値レベル変更手段は、上
   記増幅手段からの出力信号の振幅レベルの許容範囲をよ
   り大きくするように、上記振幅制限閾値レベルを変更す
   るものであることを特徴とする請求項１に記載の信号補
   償回路。
3. 【請求項３】 上記振幅制限閾値レベル変更手段は、上
   記増幅手段からの出力信号の振幅レベルが上記振幅制限
   閾値レベルを越えたことに応じ、上記振幅制限閾値レベ
   ルを変更することを特徴とする請求項２に記載の信号補
   償回路。
4. 【請求項４】 上記振幅制限閾値レベル変更手段は、少
   なくとも、当初の上記振幅制限閾値レベルを次の振幅制
   限閾値レベルへ変更するに際し、上記増幅手段からの出
   力信号の振幅レベルが上記振幅制限閾値レベルを越えた
   ことに対する保護段数機能を適用していることを特徴と
   する請求項３に記載の信号補償回路。
5. 【請求項５】 入力信号を検波する検波手段と、この検
   波手段からの復調信号を増幅する増幅手段と、この増幅
   手段からの出力信号を基準レベルと比較して、論理レベ
   ルを確定したデジタル信号を出力する比較手段とを有す
   る復調回路において、 請求項１〜４のいずれかに記載の信号補償回路を適用す
   ると共に、上記増幅手段が、その信号補償回路の要素と
   なっていることを特徴とする復調回路。