JP4460182B2

JP4460182B2 - 信号補償回路及び復調回路

Info

Publication number: JP4460182B2
Application number: JP2001071381A
Authority: JP
Inventors: 聡吉田; 晃堀川; 修一松本
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2001-03-14
Filing date: 2001-03-14
Publication date: 2010-05-12
Anticipated expiration: 2021-03-14
Also published as: US20020130698A1; US7035349B2; JP2002271429A

Description

【０００１】
【発明の属する技術分野】
本発明は信号補償回路及び復調回路に関し、例えば、移動体通信の受信装置などに適用し得るものである。
【０００２】
【従来の技術】
無線通信に多く用いられるＦＳＫ変調信号は、その信号周波数と予め規定された搬送波周波数との差などの影響により、検波信号の直流電位にオフセット変動が発生する。
【０００３】
米国特許第６，１０４，２３８号公報（以下、文献１と呼ぶ）には、この直流オフセット変動に追従するため、検波出力を平滑化し、その直流成分を前段のチャネル選択フィルタなどへの周波数制御信号に加算し、その中心周波数を変化させることにより検波回路出力の直流電位変動を抑制するものことが開示されている。
【０００４】
また、米国特許第５，４１２，６９２号公報（以下、文献２と呼ぶ）には、検波出力信号の最大レベルと最小レベルとを検出し、その中間電位を生成して比較回路の参照電位として用い、最終出力信号を得ることが開示されている。上述した中間電位が、検波出力の直流電位変動に追従している。
【０００５】
【発明が解決しようとする課題】
ある種の無線通信システムでは送信状態と受信状態が時分割されており、さらに送信状態と受信状態が連続で切り替わる場合以外にも、その切り替わり間に休止状態（電源電圧は印加されているが送信でも受信でもない状態）を有する場合が存在する。このため、通信装置が受信状態に切り替わった時点で、受信信号は受信装置部にバースト的に到達し、そのときの検波信号の直流電位は動的に変化する。
【０００６】
一般に、無線通信システムでは、その伝送信号の先頭にプリアンブルパターンが付加されており、上述した動的な直流電位補償のために用いられる。
【０００７】
しかし、そのパターン長は適用される無線通信システムによって異なり、極めて短いパターン長（例えば４ビット程度）にて信号復調するためには、この動的な直流電位に高速に追従する必要がある。
【０００８】
さらに、伝送信号はハイレベルの連続やロウレベルの連続の同符号連続パターンを含み、復調回路は、この同符号連続信号に対しても適用システムに規定された連続長までは信号誤りなく動作することが求められる。一般に、この同符号連続耐量と上述した高速直流電位補償の動作とは相反する。
【０００９】
文献１に記載の回路構成では、直流電位補償に要する時間は検波出力を平滑化する時間と、チャネル選択フィルタや検波回路の絶対遅延時間との総和となり、高次なフィルタを適用した復調回路では高速な直流電位補償が困難であるとい課題がある。
【００１０】
また、文献２に記載の回路構成「の場合にも、高速な直流電位補償を実現するには検波出力の最大レベル及び最小レベル検出用の積分回路の時定数を小さくする必要があり、相反して同符号連続耐量が劣化するという課題がある。
【００１１】
そのため、高速な直流電位補償が実行できると共に、同符号連続などによる直流変動をも補償可能な復調回路が望まれており、また、そのような復調回路に適用するのに好適な信号補償回路も望まれている。
【００１２】
【課題を解決するための手段】
かかる課題を解決するため、第１の本発明の信号補償回路は、入力信号を増幅する出力信号レベル調整端子を有する増幅手段と、コンデンサを要素として含み、このコンデンサでの充電電圧を上記出力信号レベル調整端子に与える積分手段と、上記増幅手段からの出力信号の直流レベルの変動を検出して、上記積分手段の時定数に応じて、上記コンデンサの充電電圧を変化させる低速補償手段と、上記増幅手段からの出力信号の振幅レベルが振幅制限閾値レベルを越えたことを検知し、上記コンデンサの充電電圧を高速に変化させる高速補償手段と、上記増幅手段からの出力信号の振幅レベルの変動に応じ、上記振幅制限閾値レベルを変更する振幅制限閾値レベル変更手段とを有することを特徴とする。
【００１３】
また、第２の本発明の復調回路は、入力信号を検波する検波手段と、この検波手段からの復調信号を増幅する増幅手段と、この増幅手段からの出力信号を基準レベルと比較して、論理レベルを確定したデジタル信号を出力する比較手段とを有するものであって、第１の本発明の信号補償回路を適用すると共に、上記増幅手段が、その信号補償回路の要素となっていることを特徴とする。
【００１４】
【発明の実施の形態】
（Ａ）一実施形態
以下、本発明による信号補償回路及び復調回路の一実施形態を、図面を参照しながら説明する。
【００１５】
（Ａ−１−１）実施形態の復調回路の構成
図１は、実施形態の復調回路の全体構成を示すブロック図である。
【００１６】
図１において、実施形態の復調回路は、検波回路１、増幅回路２、第１の比較回路３、第２の比較回路４、信号レベル検知回路５、抵抗Ｒ０、コンデンサＣ０、振幅制限電位制御回路７及び振幅制限電位発生回路８を有する。なお、抵抗Ｒ０及びコンデンサＣ０は、積分回路６を構成している。増幅回路２、第１の比較回路３、信号レベル検知回路５、抵抗Ｒ０、コンデンサＣ０、振幅制限電位制御回路７及び振幅制限電位発生回路８が、実施形態の信号補償回路を構成している。
【００１７】
検波回路１は、入力信号（例えばＦＳＫ変調信号）を復調してアナログ信号として増幅回路２に出力するものである。
【００１８】
増幅回路２は、復調アナログ信号を第１及び第２の比較回路３及び４が動作可能な振幅レベルまで増幅して、第１及び第２の比較回路３及び４、並びに、信号レベル検知回路５に出力するものである。増幅回路２は、出力電圧調整端子２ａを有し、この出力電圧調整端子２ａに入力された電圧に応じて、その出力電圧Ｍａｉｎを変化させる。増幅回路２は、出力電圧調整端子２ａに入力された電圧が増加すると、出力電圧Ｍａｉｎを減少させ、出力電圧調整端子２ａに入力された電圧が減少すると、出力電圧Ｍａｉｎを増加させるように動作するものである。
【００１９】
第１の比較回路３は、自己への入力信号電圧（増幅回路２の出力電圧）Ｍａｉｎを論理レベル確定用基準電位Ｖｔｈとレベル比較し、論理レベル確定用基準電位Ｖｔｈを超えた場合は出力電圧を上昇させ、論理レベル確定用基準電位Ｖｔｈを下回った場合は出力電圧を減少させるものである。
【００２０】
第２の比較回路４は、第１の比較回路３と同様に、自己への入力信号電圧（増幅回路２の出力電圧）Ｍａｉｎを論理レベル確定用基準電位Ｖｔｈとレベル比較するものであるが、その比較結果を、ロジックレベル（例えばＣＭＯＳレベル）で、当該復調回路の出力信号として送出するものである。
【００２１】
抵抗Ｒ０及びコンデンサＣ０は、上述したように、積分回路６を構成しているものである。この積分回路６の入力端（抵抗Ｒ０の一端）は、第１の比較回路３の出力端に接続されており、第１の比較回路３からの出力電圧に応じ、しかも、時定数Ｒ０×Ｃ０に応じて、充放電し、抵抗Ｒ０及びコンデンサＣ０の接続点Ｏｆｆｃｏｎｔの電位（積分電圧）を変化させるようになされている。また、抵抗Ｒ０及びコンデンサＣ０の接続点Ｏｆｆｃｏｎｔは、信号レベル検知回路５の出力端に接続されており、信号レベル検知回路５の出力電流の押し出し、引き込みによっても、充放電し、を変化させるようになされている。接続点Ｏｆｆｃｏｎｔの電位は、増幅回路２の出力電圧調整端子２ａに印加されるようになされている。
【００２２】
信号レベル検知回路５は、増幅回路２の出力電圧Ｍａｉｎが基準高電位Ｖｈｉｇｈを超えた場合には、出力電流を押し出してコンデンサＣ０を充電させると共に、振幅制限電位制御回路７へ基準高電位Ｖｈｉｇｈを超えた情報としてOverＶＨ信号を出力するものである。また、信号レベル検知回路５は、増幅回路２の出力電圧Ｍａｉｎが基準低電位Ｖｌｏｗを下回った場合には、出力電流を引き込んでコンデンサＣ０を放電させると共に、振幅制限電位制御回路７へ基準低電位Ｖｌｏｗより低下した情報としてUnderＶＬ信号を出力するものである。さらに、信号レベル検知回路５は、増幅回路２の出力電圧Ｍａｉｎが両基準電位Ｖｌｏｗ〜Ｖｈｉｇｈ間の範囲内の場合には電流の押し出しも引き込みも実施せず、またOverＶＨ信号及びUnderＶＬ信号も出力しないものである。
【００２３】
振幅制限電位制御回路７は、信号レベル検知回路５からOverＶＨ信号及びUnderＶＬ信号を受信し、この受信を契機として制御信号を生成し、振幅制限電位発生回路８を制御するものである。
【００２４】
振幅制限電位発生回路８は、振幅制限電位制御回路７からの制御信号に応動して、信号レベル検知回路５へ与える両基準電位Ｖｈｉｇｈ及びＶｌｏｗ間の電位差を制御するものである。
【００２５】
以上のように、増幅回路２、第１の比較回路３及び積分回路６は、負帰還回路を構成している。この負帰還回路は、増幅後の復調信号の直流電位Ｍａｉｎを論理レベル確定用基準電位Ｖｔｈと同じ電位に安定させるためのものである。その追従速度は、抵抗Ｒ０及びコンデンサＣ０の時定数Ｒ０×Ｃ０によって決定され、低速な直流電位変動に対応するようになされている。逆に言えば、低速な直流電位変動に対応するように、抵抗Ｒ０及びコンデンサＣ０の時定数Ｒ０×Ｃ０が選定されている。
【００２６】
また、増幅回路２、信号レベル検知回路５、及び、積分回路６内のコンデンサＣ０も、負帰還回路を構成している。この負帰還回路は、復調信号の電圧振幅が基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内になるようするものである。なお、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈの中央電位が、論理レベル確定用基準電位Ｖｔｈになっている。この負帰還回路は、帰還ループ内部に抵抗Ｒ０を含まないため、信号レベル検知回路５の検知結果は極めて高速に反映されるものである。
【００２７】
以上のように、実施形態の特徴は、帰還ループを２つ有し、低速な直流変動には低速ループで追従し、高速な信号変動には高速ループで追従する点にある。また、実施形態の特徴は、増幅回路２、信号レベル検知回路５、及び、積分回路６内のコンデンサＣ０でなる高速負帰還回路に対し、高速負帰還を起動させる基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈを、増幅回路２の出力電圧Ｍａｉｎの振幅に依存して制御する点にある。
【００２８】
（Ａ−１−２）実施形態の復調回路の基本動作
まず、実施形態の復調回路の基本動作を説明する。
【００２９】
変調されている入力信号は、検波回路１によって信号復調される。復調されたアナログ信号は、増幅回路２によって増幅される。
【００３０】
検波回路１からの出力復調信号の直流電位が変動していても、増幅回路２の出力信号の直流電位は、以下のようにして論理レベル確定用基準電位Ｖｔｈと同電位となる。
【００３１】
増幅回路２の出力電位Ｍａｉｎは、第１の比較回路３によって論理レベル確定用基準電位Ｖｔｈと比較される。電位Ｍａｉｎが論理レベル確定用基準電位Ｖｔｈより大きい場合には、第１の比較回路３の出力により、抵抗Ｒ０を介してコンデンサＣ０が充電され、その積分電圧が上昇する。この上昇した積分電圧は増幅回路２の出力電圧調整端子２ａに入力されているため、増幅回路２は出力電位Ｍａｉｎを減少させる。これに対して、電位Ｍａｉｎが論理レベル確定用基準電位Ｖｔｈより小さい場合には、第１の比較回路３の出力により、抵抗Ｒ０を介してコンデンサＣ０が放電され、その積分電圧が下降する。この下降した積分電圧は増幅回路２の出力電圧調整端子２ａに入力されているため、増幅回路２は出力電位Ｍａｉｎを上昇させる。
【００３２】
このような負帰還動作が定常的に繰り返されることにより、増幅回路２からの出力電位Ｍａｉｎは基準電位Ｖｔｈと同電位となる。
【００３３】
また、検波回路１からの出力復調信号の信号振幅が変動しても、増幅回路２の出力信号Ｍａｉｎの振幅は、以下に記載する動作により、基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内となる。なお、以下では、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈが固定電位として説明する。
【００３４】
増幅回路２の出力信号（の電位）Ｍａｉｎは信号レベル検知回路５に入力され、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈと比較される。
【００３５】
電位Ｍａｉｎが基準高電位Ｖｈｉｇｈを超えた場合には、信号レベル検知回路５は出力電流を押し出すため、コンデンサＣ０を直接充電し、その積分電圧を高速に上昇させる。積分電圧は増幅回路２の出力電圧調整端子２ａに入力されているため、増幅回路２は電位Ｍａｉｎを低下させるよう動作し、電位Ｍａｉｎが基準高電位Ｖｈｉｇｈ以下になった時点で信号レベル検知回路５の出力電流が０となる。このとき、コンデンサＣ０の積分電圧は一定値となり、同時に、電位Ｍａｉｎは一定値（Ｖｈｉｇｈ）となる。
【００３６】
逆に、電位Ｍａｉｎが基準低電位Ｖｌｏｗより低下した場合には、信号レベル検知回路５は出力電流を引き込むため、コンデンサＣ０を直接放電し、その積分電圧を高速に減少させる。積分電圧は増幅回路２の出力電圧調整端子２ａに入力されているため、増幅回路２は電位Ｍａｉｎを増加させるよう動作し、電位Ｍａｉｎが基準電位Ｖｌｏｗ以上になった時点で信号レベル検知回路５の出力電流が０となる。このとき、コンデンサＣ０の積分電圧は一定値となり、同時に、電位Ｍａｉｎは一定値（Ｖｌｏｗ）となる。
【００３７】
また、電位Ｍａｉｎが基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内である場合には、信号レベル検知回路５の出力電流は０となり、コンデンサＣ０に影響を与えない。
【００３８】
以上の動作により、増幅回路２からの出力信号（増幅後の復調信号Ｍａｉｎ）の電圧振幅は、基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内となる。
【００３９】
増幅後の復調信号Ｍａｉｎは、第２の比較回路４に入力されており、論理レベル確定用基準電位Ｖｔｈと比較され、ロジックレベルとして出力される。
【００４０】
上記では、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈが固定電位であるとして説明を行ったが、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈも、振幅制限電位制御回路７及び振幅制限電位発生回路８の機能により、増幅回路２からの出力信号の電圧振幅の変動を考慮して可変している。すなわち、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈの電位差を制御している。なお、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈの電位差がいかなる値のときにも、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈ間の中心電位は、電位Ｖｔｈである。
【００４１】
基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈを制御するようにしたのは、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈが固定電位にした場合に、第２の比較回路４から次のような場合などに誤った出力信号が送出される恐れがあるためである。
【００４２】
図２（Ｂ）に示す希望波と、図２（Ｂ）に示す同一チャネルの妨害波（希望波と同一周波数の妨害波）とが重畳されて図２（Ｃ）に示すように到来した場合にも、上述した高速負帰還機能（振幅制限機能）が動作し、増幅回路２からは、図２（Ｄ）に示すような復調信号が出力され、その結果、第２の比較回路４からも誤った出力信号が送出されることがある。なお、図２（Ｅ）は、図２（Ｂ）に示す希望波に関し、第２の比較回路４からの期待される出力信号を表している。
【００４３】
なお、固定の基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈ間の電位差を大きくした場合には、同一チャネルの妨害波の重畳による課題を未然に防止し得るが、検波回路１からの復調信号における直流電位オフセット変動の高速補償が困難になる。
【００４４】
そこで、この実施形態の場合には、振幅制限電位制御回路７及び振幅制限電位発生回路８を設け、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈも、振幅制限電位制御回路７及び振幅制限電位発生回路８の機能により、増幅回路２からの出力信号の電圧振幅の変動を考慮して可変することとしている。
【００４５】
なお、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈの可変動作の詳細は後述する。
【００４６】
（Ａ−２）信号レベル検知回路５の詳細構成例及び動作
次に、信号レベル検知回路５の詳細構成例及び動作を、図３及び図４を参照しながら説明する。
【００４７】
図３は、信号レベル検知回路５の詳細構成例を示すブロック図である。図３において、信号レベル検知回路５は、２個の比較回路Ｃｏｍｐ１及びＣｏｍｐ２と、ＰＭＯＳトランジスタＭ１１と、ＮＭＯＳトランジスタＭ１２とを有する。
【００４８】
電源端子Ｖｄｄ（＝２×Ｖｔｈ）及び接地間には、ＰＭＯＳトランジスタＭ１１のソース端子及びドレイン端子と、ＮＭＯＳトランジスタＭ１２のドレイン端子及びソース端子とが直列に接続されている。ＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２はそれぞれ、スイッチングトランジスタとして設けられているものでおり、ＰＭＯＳトランジスタＭ１１のドレイン端子と、ＮＭＯＳトランジスタＭ１２のドレイン端子との接続点は、上述した積分回路６におけるコンデンサＣ０及び抵抗Ｒ０の接続点Ｏｆｆｃｏｎｔに接続されている。
【００４９】
すなわち、ＰＭＯＳトランジスタＭ１１がオン、ＮＭＯＳトランジスタＭ１２がオフのときは積分回路６へ充電電流が流れ、逆に、ＰＭＯＳトランジスタＭ１１がオフ、ＮＭＯＳトランジスタＭ１２がオンのときは積分回路６から放電電流を引き込み、ＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２が共にオフのときは積分回路６へなんらの影響も与えない。
【００５０】
ＰＭＯＳトランジスタＭ１１をオンオフ制御するものとして比較回路Ｃｏｍｐ１が設けられており、また、ＮＭＯＳトランジスタＭ１２をオンオフ制御するものとして比較回路Ｃｏｍｐ２が設けられている。
【００５１】
比較回路Ｃｏｍｐ１の正極入力端子に基準高電位Ｖｈｉｇｈが入力され、その負極入力端子には、増幅後の復調信号Ｍａｉｎが入力されている。比較回路Ｃｏｍｐ１は、復調信号Ｍａｉｎが基準高電位Ｖｈｉｇｈより大きいときに、ＰＭＯＳトランジスタＭ１１をオン動作する。なお、比較回路Ｃｏｍｐ１の出力端子は、ＰＭＯＳトランジスタＭ１１のゲート端子に接続されているだけでなく、振幅制限電位制御回路７のOverＶＨ信号の入力端子にも接続されている。
【００５２】
また、他方の比較回路Ｃｏｍｐ２の正極入力端子に基準低電位Ｖｌｏｗが入力され、その負極入力端子には、増幅後の復調信号Ｍａｉｎが入力されている。比較回路Ｃｏｍｐ２は、復調信号Ｍａｉｎが基準低電位Ｖｌｏｗより小さいときに、ＮＭＯＳトランジスタＭ１２をオン動作する。なお、比較回路Ｃｏｍｐ２の出力端子は、ＮＭＯＳトランジスタＭ１２のゲート端子に接続されているだけでなく、振幅制限電位制御回路７のUnderＶＬ信号の入力端子にも接続されている。
【００５３】
例えば、図４（Ａ）に示すような増幅後の復調信号Ｍａｉｎが入力された場合には、OverＶＨ信号及びUnderＶＬ信号はそれぞれ、図４（Ｂ）、（Ｃ）に示すようなものとなる。
【００５４】
（Ａ−３）振幅制限電位制御回路７の詳細構成例及び動作
次に、振幅制限電位制御回路７の詳細構成例及び動作を、図５及び図６を参照しながら説明する。
【００５５】
図５は、振幅制限電位制御回路７の詳細構成例を示すブロック図である。図５において、振幅制限電位制御回路７は、２個の１ビットＡ／Ｄコンバータ回路ＡＤ１及びＡＤ２と、反転バッファIＮＶと、セットリセット型フリップフロップＲＳと、論理和回路ＯＲと、２：１セレクタ回路ＳＥＬと、立ち上がり検出回路１０と、６個の D型フリップフロップＤＦＦ１〜ＤＦＦ６とを有する。
【００５６】
１ビットＡ／Ｄコンバータ回路ＡＤ１は、信号レベル検知回路５から入力されたOverＶＨ信号をデジタル信号レベルに変換するものである。反転バッファIＮＶは、Ａ／Ｄコンバータ回路ＡＤ１からのデジタル信号を反転して、セットリセット型フリップフロップＲＳのセット入力端子及び２入力論理和回路ＯＲの一方の入力端子に与えるものである。また、１ビットＡ／Ｄコンバータ回路ＡＤ２は、信号レベル検知回路５から入力されたUnderＶＬ信号を、デジタル信号レベルに変換し、セットリセット型フリップフロップＲＳのリセット入力端子及び２入力論理和回路ＯＲの他方の入力端子に与えるものである。
【００５７】
セットリセット型フリップフロップＲＳは、反転バッファＩＮＶから有意な（ハイレベルの）デジタル信号が到来したときに、非反転出力端子Ｑをハイレベルにすると共に、Ａ／Ｄコンバータ回路ＡＤ２から有意な（ハイレベルの）デジタル信号が到来したときに、非反転出力端子Ｑをローレベルにし、その出力信号を２：１セレクタ回路ＳＥＬの一方の入力端子に与えるものである。論理和回路ＯＲは、反転バッファＩＮＶから出力されたデジタル信号及びＡ／Ｄコンバータ回路ＡＤ２から出力されたデジタル信号の論理和をとって、２：１セレクタ回路ＳＥＬの他方の入力端子に与えるものである。
【００５８】
また、セレクタ回路ＳＥＬは、Ｄ型フリップフロップＤＦＦ２の非反転出力信号oneＰが選択制御信号として与えられ、選択制御信号oneＰがローレベルのときに、セットリセット型フリップフロップＲＳの出力信号を選択し、選択制御信号oneＰがハイレベルのときに、論理和回路ＯＲの出力信号を選択して立ち上がり検出回路１０に与えるものである。
【００５９】
立ち上がり検出回路１０は、例えば、図５に示すように、Ｄ型フリップフロップＤＦＦ０と論理積回路ＡＮＤとでなり、セレクタ回路ＳＥＬからの出力信号の立ち上がりを検出し、十分に高速なクロックＣＬＫの１周期の幅を有する検出信号を形成して、D型フリップフロップＤＦＦ１〜ＤＦＦ６のクロック入力端子に与えるものである。クロックＣＬＫは、適用される無線システムにて規定された最高伝送信号速度（例えば１Ｍbps）より十分高速なもの（例えば１２ＭＨz）である。
【００６０】
D型フリップフロップＤＦＦ１〜ＤＦＦ６は、シフトレジスタ的に縦続接続されているものである。初段のD型フリップフロップＤＦＦ１のデータ入力端子はハイレベル（Ｖｄｄ）になっている。従って、シフト動作が繰り返される毎に、ハイレベルを保持するD型フリップフロップの数が多くなっていくようになされている。
【００６１】
D型フリップフロップＤＦＦ２〜ＤＦＦ６の非反転信号oneＰ〜fiveＰ及び反転信号oneＮ〜fiveＮが、当該振幅制限電位制御回路７からの出力信号として振幅制限電位発生回路８に与えられる。
【００６２】
なお、D型フリップフロップＤＦＦ１〜ＤＦＦ６は、当該復調回路が復調動作（検波動作）を開始する前においては、全てローレベルになっている。図示は省略するが、例えば、リセット入力端子へのリセット信号の入力による。
【００６３】
次に、振幅制限電位制御回路７の動作について、図６のタイムチャートを参照しながら説明する。
【００６４】
信号レベル検知回路５から入力されたOverＶＨ及びUnderＶＬ信号はそれぞれ、１ビットA／Dコンバータ回路ＡＤ１及びＡＤ２によりデジタル信号レベルに変換される。ここで、OverＶＨ信号はデジタル信号レベルに変換された後、極性反転バッファIＮＶにより、その論理極性が反転するため、有意な論理極性はUnderＶＬ信号と等しくなる（図６（Ｄ）、（Ｅ））。従って、OverＶＨ信号が入力された場合には、セットリセット型フリップフロップＲＳはハイレベルとなり、UnderＶＬ信号が入力された場合には、セットリセット型フリップフロップＲＳはローレベルとなる。
【００６５】
ここで、セットリセット型フリップフロップＲＳの出力がローレベルからハイレベルへ遷移した場合には、図１の増幅回路２の出力信号が、信号レベル検知回路５の振幅制限電位（基準電位）Ｖｈｉｇｈ及びＶｌｏｗを共に確実に横切ったことを示している。一方、論理和回路ＯＲの出力は、どちらかの信号が入力された場合にハイレベルとなる。セットリセット型フリップフロップＲＳの出力及び論理和回路ＯＲの出力は、セレクタ回路ＳＥＬによりどちらか一方が選択される（図６（Ｆ））。
【００６６】
セレクタ回路ＳＥＬの選択動作は、D型フリップフロップＤＦＦ２の出力（oneＰ）によって制御されており、oneＰ信号がハイレベルのとき、論理和回路ＯＲの出力が選択され、逆に、oneＰ信号がローレベルのとき、セットリセット型フリップフロップＲＳの出力が選択される。
【００６７】
すなわち、この振幅制限電位制御回路７の全体動作において、セットリセット型フリップフロップＲＳの出力がローレベルからハイレベルへ遷移した後、D型フリップフロップＤＦＦ２の出力（oneＰ）をローレベルからハイレベルへ遷移させる仕組みを実現することにより、図１の増幅回路２の出力が信号レベル検知回路の振幅制限電位Ｖｈｉｇｈ及びＶｌｏｗを共に確実に横切ったことを保証でき、確実な直流電位補正の実現に寄与する。
【００６８】
立ち上がり検出回路１０は、適用される無線システムにて規定された最高伝送信号速度（例えば１Ｍbps）より十分高速なクロック（例えば１２ＭＨz）ＣＬＫにて、セレクタ回路ＳＥＬにより選択されたセットリセット型フリップフロップＲＳあるいは論理和回路ＯＲの出力の立ち上がり検出を行う（図６（Ｇ））。この立ち上がり検出出力は、OverＶＨ信号及びUnderＶＬ信号が極めて近接して到来した場合でも、無線システムにて規定された最高伝送信号速度の１周期程度の間隔となるため、D型フリップフロップＤＦＦ１〜ＤＦＦ６の誤動作防止に寄与する。
【００６９】
立ち上がり検出回路１０の出力は、D型フリップフロップＤＦＦ１〜ＤＦＦ６のクロック入力端子に入力される。Ｄ型フリップフロップＤＦＦ１〜ＤＦＦ６はシフトレジスタを構成しているため、セレクタ回路ＳＥＬの出力を契機として、内部保持レベルが順次ＤＦＦ１からＤＦＦ６の順でシフトする（図６（Ｉ）〜（Ｍ））。ここで、初段のD型フリップフロップＤＦＦ１は保護機能を目的として挿入されており、セットリセット型フリップフロップＲＳの初期状態がローレベルであったとしても、１度目のOverＶＨ信号の入力を契機としてD型フリップフロップＤＦＦ２の出力（oneＰ）が遷移しないことを保証する。この動作は、セットリセット型フリップフロップＲＳの出力がローレベルからハイレベルへ遷移した後、D型フリップフロップＤＦＦ２の出力（oneＰ）をローレベルからハイレベルへ遷移させる仕組みと合わせて、増幅回路２の出力の直流電位補正をより確実なものとする。
【００７０】
以上のように、振幅制限電位制御回路７は、信号レベル検知回路５からのOverＶＨ信号及びUnderＶＬ信号の入力を契機として、oneＰ〜fiveＰ信号及びoneＮ〜fiveＮ信号を振幅制限電位発生回路８に出力するものであり、oneＰ〜fiveＰ信号について言えば、ハイレベルをとるものが順次増えていく。
【００７１】
（Ａ−５）振幅制限電位発生回路８の詳細構成例及び動作
次に、振幅制限電位発生回路８の詳細構成例及び動作を、図７及び図８を参照しながら説明する。
【００７２】
図７は、振幅制限電位発生回路８の詳細構成例を示すブロック図である。図７において、振幅制限電位発生回路８は、１４個の抵抗Ｒ１〜Ｒ１４と、５個のＰＭＯＳトランジスタＭ１〜Ｍ５と、５個のＮＭＯＳトランジスタＭ６〜Ｍ１０とを有する。
【００７３】
電源電圧Ｖｄｄ及び接地間には、電源電圧Ｖｄｄ側から、１４個の抵抗Ｒ７〜Ｒ１、Ｒ８〜Ｒ１４が直列に接続されている。
【００７４】
抵抗Ｒ７〜Ｒ３にはそれぞれ、並列に、スイッチング動作するＰＭＯＳトランジスタＭ１〜Ｍ５が接続されており、対応するＰＭＯＳトランジスタＭ１〜Ｍ５のオン動作によって、当該抵抗Ｒ７〜Ｒ３を短絡し得るようになされている。ＰＭＯＳトランジスタＭ１〜Ｍ５のゲート端子には、振幅制限電位制御回路７からのoneＮ〜fiveＮ信号が与えられるようになされている。
【００７５】
同様に、抵抗Ｒ１４〜Ｒ１０にはそれぞれ、並列に、スイッチング動作するＮＭＯＳトランジスタＭ６〜Ｍ１０が接続されており、対応するＮＭＯＳトランジスタＭ６〜Ｍ１０のオン動作によって、当該抵抗Ｒ１４〜Ｒ１０を短絡し得るようになされている。ＮＭＯＳトランジスタＭ６〜Ｍ１０のゲート端子には、振幅制限電位制御回路７からのoneＰ〜fiveＰ信号が与えられるようになされている。
【００７６】
なお、振幅制限電位制御回路７に対する説明から明らかなように、oneＮ信号とoneＰ信号とは相補信号であるため、ＰＭＯＳトランジスタＭ１がオンのときはＮＭＯＳトランジスタＭ６もオンする。他のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタについても同様である。
【００７７】
抵抗Ｒ２及びＲ１の接続点の電位が、基準高電位（上側振幅制限電位）Ｖｈｉｇｈとして信号レベル検知回路５に与えられると共に、抵抗Ｒ８及びＲ９の接続点の電位が、基準低電位（下側振幅制限電位）Ｖｌｏｗとして信号レベル検知回路５に与えられるようになされている。
【００７８】
次に振幅制限電位発生回路８の動作を、図８のタイミングチャートを参照しながら、説明する。
【００７９】
なお、初期状態として、oneＰ〜fiveＰ信号がローレベル、oneＮ〜fiveＮ信号がハイレベルとする。また、各抵抗Ｒ１〜Ｒ１４の抵抗値に対し、以下の関係が成立するものとする。
【００８０】
Ｒ１＝Ｒ８、Ｒ２＝Ｒ９、Ｒ３＝Ｒ１０、Ｒ４＝Ｒ１１、
Ｒ５＝Ｒ１２、Ｒ６＝Ｒ１３、Ｒ７＝Ｒ１４ …（１）
このとき、全てのＮＭＯＳトランジスタＭ６〜Ｍ１０も、全てのＰＭＯＳトランジスタＭ１〜Ｍ５もオフ状態（不通状態）となる。従って、基準電位Ｖｈｉｇｈ及びＶｌｏｗは、電源電位Ｖｄｄと抵抗Ｒ１〜Ｒ１４の抵抗値で決定される抵抗分圧電位となり、それぞれ、以下のようになる。なお、（２）式における総和ΣＲｎはｎが１〜７についてである。
【００８１】
Ｖｈｉｇｈ＝（Ｖｄｄ／２）
×｛１＋（Ｒ１／（ΣＲｎ）｝ …（２）
Ｖｌｏｗ＝Ｖｄｄ−Ｖｈｉｇｈ …（３）
次に、oneＰ信号がハイレベル、oneＮ信号がローレベルに同時に遷移したとすると、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ６が共にオン状態（導通状態）となり、抵抗Ｒ７及び抵抗Ｒ１４は短絡される。このため、基準電位Ｖｈｉｇｈ及びＶｌｏｗは、電源電位Ｖｄｄと抵抗Ｒ１〜Ｒ６、Ｒ８〜Ｒ１３の抵抗値で決定される抵抗分圧電位となり、それぞれ、以下のようになる。なお、（４）式における総和ΣＲｎはｎが１〜６についてである。
【００８２】
Ｖｈｉｇｈ＝（Ｖｄｄ／２）
×｛１＋（Ｒ１／（ΣＲｎ）｝ …（４）
Ｖｌｏｗ＝Ｖｄｄ−Ｖｈｉｇｈ …（５）
すなわち、oneＰ信号からfiveＰ信号へ順次ハイレベルをとる信号が増えると共に、同時に、oneＮ信号からfiveＮ信号へ順次ローレベルをとる信号が増えるように遷移したすると、それによりオン状態（導通状態）となったＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの個数によって、基準電位Ｖｈｉｇｈ及びＶｌｏｗは定まる。図８に示すように、oneＰ信号〜fiveＰ信号に基づいて、ｍ（ｍは０〜５のいずれか）個のＰＭＯＳトランジスタがオン状態になり、同時に、oneＮ信号〜fiveＮ信号に基づいて、ｍ個のＮＭＯＳトランジスタがオン状態になったときの基準電位Ｖｈｉｇｈ及びＶｌｏｗは、次の一般式で表すことができる。なお、（６）式における総和ΣＲｎはｎが１〜（７−ｍ）についてである。
【００８３】
Ｖｈｉｇｈ＝（Ｖｄｄ／２）
×｛１＋（Ｒ１／（ΣＲｎ）｝ …（６）
Ｖｌｏｗ＝Ｖｄｄ−Ｖｈｉｇｈ …（７）
以上のように、振幅制限電位発生回路８は、振幅制限電位制御回路７の出力に応じて、信号レベル検知回路５の基準電位Ｖｈｉｇｈ及びＶｌｏｗの電位差を、Ｖｄｄ／２を中心に順次拡大していくものである。
【００８４】
以上詳細に説明した信号レベル検知回路５、振幅制限電位制御回路７、振幅制限電位発生回路８の機能によって、図１に示す増幅回路２の出力信号Ｍａｉｎの振幅に応じ、図９に示すように、振幅制限電位Ｖｈｉｇｈ及びＶｌｏｗは段階的に増大するように遷移していく。
【００８５】
（Ａ−６）実施形態の復調回路の動作例
次に、信号レベル検知回路５、振幅制限電位制御回路７及び振幅制限電位発生回路８の詳細構成をも踏まえて、実施形態の復調回路の第１の動作例を、図１０を参照しながら説明する。
【００８６】
なお、上述した基本動作の説明と重複する箇所もあるが、その箇所は簡単に又は省略して説明する。また、論理レベル確定用基準電位Ｖｔｈは、振幅制限電位Ｖｈｉｇｈ及びＶｌｏｗの中間電位Ｖｄｄ／２とする。さらに、振幅制限電位Ｖｈｉｇｈ及びＶｌｏｗの初期電位差は、検波回路１によって復調される希望波信号の最小振幅程度となるように設定する。
【００８７】
今、図１０の時間ｔ＝０において、希望波が到来したとすると、希望波の周波数と予め規定された搬送波周波数との差などの影響により、検波回路１によって検波された、図１０（Ａ）に示す検波信号Ｄｅｍｏｄには、その直流電位に動的なオフセット変動が発生する。ここでは、直流電位変動を下向きに発生した場合を説明する。検波回路１の出力信号Ｄｅｍｏｄは増幅回路２によって線形増幅された後、第１の比較回路３、第２の比較回路４、信号レベル検知回路５に入力される。ここで、増幅回路２の出力信号Ｍａｉｎがその直流電位変動により信号レベル検知回路５に入力されている基準低電位Ｖｌｏｗを下回ったとすると、信号レベル検知回路５の動作により、コンデンサＣ０は急激に放電する。このため、増幅回路２の出力信号Ｍａｉｎの直流電位は急激に上昇し（図１０の高速負帰還の期間）、基準低電位Ｖｌｏｗと同電位になるよう高速に補正される。
【００８８】
その後、検波回路１の出力Ｄｅｍｏｄにおける希望波の交流成分により、増幅回路２の出力Ｍａｉｎが基準高電位Ｖｈｉｇｈに達するが、この時点では、振幅制限電位制御回路７は上述した保護機能のため振幅制限電位を切り替えない。このため、増幅回路２の出力信号Ｍａｉｎが基準高電位Ｖｈｉｇｈを越えた時点で、信号レベル検知回路７はコンデンサＣ０を急激に充電させ、その結果、増幅回路２の出力信号Ｍａｉｎの電位は急激に降下し、基準高電位Ｖｈｉｇｈを大きく上回ることはない。
【００８９】
続く希望波の交流成分により、増幅回路２の出力信号Ｍａｉｎは再度基準低電位Ｖｌｏｗに達するが、この時点においても、振幅制限電位制御回路７の保護機能のため、基準低電位Ｖｌｏｗに変化がないため、信号レベル検知回路５は、コンデンサＣ０を急激に放電させ、これにより、増幅回路２の出力信号Ｍａｉｎの電位は急激に上昇し、基準低電位Ｖｌｏｗを大きく下回ることはない。この時点で、振幅制限電位制御回路７内のセットリセット型フリップフロップＲＳの出力はローレベルである。
【００９０】
その後、再度、増幅回路２の出力信号Ｍａｉｎが基準高電位Ｖｈｉｇｈに達した時点で、振幅制限電位制御回路７のセットリセット型フリップフロップＲＳの出力はハイレベルとなるため、増幅回路２の出力信号Ｍａｉｎが確実に基準高電位Ｖｈｉｇｈ及び基準低電位Ｖｌｏｗを横切ったと認識し（両基準電位の少なくとも１回ずつの横切りによる）、振幅制限電位制御回路７は、振幅制限電位（基準高電位及び基準低電位）の切り替え制御を発動する（図１０のoneＰ信号）。従って、基準高電位Ｖｈｉｇｈ及び基準低電位Ｖｌｏｗの電位差は１段階分だけ拡大される。
【００９１】
さらに続く交流成分以降は、増幅回路２の出力信号Ｍａｉｎが基準高電位Ｖｈｉｇｈを上回る、あるいは、基準低電位Ｖｌｏｗを下回る度に、基準高電位Ｖｈｉｇｈ及び基準低電位Ｖｌｏｗの電位差が拡大され、振幅制限電位制御回路７によるその拡大動作は、増幅回路２の出力信号Ｍａｉｎの振幅が基準高電位Ｖｈｉｇｈ及び基準低電位Ｖｌｏｗの電位差を下回るまで繰り返される。図１０は、３段階の電位差の拡大によって、出力信号Ｍａｉｎの振幅が基準高電位Ｖｈｉｇｈ及び基準低電位Ｖｌｏｗの電位差を下回るようになった例を示している。
【００９２】
このような状態において、時点ｔ＝ｔ１から、検波回路１の出力信号Ｄｅｍｏｄに同符号連続が発生したとしてと（図１０ではハイレベル連続の例）、増幅回路２の出力信号Ｍａｉｎは両基準電位Ｖｈｉｇｈ及びＶｌｏｗの間に位置するため、信号レベル検知回路５によるコンデンサＣ０の高速充電及び放電動作は実行されない。しかし、この場合には、増幅回路２の出力信号Ｍａｉｎは、第１の比較回路３、抵抗Ｒ０及びコンデンサＣ０による低速負帰還作用のため、図１０に示すように、時定数Ｒ０×Ｃ０によって電位Ｖｄｄ／２（＝Ｖｔｈ）に向かって降下する。
【００９３】
ここで、時定数Ｒ０×Ｃ０は適用される無線システムにおいて規定される同符号連続長まで十分保証できる定数に設定しておく。
【００９４】
続く検波回路１の出力信号Ｄｅｍｏｄの次の交流成分により増幅回路２の出力信号Ｍａｉｎが基準低電位Ｖｌｏｗを下回ると、両基準電位Ｖｈｉｇｈ及びＶｌｏｗの電位差は再度拡大するが（図１０中の時点ｔ＝ｔ２）、低速負帰還は定常的に作用し続けるため、以後の増幅回路２の出力信号Ｍａｉｎの直流電位は、第１の比較回路３による符号確定用基準電位Ｖｄｄ／２に向かって収束する。
【００９５】
次に、希望波に同一周波数の妨害波が重畳されている場合の動作例（第２の動作例）について、図１１を用いて説明する。
【００９６】
希望波に同一の搬送波周波数の妨害波が重畳されている場合の検波回路１の出力信号Ｄｅｍｏｄは、図１１（Ｃ）に示すようになる。
【００９７】
ここで、図１１での時点ｔ＝ｔ１以前の、希望波到来後の高速直流電位補正動作や、増幅回路２の出力振幅に応じて両振幅制限電位（基準高電位Ｖｈｉｇｈ及び基準低電位Ｖｌｏｗ）の電位差を拡大する動作は、上述した図１０の動作の場合と同様である。
【００９８】
しかし、時点ｔ＝ｔ１においては、増幅回路２の出力信号Ｍａｉｎの振幅が妨害波が重畳された状態であるため、振幅制限電位は重畳された妨害波の振幅分まで含んで拡大される。すなわち、図１１では、時刻ｔ＝ｔ１において振幅制限電位の拡大が４段階まで機能なされている（なお、図１０の場合では３段階である）。
【００９９】
従って、続く希望波の同符号連続に重畳された妨害波は、第２の比較回路４の符号確定用基準電位Ｖｄｄ／２を横切ることはなく、出力信号は誤りなく出力される。
【０１００】
（Ａ−７）実施形態の効果
以上のように、上記実施形態によれば、抵抗とコンデンサにて構成される積分回路を介して復調信号の直流電位補償を低速で実行する負帰還ループと、復調信号の電圧振幅を検知し、その検知結果に応動して上記コンデンサを高速に充放電する負帰還ループを独立に設けたので、抵抗値とコンデンサ値及び高速充放電能力の選択によって、高速な直流電位補償と同符号連続耐量が各々独立にかつ柔軟に設定可能であるとい効果がある。
【０１０１】
また、上記実施形態によれば、２個の基準電位（振幅制限電位）によって復調信号の電圧振幅を検知し、その検知結果に応動して、上記比較電位を制御する回路を設けたので、希望波と同一搬送波周波数の妨害波が重畳して入力された場合でも、誤りなく信号復調が可能という効果をも奏する。
【０１０２】
さらに、基準電位（振幅制限電位）を制御する振幅制限電位制御回路７に、初期保護機能を付加し、復調信号が、高低の基準電位を確実に横切ることの認識を以って、上記基準電位の制御を開始する構成としたため、復調信号の直流電位補正の確実性が向上するという効果をも奏する。
【０１０３】
（Ｂ）他の実施形態
上記実施形態では無線通信システムに適用する例にて説明したが、光伝送システムなどのような他のシステムにも同様に適用可能である。他のシステムも、バースト信号を受信するシステムであれば、適用効果は大きい。
【０１０４】
また、上記実施形態では、各回路の詳細構成をＭＯＳトランジスタを用いて構成した場合について説明したが、バイポーラトランジスタなど他のデバイスを用いても同様に実現できる。また、ユニポーラトランジスタも、他種類のものを適用できる。
【０１０５】
さらに、上記実施形態では、振幅制限電位の切り替え段数が５段の例を説明したが、それ以外の段数であっても良い。
【０１０６】
さらにまた、上記実施形態では、振幅制限電位制御回路７内で立ち上がり検出回路１０を用いるものを示したが、その部分に、立ち下がり検出回路を用いるようにしても良い。
【０１０７】
また、上記実施形態では、振幅制限電位制御回路７は、両振幅制限電位の電位差が大きくなる方向だけに振幅制限電位を切り替えるものを示したが、電位差が小さくなる方向にも振幅制限電位を切り替える制御を行うようにしても良い。例えば、増幅回路２の出力信号Ｍａｉｎが振幅制限電位を横切らない時間が所定時間を越えた場合には、両振幅制限電位の電位差を１段階小さくなるように切り替えても良い。
【０１０８】
さらに、上記実施形態では、当初の振幅制限電位を１段上の電位に切り替える場合においてのみ、保護段数機能を適用したものを示したが、他の切替え時にも、保護段数機能を適用するようにしても良い。
【０１０９】
本発明は、実施形態でいう所の増幅回路、第１の比較回路、信号レベル検知回路、積分回路、振幅制限電位制御回路及び振幅制限電位発生回路の部分（信号補償回路）に特徴を有し、その入力段側回路は検波回路に限定されるものではなく、また、その出力段側回路も第２の比較回路に限定されるものではない。
【０１１０】
【発明の効果】
以上のように、本発明の信号補償回路及び復調回路によれば、高速な直流電位補償が実行できると共に、同符号連続などによる直流変動をも補償でき、さらには、ノイズ混入時の安定動作をも補償することができる。
【図面の簡単な説明】
【図１】実施形態の復調回路の全体構成を示すブロック図である。
【図２】実施形態の振幅制限電位制御回路及び振幅制限電位発生回路を設けた理由の説明図である。
【図３】実施形態の信号レベル検知回路の詳細構成例を示すブロック図である。
【図４】図３の各部信号波形図である。
【図５】実施形態の振幅制限電位制御回路の詳細構成例を示すブロック図である。
【図６】図５の各部タイミングチャートである。
【図７】実施形態の振幅制限電位発生回路の詳細構成例を示すブロック図である。
【図８】図７の各部タイミングチャートである。
【図９】実施形態の信号レベル検知回路への入力信号と、振幅制限電位との関係を示す説明図である。
【図１０】実施形態の復調回路の動作説明用各部信号波形図（１）である。
【図１１】実施形態の復調回路の動作説明用各部信号波形図（２）である。
【符号の説明】
１…検波回路、２…増幅回路、３…第１の比較回路、４…第２の比較回路、５…信号レベル検知回路、６…積分回路、７…振幅制限電位制御回路、８…振幅制限電位発生回路、Ｃ０…コンデンサ、Ｒ０…抵抗。

Claims

入力信号を増幅する出力信号レベル調整端子を有する増幅手段と、
コンデンサを要素として含み、このコンデンサでの充電電圧を上記出力信号レベル調整端子に与える積分手段と、
上記増幅手段からの出力信号の直流レベルの変動を検出して、上記積分手段の時定数に応じて、上記コンデンサの充電電圧を変化させる低速補償手段と、
上記増幅手段からの出力信号の振幅レベルが振幅制限閾値レベルを越えたことを検知し、上記コンデンサの充電電圧を高速に変化させる高速補償手段と、
上記増幅手段からの出力信号の振幅レベルの変動に応じ、上記振幅制限閾値レベルを変更する振幅制限閾値レベル変更手段と
を有することを特徴とする信号補償回路。
上記振幅制限閾値レベル変更手段は、上記増幅手段からの出力信号の振幅レベルの許容範囲をより大きくするように、上記振幅制限閾値レベルを変更するものであることを特徴とする請求項１に記載の信号補償回路。
上記振幅制限閾値レベル変更手段は、上記増幅手段からの出力信号の振幅レベルが上記振幅制限閾値レベルを越えたことに応じ、上記振幅制限閾値レベルを変更することを特徴とする請求項２に記載の信号補償回路。
上記振幅制限閾値レベル変更手段は、少なくとも、当初の上記振幅制限閾値レベルを次の振幅制限閾値レベルへ変更するに際し、上記増幅手段からの出力信号の振幅レベルが上記振幅制限閾値レベルを越えたことに対する保護段数機能を適用していることを特徴とする請求項３に記載の信号補償回路。
入力信号を検波する検波手段と、この検波手段からの復調信号を増幅する増幅手段と、この増幅手段からの出力信号を基準レベルと比較して、論理レベルを確定したデジタル信号を出力する比較手段とを有する復調回路において、
請求項１〜４のいずれかに記載の信号補償回路を適用すると共に、上記増幅手段が、その信号補償回路の要素となっていることを特徴とする復調回路。