JP2009284130A - フィルタ回路および半導体装置 - Google Patents

Abstract

【課題】プロセスばらつき、温度・電圧変動に依存することなく一定のカットオフ周波数を保持する、小型化・低消費電流化に適したフィルタ回路を提供する。
【解決手段】可変電流源を備えた基準コンデンサを用いて被比較電圧を生成し、被比較電圧と基準電圧を比較器によって比較し、電位差をロジック回路によってデジタル信号に変換する。変換されたデジタル信号によって、可変容量回路のスイッチを切り替える。またデジタル信号は可変電流源にも入力され可変電流源の電流値を変える。この動作を繰り返すことにより、フィルタのカットオフ周波数を決定することで、カットオフ周波数が一定に保持されるフィルタ回路を構成する。
【選択図】図１

Description

本発明は、フィルタ回路に関し、さらに詳しくは、半導体製造プロセスのばらつき、温度・電圧の変動に依存することなく、一定のカットオフ周波数を保持するフィルタ回路および半導体装置に関する。

半導体チップ上に形成された、従来のフィルタ回路におけるカットオフ周波数を調整する例として、図５に示されたフィルタ回路がある。図５を参照しながら、従来例のフィルタ回路について、構成および動作を説明する。

図５のフィルタ回路は、フィルタ（主フィルタ）３１、フィルタ（基準フィルタ）３２、基準信号源３３、比較器３４、可変電流源３５、およびコンデンサ３６を含む。フィルタ３１およびフィルタ３２は、ｇｍ−Ｃフィルタによって構成され、両フィルタ３１、３２のｇｍ−Ｃ値は互いに等しい。フィルタ３２、基準信号源３３、比較器３４、および可変電流源３５は、フィルタ３１のカットオフ周波数を調整するように動作する。

基準信号源３３から基準信号が出力され、この基準信号は一方は比較器３４、他方はフィルタ３２に入力され、フィルタ３２に入力された基準信号はフィルタ３２を通過する時に位相遅延を生じる。比較器３４では、基準信号源３３から直接入力された基準信号とフィルタ３２を通過して位相遅延が生じた基準信号の位相差を比較し、その比較結果が電流として比較器３４から出力される。比較器１３から出力された電流はコンデンサ３６によって電圧値に変換され、可変電流源３５に入力される。可変電流源３５では、コンデンサ３６の電圧値に応じて電流が切り替えられ、フィルタ３２では、可変電流源３５からの電流に応じて、フィルタ３２の位相遅延特性が調整され、その結果フィルタ３２のカットオフ周波数が、精度よく調整される。

フィルタ３１は、フィルタ３２のｇｍ−Ｃ値に大略等しいｇｍ−Ｃ値を有する。このため、フィルタ３１では、可変電流源３５からの電流に応じて、フィルタ３１の位相遅延特性がフィルタ３２と同様な特性に調整され、その結果フィルタ３２のカットオフ周波数が、フィルタ３２と同等な値に精度よく調整される。

しかし、このようなフィルタ回路では、主フィルタ以外に同等の基準フィルタが必要になり、半導体チップ面積が増加し、チップのコストが増大する。また、基準フィルタの分だけ消費電流が増加し、消費電力が増大する。

本発明は、半導体製造プロセスのばらつき、周囲温度の変動、および電源電圧の変動に依存することなく、所定のカットオフ周波数を保持し、チップ面積の小型化および低消費電力化に適したフィルタ回路および半導体装置を提供することを目的とする。

上述した目的を達成するために、本発明のフィルタ回路は、フィルタに可変容量回路を具備し、被比較電圧生成素子として使用するための可変容量回路を構成するコンデンサと同一構成の第１のコンデンサと第１のコンデンサに電流を蓄積するための可変電流源とスイッチ、被比較電圧と比較させるための基準電圧生成用の電流源と抵抗、比較器とロジック回路とを備える構成とした。

また、本発明のフィルタ回路は、コンデンサを含み、前記コンデンサに流れる電流信号に基づいて被比較電圧を生成する被比較回路と、所定の基準電圧を生成する基準回路と、被比較電圧を基準電圧と比較し、比較結果に基づいて、補正信号を生成する比較補正回路と、可変コンデンサ、入力端子、および出力端子を含むフィルタと、を有し、前記比較補正回路は、補正信号に基づいて、被比較電圧が基準電圧と大略等しくなるように電流信号を制御するとともに、前記可変コンデンサの容量値を制御し、前記フィルタは、入力端子へ入力された信号を、前記可変コンデンサの容量値に基づく周波数特性により帯域制限し、帯域制限された信号を出力端子から出力する。

さらに、本発明の半導体装置は、コンデンサを含み、前記コンデンサに流れる電流信号に基づいて被比較電圧を生成する被比較回路と、所定の基準電圧を生成する基準回路と、被比較電圧を基準電圧と比較し、比較結果に基づいて、補正信号を生成する比較補正回路と、可変コンデンサ、入力端子、および出力端子を含むフィルタと、を有し、前記比較補正回路は、補正信号に基づいて、被比較電圧が基準電圧と大略等しくなるように電流信号を制御するとともに、前記可変コンデンサの容量値を制御し、前記フィルタは、入力端子へ入力された信号を、前記可変コンデンサの容量値に基づく周波数特性により帯域制限し、帯域制限された信号を出力端子から出力し、少なくとも前記コンデンサおよび前記可変コンデンサは、１つの半導体チップ、または少なくとも２つの半導体チップ含む１つのモジュールのいずれかにより形成されている。

本発明のフィルタ回路および半導体装置によれば、基準フィルタよりも半導体チップ面積が小さく消費電力が小さいロジック回路を用いることにより、フィルタ回路全体についてチップ面積を小型化および低消費電力化し、チップコストを低減するとともに、半導体製造プロセスのばらつき、周囲温度の変動、および電源電圧の変動に依存せず、カットオフ周波数を精度よく制御し、所定値に保持することが可能となる。

以下、本発明を実施するための最良の形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベルまたはオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベルまたはスイッチング状態が異なる組み合わせで、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施の形態は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。

（実施の形態）
図１は、実施の形態におけるフィルタ回路４０の回路図である。図１において、フィルタ回路４０は、フィルタ１、ロジック回路２、比較器３、電流源４、抵抗５、可変電流源６、スイッチ７、コンデンサ８、および直流電圧供給端子４２を含む。フィルタ１は、無線システムにおける無線信号ＳＩＡを帯域制限し、帯域制限された無線信号ＳＩＢを生成する。ロジック回路２は、比較器３における比較結果を表す比較結果電圧Ｓ３に基づいて、デジタル信号Ｓ２を生成する。フィルタ１は、デジタル信号Ｓ２に基づいて、フィルタ１に内蔵されている可変容量回路９（図２を参照して後述する）の容量値を変化させる。ロジック回路２は補正回路とも呼ばれ、デジタル信号Ｓ２は補正信号とも呼ばれる。比較器３および補正回路は、比較補正回路を構成する。

直流電圧供給端子４２には、直流電源からの直流電圧ＥＤＣが供給される。スイッチ７は、端子７１、端子７２、および端子７３を有する３端子スイッチであり、端子７１を端子７２または端子７３のいずれか一方に接続する。端子７３は接地される。可変電流源６の一方の端子は直流電圧供給端子４２に接続され、可変電流源６の他方の端子はスイッチ７の端子７２に接続され、スイッチ７の端子７１はコンデンサ８の一方の端子および比較器３の被比較端子ＲＣに接続され、コンデンサ８の他方の端子は接地される。また、電流源４の一方の端子は直流電圧供給端子４２に接続され、電流源４の他方の端子は抵抗５の一方の端子および比較器３の基準端子ＲＥＦに接続され、抵抗５の他方の端子は接地される。

可変電流源６は、直流電圧供給端子４２における所定の直流電圧ＥＤＣに基づいて電流Ｓ６を生成し、被比較端子ＲＣに被比較電圧Ｖｒｃを生成する。電流Ｓ６は、電流信号とも呼ばれる。さらに可変電流源６は、デジタル信号Ｓ２に基づいて、電流Ｓ６の大きさを変化させ、それゆえに被比較電圧Ｖｒｃを変化させる。電流源４は、直流電圧供給端子４２における所定の直流電圧ＥＤＣに基づいて所定の電流Ｓ４を生成し、基準端子ＲＥＦに所定の基準電圧Ｖｒｅｆを生成する。可変電流源６、スイッチ７、およびコンデンサ８は、被比較回路４３を構成し、電流源４および抵抗５は基準回路４４を構成する。このように、被比較回路４３は、デジタル信号Ｓ２に基づいて被比較電圧Ｓ７を生成し、基準回路４４は、所定の基準電圧Ｓ４を生成する。比較器３は、被比較電圧Ｓ７および基準電圧Ｓ４を比較し、比較結果電圧Ｓ３を生成する。ロジック回路２は、比較結果電圧Ｓ３に基づいて制御される。

図２は、図１のフィルタ１の一例を示す詳細な回路図である。フィルタ１は、入力端子Ｐ１Ａ、可変容量回路９、抵抗１０、抵抗１１、オペアンプ１２、および出力端子Ｐ１Ｂを含む。フィルタ１は、無線信号ＳＩＡを入力端子Ｐ１Ａへ入力し、帯域制限された無線信号ＳＩＢを出力端子Ｐ１Ｂから出力する。オペアンプ１２は、抵抗１１を介して無線信号ＳＩＡを反転入力端子に入力し、非反転入力端子を接地する。さらにオペアンプ１２は、可変容量回路９および抵抗１０による並列回路を、反転入力端子と出力端子Ｐ１Ｂとの間に接続し、出力端子Ｐ１Ｂから帯域制限された無線信号ＳＩＢを出力する。可変容量回路９、抵抗１０、および抵抗１１は、フィルタ１のカットオフ周波数および減衰特性を含む周波数特性を決定する素子である。可変容量回路９は、容量値が変化可能なコンデンサであり、図１のロジック回路２によって生成されたデジタル信号Ｓ２によって容量値が変化する。可変容量回路９は、可変コンデンサとも呼ばれる。

図３は、図２の可変容量回路９の一例を示す詳細な回路図である。可変容量回路９は、スイッチ１３とコンデンサ１４の直列回路、スイッチ１５とコンデンサ１６の直列回路、スイッチ１７とコンデンサ１８の直列回路、およびスイッチ１９とコンデンサ２０の直列回路、からなる４個の直列回路を互いに並列接続した回路である。可変容量回路９は、スイッチ１３、スイッチ１５、スイッチ１７、およびスイッチ１９のオン／オフを、デジタル信号Ｓ２によって制御することにより、それぞれコンデンサ１４、コンデンサ１６、コンデンサ１８、およびコンデンサ２０の動作状態／非動作状態を切り替えて、容量値を変化させる。コンデンサ１４、１６、１８、２０は、スイッチ１３、１５、１７、１９によりそれぞれ選択されるため、選択用コンデンサとも呼ばれる。なお、可変容量回路９において、直列回路は４個としたが、４個以外の複数個であってもよい。なお、可変容量回路９において、並列接続される回路は必ずスイッチを含んでいたが、コンデンサだけの回路が少なくとも１個、並列接続されていてもよい。

図４は、実施の形態におけるフィルタ回路４０を利用する無線通信システム４１の一例を示すブロック図である。無線通信システム４１は、アンテナ２１、フィルタ２２、アンプ２３、ミキサ２４、フィルタ２５、可変利得アンプ２６、Ａ／Ｄコンバータ２７、ＰＬＬ２８、ＤＣ制御回路２９、およびベースバンドＩＣ３０を含む。フィルタ２２は、アンテナ２１で受信した無線信号を帯域制限し、アンプ２３は帯域制限された信号を増幅し、ミキサ２４は増幅された信号とＰＬＬ２８からの発振信号とを混合し、フィルタ２５は混合された信号を帯域制限し、所望の信号を抽出する。可変利得アンプ２６は、次段のＡ／Ｄコンバータ２７の入力特性に合うように、抽出された信号の利得および直流レベルを調整し、ＤＣ制御回路２９は直流レベルを調整するための制御信号を可変利得アンプ２６へ出力する。Ａ／Ｄコンバータ２７は、調整された信号をアナログ／デジタル変換し、ベースバンドＩＣ３０はアナログ／デジタル変換された信号のベースバンド処理を行う。フィルタ２２およびフィルタ２５にフィルタ回路４０が使用される。無線通信システム４１は、通信モジュール、通信機器、移動体端末、および移動体通信システム内に、フィルタ回路４０を含むその少なくとも一部が含まれる。

次にフィルタ回路４０のカットオフ周波数を調整する動作を説明する。

スイッチ７が所定の期間Ｔ_１だけオンしている間に、可変電流源６からの電流Ｓ６がコンデンサ８に流れ、コンデンサ８は充電され、被比較端子ＲＣにおいて被比較電圧Ｖｒｃが生じる。期間Ｔ_１は、充電期間Ｔ_１とも呼ばれる。コンデンサ８の容量値をＣ_１、電流Ｓ６の電流値をＩ_１、可変電流源６の両端電圧をＶ_１、および可変電流源６の電流値Ｉ_１を決定する内部等価抵抗の値をＲ_１とすると、被比較電圧Ｖｒｃは、コンデンサ８に流れる電流Ｉ_１を充電期間Ｔ_１の間、積分した値に比例し、コンデンサ８の容量値Ｃ_１に反比例する。

スイッチ７は、充電期間Ｔ_１の間オン状態の後、オフ状態になる。オフ状態では、スイッチ７の端子７１は端子７３に接続され、コンデンサ８の両端は接地される。すなわちコンデンサ８は所定の期間Ｔ_２の間に放電され、その後再びスイッチ７はオン状態となる。期間Ｔ_２は、放電期間Ｔ_２とも呼ばれる。このように充電期間Ｔ_１の間、スイッチ７はオンされ、コンデンサ８は充電され、その後放電期間Ｔ_２の間、スイッチ７はオフされ、コンデンサ８は放電される。コンデンサ８において、このような充電状態および放電状態が繰り返される。それゆえに被比較電圧Ｖｒｃは、充電期間Ｔ_１ごとに０ボルトから上昇し、先行する充電期間Ｔ_１におけるコンデンサ８の状態に影響されない。なお、端子７３は直接に接地されるとしたが、放電を緩和するため、適切な値を有する抵抗を介して接地してもよい。

一方、電流源４からの電流Ｓ４が抵抗５に流れ、基準端子ＲＥＦにおいて所定の基準電圧Ｖｒｅｆが生じる。抵抗５の抵抗値をＲｒｅｆ、電流Ｓ４の電流値をＩ_２、電流源４の両端電圧をＶ_２、および電流源４の電流値Ｉ_２を決定する内部等価抵抗の値をＲ_２とすると、基準電圧Ｖｒｅｆは次式のように表される。

以上のように生成された被比較電圧Ｖｒｃおよび基準電圧Ｖｒｅｆは、比較器３において互いに比較される。基準電圧Ｖｒｅｆは、基本的には不変の所定値を有する。半導体チップ製造プロセスのばらつき、周囲温度の変動、および電源電圧ＥＤＣの変動により、電流値Ｉ_２は変動するが、電流値Ｉ_１も同様に変動するため、比較結果電圧Ｓ３はこれらのばらつきや変動の影響を実質的に受けない。

比較器３において、被比較電圧Ｖｒｃが基準電圧Ｖｒｅｆ未満の場合、比較結果電圧Ｓ３はハイレベルとなり、被比較電圧Ｖｒｃが基準電圧Ｖｒｅｆ以上の場合、比較結果電圧Ｓ３はローレベルとなる。ロジック回路２は、比較結果電圧Ｓ３に基づいて、たとえば５ビットのデジタル信号Ｓ２を生成する。たとえば、比較結果電圧Ｓ３がハイレベルの場合、デジタル信号Ｓ２が１だけ減算され、比較結果電圧Ｓ３がローレベルの場合、デジタル信号Ｓ２が１だけ加算される。

ここで、フィルタ回路４０は、さらに制御部（図示されていない）を有し、制御部はスイッチ７のオン／オフを制御する制御信号を生成する。制御信号は、充電期間Ｔ_１においてハイレベルとなり、放電期間Ｔ_２を含む充電期間Ｔ_１以外の期間においてローレベルとなる。この制御信号はロジック回路２にも入力される。ロジック回路２は、この制御信号の立ち下がりのタイミングにおいて比較結果電圧Ｓ３をラッチするラッチ回路（図示されていない）を含む。ロジック回路２は、ラッチ回路においてラッチされた比較結果電圧Ｓ３に基づいて、５ビットのデジタル信号Ｓ２を生成する。比較結果電圧Ｓ３は、各充電期間Ｔ_１内では変動する可能性があるが、各充電期間Ｔ_１の終了時点におけるレベルに基づいてデジタル信号Ｓ２が生成されるので、デジタル信号Ｓ２は各充電期間Ｔ_１内における比較結果電圧Ｓ３の途中経過に影響されない。また、このように構成することにより、直前の充電期間Ｔ_１における比較結果電圧Ｓ３の最終結果に基づいて、続く充電期間Ｔ_１の電流Ｓ６が制御される。このため、ロジック回路２、可変電流源６、および比較器３を含むループ状の制御経路において、比較結果電圧Ｓ３が被比較電圧Ｖｒｃに直ちに影響することによる不安定さを取り除くことができる。

次に、可変電流源６において、デジタル信号Ｓ２が１だけ小さくなると、電流Ｓ６の電流値Ｉ_１は所定の差電流値ＤＩ_１だけ大きくなり、デジタル信号Ｓ２が１だけ大きくなると、電流Ｓ６の電流値Ｉ_１は差電流値ＤＩ_１だけ小さくなる。その結果、被比較電圧Ｖｒｃは、式１から理解されるように、デジタル信号Ｓ２が１だけ小さくなると、差電流値ＤＩ_１を充電期間Ｔ_１の間、積分した値に比例した分だけ大きくなり、デジタル信号Ｓ２が１だけ大きくなると、この積分した値に比例した分だけ小さくなる。このようにして、被比較電圧Ｖｒｃは基準電圧Ｖｒｅｆのレベルに収束する。

フィルタ回路４０では、フィルタ１のカットオフ周波数ｆｃを制御するために、可変容量回路９の容量値を制御する。図２に示す抵抗１０および抵抗１１によって定まる抵抗値をＲ、および可変容量回路９の容量値をＣ_２とすると、フィルタ１のカットオフ周波数ｆｃは式５で表される。

ここで抵抗値Ｒは所定の値を有するから、カットオフ周波数ｆｃは、容量値Ｃ_２に反比例して変化する。図３に示す可変容量回路９において、デジタル信号Ｓ２が小さくなると、スイッチ１３、１５、１７、１９のうちのオンされるスイッチの数が減少し、可変容量回路９の容量値が減少するので、カットオフ周波数ｆｃは高くなる。反対に、デジタル信号Ｓ２が大きくなると、スイッチ１３、１５、１７、１９のうちのオンされるスイッチの数が増加し、可変容量回路９の容量値が増加するので、カットオフ周波数ｆｃは低くなる。なお、各コンデンサ１４、１６、１８、２０の容量値に重み付けを行うことにより、可変容量回路９の容量値の最小変化幅を小さく保ちながら最大変化幅を大きくするとも可能である。たとえば、各コンデンサ１４、１６、１８、２０の容量値を、所定値ＣＰＤにそれぞれ２倍、４倍、８倍、１６倍を乗算した容量値に設定し、各コンデンサ１４、１６、１８、２０にさらに並列に容量値ＣＰＤを有するコンデンサを接続する。これにより、可変容量回路９の容量値を、容量値ＣＰＤの１倍から３１倍まで１倍刻みに設定することができる。

なお、可変容量回路９は、少なくとも１個の可変容量ダイオード、およびデジタル信号Ｓ２に基づいて可変容量ダイオードに加える逆バイアス電圧を生成する逆バイアス電圧生成回路により構成されてもよい。この場合、デジタル信号Ｓ２が小さくなると、逆バイアス電圧は増加し、可変容量ダイオードの容量値は減少する。反対に、デジタル信号Ｓ２が大きくなると、逆バイアス電圧は減少し、可変容量ダイオードの容量値は増加する。なお、可変容量回路９はデコーダ（図示されていない）を含み、各スイッチ１３、１５、１７、１９は、デコーダを介してデジタル信号Ｓ２を復号した信号に基づいて、制御されてもよい。

次に、コンデンサ８の容量値Ｃ_１が、半導体チップ製造プロセスのばらつき、または周囲温度の変動により、容量値ΔＣ_１だけ変化する場合について、フィルタ回路４０の動作を説明する。この場合、上述した説明により被比較電圧Ｖｒｃが基準電圧Ｖｒｅｆのレベルに収束した段階において、式１は式６のように表され、電流値Ｉ_１は電流値ΔＩ_１だけ変化する（簡単のため、式１のＩ_１（ｔ）は充電期間Ｔ_１において大略一定としている）。ここで、電流値Ｉ_１に対する電流値ΔＩ_１の割合は、容量値Ｃ_１に対する容量値ΔＣ_１の割合に、大略等しい。

すなわち、容量値Ｃ_１がプロセスのばらつきまたは周囲温度の変動により大きくなる場合、電流値Ｉ_１は増加し、電流値Ｉ_１を増加させるためにデジタル信号Ｓ２は小さくなり、オンされるスイッチ１３、１５、１７、１９の数は減少する。各コンデンサ１４、１６、１８、２０がコンデンサ８と同一の半導体チップ内に形成されている場合、プロセスのばらつきまたは周囲温度の変動により、容量値Ｃ_１が受ける変化の割合と、各コンデンサ１４、１６、１８、２０が受ける変化の割合とは、大略等しい。したがって、各コンデンサ１４、１６、１８、２０の容量値は、容量値Ｃ_１が大きくなる割合と大略等しい割合で大きくなり、オンされるスイッチ１３、１５、１７、１９の数は、この割合の逆数に等しい割合で減少する。それゆえに、可変容量回路９の容量値は、実質的に変化しない。

逆に、容量値Ｃ_１がプロセスのばらつきまたは周囲温度の変動により小さくなる場合、電流値Ｉ_１は減少し、電流値Ｉ_１を減少させるためにデジタル信号Ｓ２は大きくなり、オンされるスイッチ１３、１５、１７、１９の数は増加する。各コンデンサ１４、１６、１８、２０の容量値は、容量値Ｃ_１が小さくなる割合と大略等しい割合で小さくなり、オンされるスイッチ１３、１５、１７、１９の数は、この割合の逆数に等しい割合で増加する。それゆえに、可変容量回路９の容量値は、実質的に変化しない。なお、各コンデンサ１４、１６、１８、２０はコンデンサ８と同一の半導体チップ内に形成されるとしたが、別個の半導体チップに形成され、この別個の半導体チップが１つのモジュール内に形成されてもよい。本発明の半導体装置は、１つの半導体チップ、または少なくとも２つの半導体チップを含む１つのモジュールのいずれかにより形成される。本発明のフィルタ回路４０は、この１つの半導体チップに形成されるか、またはこの少なくとも２つの半導体チップに分割されて形成される。なお、各コンデンサ１４、１６、１８、２０は、コンデンサ８と比較して、材料、構造、および製造プロセスにおいて、できるだけ同等であることが望ましい。

以上のように本発明のフィルタ回路および半導体装置によれば、基準フィルタよりも半導体チップ面積が小さく消費電力が小さいロジック回路を用いることにより、フィルタ回路全体についてチップ面積を小型化および低消費電力化し、チップコストを低減するとともに、半導体製造プロセスのばらつき、周囲温度の変動、および電源電圧の変動に依存せず、カットオフ周波数を精度よく制御し、所定値に保持することが可能となる。

以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。

本発明は、フィルタ回路および半導体装置に利用できる。

本発明の実施の形態におけるフィルタ回路の回路図 本発明の実施の形態におけるフィルタの詳細な回路図 本発明の実施の形態における可変容量回路の詳細な回路図 本発明の実施の形態におけるフィルタ回路を用いた無線通信システムのブロック図 従来例のフィルタ回路の回路図

符号の説明

１ フィルタ
２ ロジック回路
３ 比較器
４ 電流源
５ 抵抗
６ 可変電流源
７ スイッチ
８ コンデンサ
９ 可変容量回路
１０ 抵抗
１１ 抵抗
１２ オペアンプ
１３、１５、１７、１９ スイッチ
１４、１６、１８、２０ コンデンサ
２１ アンテナ
２２ フィルタ
２３ アンプ
２４ ミキサ
２５ フィルタ
２６ 可変利得アンプ
２７ Ａ／Ｄコンバータ
２８ ＰＬＬ
２９ ＤＣ制御回路
３０ ベースバンドＩＣ
４０ フィルタ回路
４１ 無線通信システム
４２ 直流電圧供給端子
４３ 被比較回路
４４ 基準回路
７１、７２、７３ スイッチの端子

Claims (25)

1. 電流源および抵抗から生成される基準電圧と、可変電流源およびスイッチ、第１のコンデンサから生成される被比較電圧を比較器により、その比較結果として出力される電圧からロジック回路のビット数が決定され、ビット数に応じて可変容量回路の容量値が決定され、可変容量回路を包含するフィルタのカットオフ周波数が決定されることを特徴とするフィルタ回路。
2. 前記可変電流源に設けられた前記スイッチはクロック信号により制御され、前記スイッチがオンした時に前記第１のコンデンサに電流が供給されることにより、前記第１のコンデンサによって積分された電圧を被比較電圧として前記比較器により比較結果として電圧を出力することを特徴とする請求項１記載のフィルタ回路。
3. 前記比較器の比較結果の電圧に応じたデジタル信号を出力しそのデジタル信号により前記フィルタのカットオフ周波数を可変することを特徴とする請求項１記載のフィルタ回路。
4. 前記比較器により出力された電圧を前記ロジック回路に入力し、前記比較器から出力された電圧に応じた出力ビットを制御する前記ロジック回路を有することを特徴とする請求項１記載のフィルタ回路。
5. 前記比較器は、基準電圧と被比較電圧を比較した電圧を２値の信号により出力することを特徴とする請求項１記載のフィルタ回路。
6. 前記可変電流源は前記ロジック回路で決定されたビット数を入力することによって、電流値が可変することを特徴とする請求項１記載のフィルタ回路。
7. 前記フィルタに内蔵されている可変容量回路は固定のコンデンサおよび前記コンデンサのｎ倍（ｎは正の数字）の容量値で決定され、前記ｎ値を可変することによって所望の容量値にすることができることを特徴とする請求項１記載のフィルタ回路。
8. 前記ｎ値の最大値をｎ_ｍａｘとした場合に、１／ｎ_ｍａｘのｍ倍（ｍは正の数字）の容量値を有することを特徴とする請求項７記載のフィルタ回路。
9. 前記１／ｎ_ｍａｘのｍ倍の容量値は１／ｎ_ｍａｘの容量値により構成されていることを特徴とする請求項８記載のフィルタ回路。
10. 前記フィルタ回路でプロセスばらつきによって、前記第１のコンデンサおよび前記フィルタ回路を構成する前記可変容量回路の容量値が変化する場合において、前記比較器により出力された電圧を元に前記ロジック回路によって制御された出力ビットにより前記第２のコンデンサの値を切り替えることにより、プロセスばらつきに依存しないで、一定のカットオフ周波数を保持することを特徴とする請求項１記載のフィルタ回路。
11. 前記フィルタ回路が温度によって、前記フィルタ回路のカットオフ周波数が変動する場合において、前記比較器により出力された電圧を元に前記ロジック回路によって制御された出力ビットにより前記第２のコンデンサの値を切り替えることにより、温度変動に依存しないで、一定のカットオフ周波数を保持することを特徴とする請求項１記載のフィルタ回路。
12. 前記可変電流源の電流値は温度によって変化する前記第１のコンデンサの容量値の温度特性を補正するような温度特性を有することを特徴とする請求項１記載のフィルタ回路。
13. 前記フィルタ回路を用いたことを特徴とする通信モジュール。
14. 前記フィルタ回路を用いたことを特徴とする通信機器。
15. 前記フィルタ回路を用いたことを特徴とする移動体端末。
16. 前記フィルタ回路と他の移動体装置を組み合わせて用いたことを特徴とする移動体通信システム。
17. コンデンサを含み、前記コンデンサに流れる電流信号に基づいて被比較電圧を生成する被比較回路と、
    所定の基準電圧を生成する基準回路と、
    被比較電圧を基準電圧と比較し、比較結果に基づいて、補正信号を生成する比較補正回路と、
    可変コンデンサ、入力端子、および出力端子を含むフィルタと、を有し、
    前記比較補正回路は、補正信号に基づいて、被比較電圧が基準電圧と大略等しくなるように電流信号を制御するとともに、前記可変コンデンサの容量値を制御し、
    前記フィルタは、入力端子へ入力された信号を、前記可変コンデンサの容量値に基づく周波数特性により帯域制限し、帯域制限された信号を出力端子から出力する、フィルタ回路。
18. 前記比較補正回路は、
    被比較電圧を基準電圧と比較し、比較結果電圧を生成する比較器と、
    比較結果電圧に基づいて、補正信号を生成する補正回路と、を含む、請求項１７に記載のフィルタ回路。
19. 前記基準回路は、電流源および前記電流源からの電流が流れる抵抗を含み、前記抵抗両端の電圧に基づいて、基準電圧を生成する、請求項１７に記載のフィルタ回路。
20. 前記被比較回路は、電流信号を生成する可変電流源を含む、請求項１７に記載のフィルタ回路。
21. 前記被比較回路は、スイッチを含み、
    前記スイッチは、所定期間の間オンすることにより、前記可変電流源からの電流信号を前記コンデンサへ流す、請求項２０に記載のフィルタ回路。
22. 前記コンデンサは、電流信号を積分して被比較電圧を生成する、請求項１７に記載のフィルタ回路。
23. 前記比較補正回路は、前記コンデンサに流れる電流信号が増加する場合、前記可変コンデンサの容量値を減少させるように制御し、他方、前記コンデンサに流れる電流信号が減少する場合、前記可変コンデンサの容量値を増加させるように制御する、請求項１７に記載のフィルタ回路。
24. 前記可変コンデンサは、スイッチと、前記スイッチにより選択される選択用コンデンサとの直列接続回路が、少なくとも２つ並列接続された回路を含む、請求項１７に記載のフィルタ回路。
25. コンデンサを含み、前記コンデンサに流れる電流信号に基づいて被比較電圧を生成する被比較回路と、
    所定の基準電圧を生成する基準回路と、
    被比較電圧を基準電圧と比較し、比較結果に基づいて、補正信号を生成する比較補正回路と、
    可変コンデンサ、入力端子、および出力端子を含むフィルタと、を有し、
    前記比較補正回路は、補正信号に基づいて、被比較電圧が基準電圧と大略等しくなるように電流信号を制御するとともに、前記可変コンデンサの容量値を制御し、
    前記フィルタは、入力端子へ入力された信号を、前記可変コンデンサの容量値に基づく周波数特性により帯域制限し、帯域制限された信号を出力端子から出力し、
    少なくとも前記コンデンサおよび前記可変コンデンサは、１つの半導体チップ、または少なくとも２つの半導体チップ含む１つのモジュールのいずれかにより形成された、半導体装置。

Images