JP4653000B2 - プリスケーラ及びバッファ - Google Patents
プリスケーラ及びバッファ Download PDFInfo
- Publication number
- JP4653000B2 JP4653000B2 JP2006086074A JP2006086074A JP4653000B2 JP 4653000 B2 JP4653000 B2 JP 4653000B2 JP 2006086074 A JP2006086074 A JP 2006086074A JP 2006086074 A JP2006086074 A JP 2006086074A JP 4653000 B2 JP4653000 B2 JP 4653000B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stage
- amplifier circuit
- signal
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
- H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/333—A frequency modulator or demodulator being used in the amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Communication Control (AREA)
Description
近年、携帯電話をはじめとする通信端末機器等の急速な普及により、無線通信の分野において様々な方式の通信が混在している。各通信方式は使用周波数帯域が異なるため、基地局においては、広い周波数帯の電波を受信可能とするため、広帯域のPLL周波数シンセサイザが必要不可欠となっている。このため、PLL周波数シンセサイザ等に用いられるプリスケーラ及びバッファ回路において、広帯域化が求められている。
プリスケーラ10はバッファ部11とカウンタ12とから構成されている。バッファ部11は、直列に接続された複数のインバータ回路13a〜13eを備え、初段のインバータ回路13aの入力端子は容量結合されるため、インバータ回路13aの入力端子と出力端子との間に帰還用の抵抗R1を接続し、その入力にバイアスを加えている。
請求項11に記載の発明によれば、前記固定電位がグランドである。
図1に示すように、周波数シンセサイザ21は水晶発振器22に接続されている。水晶発振器22は、水晶振動子の発振に基づく固定周波数の発振信号OSCを生成する。周波数シンセサイザ21は、水晶発振器22の発振信号OSCに基づいて、周波数が安定した信号を出力する。
LPF37は、チャージポンプ36の出力信号DOを平滑することにより高周波成分を除去した直流電圧を持つ制御信号VTをVCO38に出力する。VCO38は、制御信号VTの電圧値に応じた周波数を持つ出力信号fvをプリスケーラ33及び外部回路に出力する。
バッファ部41には一端に出力信号fvが供給されるコンデンサC1の他端が接続され、このコンデンサC1によりVCO38及び外部回路と容量結合されている。
(1)プリスケーラ33は、バッファ部41とカウンタ43とを備える。バッファ部41は、駆動能力が異なる複数のインバータ回路52a〜52cからなる初段回路52と、直列接続された複数のインバータ回路54a〜54dと、帰還回路55とを備える。初段回路52の各インバータ回路52a〜52cは、第1スイッチ部51と第2スイッチ部53とにより、何れか1つに信号fvが入力され、出力端子が後段のインバータ回路54aに接続される。帰還回路55は、電圧V1,V2により設定される抵抗として機能する。
・上記実施形態において、プリスケーラ33と同様に、図1に示すバッファ31を構成しても良い。つまり、バッファ31を、図2に示すバッファ部41を備える構成としてもよく、バッファ31においても、プリスケーラ33と同様に、広帯域化を図ることができる。
(付記1)
パルス状の入力信号を増幅するバッファ部と、該バッファ部の出力信号を分周した信号を出力する分周部とを備えたプリスケーラにおいて、
前記バッファ部は、直列接続された複数段の増幅回路と初段の増幅回路の出力信号を該初段の増幅回路の入力端子に帰還する帰還回路とから構成され、
前記初段の増幅回路の駆動能力及び前記帰還回路の抵抗値が切り替え可能に構成されたことを特徴とするプリスケーラ。
(付記2)
前記初段の増幅回路は、駆動能力が異なる複数のインバータ回路と、該複数のインバータ回路の内の少なくとも1つを選択する選択回路とから構成されたことを特徴とする付記1記載のプリスケーラ。
(付記3)
前記選択回路は、
前記複数のインバータ回路の入力端子に接続され、制御信号に応答して、選択したインバータ回路の入力端子に前記入力信号を供給し、選択されていないインバータ回路の入力端子をグランドに接続する第1スイッチ部と、
前記複数のインバータ回路の出力端子に接続され、制御信号に応答して、選択したインバータ回路の出力端子を後段の増幅回路に接続し、選択されていないインバータ回路の出力端子を後段の増幅回路から切り離す第2スイッチ部と、
から構成されたことを特徴とする付記2記載のプリスケーラ。
(付記4)
前記帰還回路は、前記初段の増幅回路の出力端子と入力端子との間に接続された少なくとも1つのMOS形トランジスタから構成されたことを特徴とする付記1〜3のうちの何れか一に記載のプリスケーラ。
(付記5)
制御信号に応答して前記トランジスタのゲートに供給する電圧を生成する電圧生成回路を備えたことを特徴とする付記4記載のプリスケーラ。
(付記6)
パルス状の入力信号を増幅するバッファ部と、該バッファ部の出力信号を分周した信号を出力する分周部とを備えたプリスケーラにおいて、
前記バッファ部は、直列接続された複数段の増幅回路と初段の増幅回路の出力信号を該初段の増幅回路の入力端子に帰還する帰還回路とから構成され、
前記初段の増幅回路の駆動能力及び前記帰還回路の抵抗値の何れか一方が切り替え可能に構成されたことを特徴とするプリスケーラ。
(付記7)
パルス状の入力信号を増幅するバッファにおいて、
直列接続された複数段の増幅回路と初段の増幅回路の出力信号を該初段の増幅回路の入力端子に帰還する帰還回路とから構成され、
前記初段の増幅回路の駆動能力及び前記帰還回路の抵抗値が切り替え可能に構成されたことを特徴とするバッファ。
(付記8)
前記初段の増幅回路は、駆動能力が異なる複数のインバータ回路と、該複数のインバータ回路の内の少なくとも1つを選択する選択回路とから構成されたことを特徴とする付記7記載のバッファ。
(付記9)
前記選択回路は、
前記複数のインバータ回路の入力端子に接続され、制御信号に応答して、選択したインバータ回路の入力端子に前記入力信号を供給し、選択されていないインバータ回路の入力端子をグランドに接続する第1スイッチ部と、
前記複数のインバータ回路の出力端子に接続され、制御信号に応答して、選択したインバータ回路の出力端子を後段の増幅回路に接続し、選択されていないインバータ回路の出力端子を後段の増幅回路から切り離す第2スイッチ部と、
から構成されたことを特徴とする付記8記載のバッファ。
(付記10)
前記帰還回路は、前記初段の増幅回路の出力端子と入力端子との間に接続された少なくとも1つのMOS形トランジスタから構成されたことを特徴とする付記7〜9のうちの何れか一に記載のバッファ。
(付記11)
制御信号に応答して前記トランジスタのゲートに供給する電圧を生成する電圧生成回路を備えたことを特徴とする付記11記載のバッファ。
33 プリスケーラ
41 バッファ部
42 レギュレータ
43 カウンタ
51 第1スイッチ部
52a〜52c インバータ回路
53 第2スイッチ部
54a〜54d インバータ回路
55 帰還回路
fv,fd 信号
Claims (11)
- 周波数成分を有する入力信号を増幅するバッファ部と、前記バッファ部の出力信号を分周した信号を出力する分周部とを備えたプリスケーラにおいて、
前記バッファ部は、直列接続された複数段の増幅回路と、前記複数段の増幅回路のうちの初段の増幅回路の出力信号を前記初段の増幅回路の入力端子に帰還する帰還回路とを有し、
前記初段の増幅回路は、駆動能力が異なる複数のインバータ回路と、前記複数のインバータ回路の内の少なくとも1つを選択する選択回路とを有し、
前記選択回路は、
前記複数のインバータ回路の入力端子に接続され、第1の制御信号に応答して、選択したインバータ回路の入力端子に前記入力信号を供給し、選択していないインバータ回路の入力端子を固定電位に接続する第1スイッチ部と、
前記複数のインバータ回路の出力端子に接続され、前記第1の制御信号に応答して、選択したインバータ回路の出力端子を前記複数段の増幅回路のうちの後段の増幅回路に接続し、選択していないインバータ回路の出力端子を前記後段の増幅回路から切り離す第2スイッチ部と、
を有することを特徴とするプリスケーラ。 - 前記初段の増幅回路の駆動能力が切り替え可能であることを特徴とする請求項1記載のプリスケーラ。
- 前記帰還回路の抵抗値が切り替え可能であることを特徴とする請求項1または2記載のプリスケーラ。
- 前記帰還回路は、前記初段の増幅回路の出力端子と入力端子との間に接続された少なくとも1つのMOS形トランジスタを有することを特徴とする請求項1〜3のうちの何れか一項に記載のプリスケーラ。
- 第2の制御信号に応答して前記トランジスタのゲートに供給する電圧を生成する電圧生成回路を有することを特徴とする請求項4記載のプリスケーラ。
- 前記第1の制御信号と前記第2の制御信号が同一の信号であることを特徴とする請求項5記載のプリスケーラ。
- 周波数成分を有する入力信号を増幅するバッファにおいて、
直列接続された複数段の増幅回路と、前記複数段の増幅回路のうちの初段の増幅回路の出力信号を前記初段の増幅回路の入力端子に帰還する帰還回路とを有し、
前記初段の増幅回路は、駆動能力が異なる複数のインバータ回路と、前記複数のインバータ回路の内の少なくとも1つを選択する選択回路とを有し、
前記選択回路は、
前記複数のインバータ回路の入力端子に接続され、制御信号に応答して、選択したインバータ回路の入力端子に前記入力信号を供給し、選択していないインバータ回路の入力端子を固定電位に接続する第1スイッチ部と、
前記複数のインバータ回路の出力端子に接続され、前記制御信号に応答して、選択したインバータ回路の出力端子を前記複数段の増幅回路のうちの後段の増幅回路に接続し、選択していないインバータ回路の出力端子を前記後段の増幅回路から切り離す第2スイッチ部と、
を有することを特徴とするバッファ。 - 前記初段の増幅回路の駆動能力が切り替え可能であることを特徴とする請求項7記載のバッファ。
- 前記帰還回路の抵抗値が既知替え可能であることを特徴とする請求項7または8記載のバッファ。
- 前記帰還回路は、前記初段の増幅回路の出力端子と入力端子との間に接続された少なくとも1つのMOS形トランジスタを有することを特徴とする請求項7〜9のうちの何れか一項に記載のバッファ。
- 前記固定電位がグランドであることを特徴とする請求項1〜6のうちの何れか一項に記載のプリスケーラ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086074A JP4653000B2 (ja) | 2006-03-27 | 2006-03-27 | プリスケーラ及びバッファ |
AT09166120T ATE490601T1 (de) | 2006-03-27 | 2006-08-21 | Vorskalierschaltung und pufferschaltung |
DE602006018673T DE602006018673D1 (de) | 2006-03-27 | 2006-08-21 | Vorskalierschaltung und Pufferschaltung |
EP06119268A EP1841070A3 (en) | 2006-03-27 | 2006-08-21 | Prescaler circuit and buffer circuit |
EP09166120A EP2107681B1 (en) | 2006-03-27 | 2006-08-21 | Prescaler circuit and buffer circuit |
US11/510,720 US7573970B2 (en) | 2006-03-27 | 2006-08-28 | Prescaler and buffer |
KR1020060082890A KR100742581B1 (ko) | 2006-03-27 | 2006-08-30 | 프리스케일러 및 버퍼 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086074A JP4653000B2 (ja) | 2006-03-27 | 2006-03-27 | プリスケーラ及びバッファ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266741A JP2007266741A (ja) | 2007-10-11 |
JP4653000B2 true JP4653000B2 (ja) | 2011-03-16 |
Family
ID=38190814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006086074A Expired - Fee Related JP4653000B2 (ja) | 2006-03-27 | 2006-03-27 | プリスケーラ及びバッファ |
Country Status (6)
Country | Link |
---|---|
US (1) | US7573970B2 (ja) |
EP (2) | EP1841070A3 (ja) |
JP (1) | JP4653000B2 (ja) |
KR (1) | KR100742581B1 (ja) |
AT (1) | ATE490601T1 (ja) |
DE (1) | DE602006018673D1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080036512A1 (en) * | 2006-08-08 | 2008-02-14 | Keiichi Yamamoto | Signal delay circuit and driver circuit, signal transmission module, and signal transmission system using signal delay circuit |
US9941870B2 (en) * | 2015-09-09 | 2018-04-10 | Micron Technology, Inc. | Adjustable delay circuit for optimizing timing margin |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04172716A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 半導体集積回路装置 |
JP2003022537A (ja) * | 2001-07-05 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 光ディスクドライブ装置用の増幅回路 |
JP2004134828A (ja) * | 2002-10-08 | 2004-04-30 | Sharp Corp | 反転増幅回路とそれを用いたpll回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5022593B1 (ja) * | 1970-06-15 | 1975-07-31 | ||
JP2871087B2 (ja) | 1990-11-30 | 1999-03-17 | 日本電気株式会社 | フリップフロップ回路 |
US5444405A (en) * | 1992-03-02 | 1995-08-22 | Seiko Epson Corporation | Clock generator with programmable non-overlapping clock edge capability |
JPH06197011A (ja) * | 1992-12-22 | 1994-07-15 | Mitsubishi Electric Corp | 周波数分周回路装置 |
JP3552136B2 (ja) | 1996-03-18 | 2004-08-11 | 株式会社サタケ | 電圧制御発振器 |
TW385435B (en) * | 1996-05-30 | 2000-03-21 | Hitachi Ltd | An optical disk discriminating system of optical disk apparatus |
JP4015232B2 (ja) | 1997-07-25 | 2007-11-28 | 富士通株式会社 | プリスケーラ、分周器及びpll回路 |
US5970110A (en) * | 1998-01-09 | 1999-10-19 | Neomagic Corp. | Precise, low-jitter fractional divider using counter of rotating clock phases |
JP2001136059A (ja) | 1999-11-01 | 2001-05-18 | Fujitsu Ltd | プリスケーラ及びpll回路 |
US6255879B1 (en) * | 2000-05-01 | 2001-07-03 | Sand Craft, Inc. | Digital programmable delay element |
JP2005064896A (ja) * | 2003-08-13 | 2005-03-10 | Renesas Technology Corp | 同期クロック発生回路 |
US6906595B2 (en) * | 2003-08-30 | 2005-06-14 | Lsi Logic Corporation | Variable gain current feedback amplifier |
KR100813096B1 (ko) * | 2005-08-17 | 2008-03-17 | 인티그런트 테크놀로지즈(주) | 선형성이 향상된 증폭회로 |
-
2006
- 2006-03-27 JP JP2006086074A patent/JP4653000B2/ja not_active Expired - Fee Related
- 2006-08-21 DE DE602006018673T patent/DE602006018673D1/de active Active
- 2006-08-21 EP EP06119268A patent/EP1841070A3/en not_active Withdrawn
- 2006-08-21 AT AT09166120T patent/ATE490601T1/de not_active IP Right Cessation
- 2006-08-21 EP EP09166120A patent/EP2107681B1/en not_active Not-in-force
- 2006-08-28 US US11/510,720 patent/US7573970B2/en not_active Expired - Fee Related
- 2006-08-30 KR KR1020060082890A patent/KR100742581B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04172716A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 半導体集積回路装置 |
JP2003022537A (ja) * | 2001-07-05 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 光ディスクドライブ装置用の増幅回路 |
JP2004134828A (ja) * | 2002-10-08 | 2004-04-30 | Sharp Corp | 反転増幅回路とそれを用いたpll回路 |
Also Published As
Publication number | Publication date |
---|---|
ATE490601T1 (de) | 2010-12-15 |
JP2007266741A (ja) | 2007-10-11 |
US7573970B2 (en) | 2009-08-11 |
EP1841070A2 (en) | 2007-10-03 |
EP2107681A3 (en) | 2009-10-28 |
DE602006018673D1 (de) | 2011-01-13 |
US20070223648A1 (en) | 2007-09-27 |
KR100742581B1 (ko) | 2007-08-02 |
EP1841070A3 (en) | 2009-01-21 |
EP2107681A2 (en) | 2009-10-07 |
EP2107681B1 (en) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8076986B2 (en) | Switching capacitor generation circuit | |
KR100506058B1 (ko) | 주파수 구분 전압 제어 발진기를 사용하는 위상 제어 루프회로 | |
US6853257B2 (en) | PLL circuit including a voltage controlled oscillator and a method for controlling a voltage controlled oscillator | |
US9236872B2 (en) | Voltage-controlled oscillator, signal generation apparatus, and electronic device | |
US20120142283A1 (en) | Wireless communication apparatus | |
JP2006086740A (ja) | 電圧制御発振器及び通信用半導体集積回路 | |
US7301409B2 (en) | Oscillator | |
US7755437B2 (en) | Phase locked loop system having locking and tracking modes of operation | |
JP3770224B2 (ja) | 可変遅延器,電圧制御発振器,pll回路 | |
US6278333B1 (en) | Phase lock loop with dual state charge pump and method of operating the same | |
US7138879B2 (en) | Injection-locked frequency divider and frequency dividing method thereof | |
JP4653000B2 (ja) | プリスケーラ及びバッファ | |
KR20020027229A (ko) | 피엘엘 회로 | |
US6590459B2 (en) | Phase lock circuit | |
JP2011130518A (ja) | チャージポンプ回路 | |
US7394329B2 (en) | Analog varactor | |
US20050057317A1 (en) | High speed voltage controlled oscillator and method thereof | |
JPWO2008018276A1 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
US10784875B2 (en) | Loop filter for a phase-locked loop | |
JP2006245794A (ja) | 分周器 | |
JP2020077960A (ja) | Pllシンセサイザ回路 | |
JP4699791B2 (ja) | 受信装置 | |
US7365582B1 (en) | Bootstrapped charge pump driver in a phase-lock loop | |
KR20050071808A (ko) | 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로 | |
JP2008177645A (ja) | Pll制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4653000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |