JP2006005470A - アクティブフィルタの周波数調整回路及びその半導体集積回路 - Google Patents

Abstract

【課題】回路の消費電力を減らし、かつ回路規模の小さいアクティブフィルタの周波数調整回路を提供する。
【解決手段】積分回路１３は、周波数調整回路１１の制御対象のｇｍＣフィルタの相互コンダクタンス増幅器２１とバイアス回路２２及び可変容量回路２３と同一の回路で構成されている。デジタル制御回路１６は、積分回路１３の入力信号と出力信号から得られる直流電圧を比較して、電圧差に応じたデジタルデータを可変容量回路２３に出力して容量値Ｃを変化させる。これにより、積分回路１３のカットオフ周波数が基準周波数と一致、もしくは比例するように調整される。
【選択図】 図１

Description

本発明は、アクティブフィルタのカットオフ周波数を調整する回路及びその周波数調整回路を搭載した半導体集積回路に関する。

アクティブフィルタを半導体集積回路上に形成する場合、プロセス条件の変化、温度、電源電圧の変動、トランジスタの特性値のバラツキ等によりフィルタの周波数特性にバラツキが生じる。フィルタの周波数特性を特徴付けるものとしてカットオフ周波数があり、所望の特性のフィルタを実現するためには、カットオフ周波数が目的の周波数となるように調整する必要がある。

図３は、ｇｍＣフィルタのカットオフ周波数を自動調整する周波数調整回路３１の一例を示している。相互コンダクタンス増幅器３２は、ｇｍＣフィルタ３３に使用されている複数の相互コンダクタンス増幅器ｇｍ１〜ｇｍｎと同じ回路である。基準周波数ｆｒｅｆの基準周波数信号Ｖ１は、相互コンダクタンス増幅器３２の同相入力端子とピーク検出回路（ＰＤ）３４に入力している。なお、図３のｇｍＣフィルタ３３はコンデンサを省略して示してある。

相互コンダクタンス増幅器３２の出力はコンデンサＣｕが接続されると共にピーク検出回路３５に接続している。この相互コンダクタンス増幅器３２とコンデンサＣｕで積分回路を構成しており、基準周波数信号Ｖ１を積分した信号Ｖ２をピーク検出回路３５に出力している。この積分回路の出力信号である信号Ｖ２は、相互コンダクタンス増幅器３２の相互コンダクタンスをｇｍ、基準周波数の角速度をωｒｅｆとすると、Ｖ２＝Ｖ１×ｇｍ／（ｊωｒｅｆ・Ｃｕ）、で表せる。

増幅器３６は、ピーク検出回路３４とピーク検出回路３５の出力電圧の電圧差に応じた電流をバッファ回路３７及びコンデンサＣＦに出力する。
増幅器３６の出力電流によりコンデンサＣＦが充電され、その電圧ＶＦがバッファ回路３７に出力される。バッファ回路３７は、入力と同じ出力電圧ＶＦを、相互コンダクタンス増幅器３２のｇｍ制御端子と、ｇｍＣフィルタ３３の相互コンダクタンス増幅器ｇｍ１〜ｇｍｎのｇｍ制御端子に出力する。

上記の周波数調整回路３１では、相互コンダクタンス増幅器３２の入力電圧Ｖ１と出力電圧Ｖ２が一致するようにフィードバックがかかるので、フィードバックが安定した状態では、｜Ｖ１｜＝｜Ｖ２｜、すなわち、ｇｍ／｜ｊωｒｅｆ・Ｃｕ｜＝１となる。これはｇｍ／Ｃｕ＝ωｒｅｆであり、相互コンダクタンス増幅器３２とコンデンサＣｕからなる積分回路のカットオフ周波数ｇｍ／Ｃｕが基準周波数ｆｒｅｆと一致することになる。このときのバッファ回路３７の出力電圧ＶＦを、ｇｍＣフィルタ３３の各相互コンダクタンス増幅器ｇｍ１〜ｇｍｎに供給することで、ｇｍＣフィルタ３３のカットオフ周波数が基準周波数ｆｒｅｆと一致、もしくは比例するように自動調整することができる。

上記の回路はフィードバックループをアナログ回路で構成した場合であるが、特許文献１には、デジタル回路によりフィードバックを行う例が開示されている。
特許文献１の図１には、発振器で生成される信号に基づいてデジタル調整値を出力するデジタル制御回路と、ｇｍアンプのｇｍ値を調整するためのデジタル調整値をアナログ値に変換してバイアス電流として供給するＤ／Ａコンバータとを備える周波数調整回路が開示されている。
特開２００２−４３８９４号公報（図１、段落０００１４〜００１７）

図３に示した周波数調整回路３１は、アナログ回路によりフィードバックループが構成されているので、常時相互コンダクタンス増幅器のｇｍを一定に制御するための回路を動作させる必要があり、周波数調整回路３１の消費電力を減らすことが難しい。さらに、ピーク検出回路３４及び３５はコンデンサを有しているので一定の収束時間がかかるが、アナログ回路で構成されているために収束中にもフィードバック制御がかかるためにフィードバック系の動作が不安定になるという問題点があった。

さらに、ｇｍの調整によりカットオフ周波数の自動調整を実施する場合、電源電圧の変動やトランジスタの特性のバラツキ等により、相互コンダクタンス増幅器３２、ｇｍ１〜ｇｍｎのドレイン電流が変化し、ドレイン電流が小さくなると信号の歪みが増大するという問題点もあった。

他方、特許文献１のフィードバックループをデジタル回路で構成したものは、回路の消費電力を減らすことができるが、デジタルの調整値をアナログ電圧に変換するためにＤ／Ａ変換器が必要となる。Ｄ／Ａ変換器は半導体集積回路基板上の占有面積が大きいので、アクティブフィルタを含めた回路を搭載した半導体集積回路のチップサイズが大きくなるという問題点があった。

本発明の課題は、回路の消費電力を減らし、かつ回路規模の小さいアクティブフィルタの周波数調整回路を提供することである。

本発明のアクティブフィルタの周波数調整回路は、少なくとも基準周波数信号が入力する相互コンダクタンス増幅器と可変容量回路とからなり、制御対象のアクティブフィルタと同じ周波数特性を有するフィルタ回路と、前記基準周波数信号を検出する第１の検出回路と、前記フィルタ回路の出力信号を検出する第２の検出回路と、前記第１及び第２の検出回路の出力電圧差に応じたデジタルデータを、前記フィルタ回路の可変容量回路及び前記アクティブフィルタの可変容量回路に出力して容量値を変化させ、前記フィルタ回路のカットオフ周波数と前記アクティブフィルタのカットオフ周波数とが前記基準周波数と一致、もしくは比例するように調整するデジタル制御回路とを備える。

この発明によれば、カットオフ周波数の調整が終了した後は、フィードバックループ内のアナログ回路を動作させておく必要がなくなるので周波数調整回路の消費電力を減らすことができる。また、Ｄ／Ａ変換器を必要としないので回路規模を小さくすることができる。また、検出回路の出力が収束した後にデジタルデータに変換して出力することができるのでフィードバック系の動作を安定化できる。

例えば、フィルタ回路は、図１の積分回路１３に対応し、第１及び第２の検出回路は、図１の検波回路１４及び１５に対応し、デジタル制御回路は、図１のデジタル制御回路１６に対応する。

本発明の他のアクティブフィルタの周波数調整回路は、少なくとも基準周波数信号が入力する相互コンダクタンス増幅器と可変容量回路とから成り、制御対象のアクティブフィルタと同じ周波数特性を有するフィルタ回路と、前記フィルタ回路の出力信号と前記基準周波数信号との位相差に応じたデジタルデータを前記フィルタ回路の可変容量回路及び前記アクティブフィルタの可変容量回路に出力して容量値を変化させ、前記フィルタ回路のカットオフ周波数と前記アクティブフィルタのカットオフ周波数とが前記基準周波数と一致、もしくは比例するように調整するデジタル制御回路とを備える。

この発明によれば、カットオフ周波数の調整が終了した後は、フィードバックループ内のアナログ回路を動作させておく必要がなくなるので、周波数調整回路の消費電力を減らすことができる。また、Ｄ／Ａ変換器を必要としないので回路規模が小さくなり、例えば、半導体集積回路基板上のデジタル回路の占める面積を小さくできる。

本発明の周波数調整回路の他の態様は、前記デジタル制御回路は、前記第１及び第２の検出回路の収束時間より長い周期で、前記第１及び第２の検出回路の出力電圧差に応じたデジタルデータに変換する。

本発明の周波数調整回路の他の態様は、前記第１の検出回路は、前記基準周波数信号を検波して直流電圧に変換する第１の検波回路からなり、前記第２の検出回路は、前記フィルタ回路の出力信号を検波して直流電圧に変換する第２の検波回路からなり、前記デジタル制御回路は、前記第１及び第２の検波回路の収束時間より長い周期で、前記第１の検波回路と第２の検波回路の出力電圧差に応じたデジタルデータに変換して出力する。

このように構成することで、第１及び第２の検出回路または第１及び第２の検波回路の出力電圧が収束した後に、周波数調整が行われるのでフィードバック系の動作が安定になる。

例えば、第１の検波回路は、図１の検波回路１４に対応し、第２の検波回路は、図１の検波回路１５に対応する。
本発明の周波数調整回路の他の態様は、前記可変容量回路は、半導体回路基板上に形成した複数のコンデンサと該複数のコンデンサの接続を切り換える複数のスイッチ素子とからなる。

このように構成することで、デジタルデータに基づいてスイッチ素子をオン、オフ制御して可変容量回路の容量値を所望の値にすることができる。
本発明の周波数調整回路の他の態様は、基地局との間で一定周期毎に通信を行ってパケットデータを受信する通信装置に用いられるアクティブフィルタの周波数調整回路であって、前記デジタル制御回路は、無線基地局との間で通信を行っている期間は前記カットオフ周波数の調整を行わず、前記無線基地局との間で通信を行わない期間にカットオフ周波数の調整を行う。

このように構成することで、データを受信中にカットオフ周波数の調整が行われてデータ受信できなくなる等の問題を回避できる。
本発明の周波数調整回路の他の態様は、前記基準周波数信号を生成する発振回路を有し、該発振回路は無線基地局との間で通信を行っている期間は発振動作を停止する。

このように構成することで、基準周波数信号を生成することにより回路内部で発生するノイズを減らすことができる。

本発明によれば、カットオフ周波数の調整が終了した後は、フィードバックループ内のアナログ回路を動作させておく必要がなくなるので周波数調整回路の消費電力を減らすことができる。また、Ｄ／Ａ変換器が不要となるので回路規模を小さくできる。

以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の実施の形態のアクティブフィルタの周波数調整回路１１の回路ブロック図である。
実施の形態のアクティブフィルタ及びその周波数調整回路は、例えば、無線基地局との間で一定周期毎に通信を行いパケットデータを受信する無線ＬＡＮシステムの通信装置に使用される半導体集積回路基板上に形成される。

図１の信号変換回路１２は、基準周波数ｆｒｅｆの基準周波数信号Ｖ１を差動信号Ｖ１ｐ、Ｖ１ｎに変換し、信号レベルを変換し、さらに一次フィルタを通して波形成形する。
積分回路１３は、相互コンダクタンス増幅器２１と、相互コンダクタンス増幅器２１にバイアス電圧を供給するバイアス回路２２と、相互コンダクタンス増幅器２１の出力に接続された可変容量回路２３とからなる。

積分回路１３は、周波数調整回路１１の制御対象であるアクティブフィルタ（例えば、ｇｍＣフィルタ）の相互コンダクタンス増幅器２１とバイアス回路２２及び可変容量回路２３と同一の回路で構成されており、同じカットオフ周波数、もしくはそれに比例したカットオフ周波数のフィルタ回路を構成している。ｇｍＣフィルタの構成は、図３のフィルタ３３と同じである。

可変容量回路２３は、図２に示すようにｎ個のスイッチ素子ＳＷ１，ＳＷ２・・・ＳＷｎと、それぞれのスイッチ素子ＳＷ１〜ＳＷｎと直列に接続されたｎ個のコンデンサＣｎ、２Ｃｎ・・・２ⁿＣｎとからなる。スイッチ素子ＳＷ１〜ＳＷｎの制御端子には、後述するデジタル制御回路１６から出力されるデジタルデータ（control bit）が与えられており、デジタルデータに応じてスイッチ素子ＳＷ１〜ＳＷｎの中の該当するスイッチ素子がオンして容量値Ｃが変化する。スイッチ素子ＳＷ１〜ＳＷｎは、例えば、並列に接続されたｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタからなる。

バイアス（Ｂｉａｓ）回路２２は、電源電圧が変動した場合に、相互コンダクタンス増幅器２１のｇｍの変動を抑制するようなバイアス電圧Ｖｇｍを相互コンダクタンス増幅器２１に供給する回路である。例えば、電源電圧が低下して相互コンダクタンス増幅器２１のドレイン電流が減少した場合には、バイアス電圧Ｖｇｍが増加して相互コンダクタンス増幅器２１のドレイン電流を一定値に保つようにする。これにより、相互コンダクタンス増幅器２１のドレイン電流が小さくなり信号の歪みが増大するのを防止している。なお、バイアス回路２２は、相互コンダクタンス増幅器２１の内部に設けても良い。

検波回路１４は、信号変換回路１２から出力される基準周波数信号Ｖ１の差動信号Ｖ１ｐ、Ｖ１ｎのピーク値を平滑して直流電圧に変換しデジタル制御回路１６に出力する。
検波回路１５は、積分回路１３から出力される差動信号Ｖ２ｐ、Ｖ２ｎのピーク値を平滑して直流電圧に変換してデジタル制御回路１６に出力する。

デジタル制御回路１６は、検波回路１４の直流出力電圧ｖ１と検波回路１５の直流出力電圧ｖ２を比較し、両者の電圧差に応じたデジタルデータを積分回路１３及びｇｍＣフィルタに出力する。

デジタル制御回路１６は、コンパレータと逐次近似レジスタ（ＳＡＲ：successive approximation register）とからなる。デジタル制御回路１６は、例えば、コンパレータの一方の入力電圧を基準として、他方の入力電圧と順次比較し、比較結果に基づいて逐次近似レジスタの上位ビットから順に１または０を設定する。レジスタのビットは他方の入力電圧を変動させる回路（ここでは可変容量回路２３）に接続されており、ビットの変化に応じて２ⁿの重みで他方の入力電圧は変化する。順次比較を繰り返すことにより上位ビットから１，０が定まり、他方の入力電圧は一方の入力電圧に近づいていく。

デジタル制御回路１６は、逐次近似レジスタに設定したデジタルデータを可変容量回路２３のスイッチ素子ＳＷ１〜ＳＷｎの制御端子に供給してスイッチＳＷ１〜ＳＷｎをオン、オフさせ、検波回路１４及び１５の直流出力電圧ｖ１，ｖ２が等しくなるように容量値を制御する。

なお、本実施の形態では、デジタル制御回路１６の逐次近似レジスタの各ビットの値を決定する際の基準となるクロック信号の周波数ｆＳＡＲにより定まる周期Ｔを、検波回路１４及び１５の出力電圧が収束するまでの時間（時定数τで決まる時間）より長く設定している。これにより、検波回路１４及び１５の出力電圧が確定した後、その出力電圧差に応じたデジタルデータが逐次近似レジスタに保持され、そのデジタルデータに基づいて可変容量回路２３の容量値が調整されるので可変容量回路２３の容量値が常に変動してフィードバック系が不安定になるのを防止できる。

信号変換回路１２，積分回路１３、検波回路１４及び１５、デジタル制御回路１６内のコンパレータは、図示しない電源制御回路により電源電圧の供給が制御される。例えば、無線基地局と通信を行っている期間は、電源制御回路が信号変換回路１２、積分回路１３、検波回路１４及び１５、デジタル制御回路１６内のコンパレータへの電源電圧の供給を停止して周波数調整回路１１の消費電力を減らす。また、無線基地局と通信を行っている期間は、基準周波数信号を生成する発振回路（図示せず）の動作を停止させて、基準周波数信号により発生するノイズが無線基地局からの受信信号に影響しないようにしている。

ここで、上記の周波数調整回路１１の調整動作を説明する。
積分回路１３の出力信号である信号Ｖ２（Ｖ２ｐ、Ｖ２ｎ）は、従来技術でも説明したように、積分回路１３の入力信号である信号Ｖ１（Ｖ１ｐ、Ｖ１ｎ）、相互コンダクタンス増幅器２１の相互コンダクタンスをｇｍ、可変容量回路２３の容量値をＣとしたときに、
｜Ｖ２｜＝｜Ｖ１｜ｇｍ／（ωｒｅｆ・Ｃ）
で表せる（ただし、ωｒｅｆ：基準周波数の角速度）
デジタル制御回路１６からは、検波回路１４の直流出力電圧ｖ１と、検波回路１５の直流出力電圧ｖ２の電圧差に応じたデジタルデータが積分回路１３の可変容量回路２３に出力され、検波回路１４と検波回路１５の出力電圧差が小さくなる方向に容量値Ｃが調整される。

容量値Ｃの調整の結果、積分回路１３の入力信号Ｖ１ｐ、Ｖ１ｎと出力信号Ｖ２ｐ、Ｖ２ｎが等しくなると、ｇｍ／Ｃ＝ωｒｅｆ、となる。ｇｍ／Ｃは、相互コンダクタンス増幅器２１と可変容量回路２３の容量値ＣのコンデンサとからなるｇｍＣフィルタのカットオフ周波数を示しており、同じ相互コンダクタンス増幅器と容量から構成されたフィルタであれば、そのカットオフ周波数はｇｍ／Ｃに比例する。

従って、デジタル制御回路１６から出力されるデジタルデータに基づいて可変容量回路２３の容量値Ｃを調整することで、積分回路１３のカットオフ周波数を基準周波数と一致、もしくは比例するように制御することができる。そして、積分回路１３は、図示しないフィルタ回路の相互コンダクタンス増幅器２１、バイアス回路２２及び可変容量回路２３と同じ回路構成を有しているので、積分回路１３のカットオフ周波数を調整するデジタルデータをｇｍＣフィルタに渡すことで、ｇｍＣフィルタのカットオフ周波数が目的とする基準周波数と一致、もしくは比例するように自動調整される。

上述した実施の形態によれば、フィードバックループをデジタル回路で構成することで、周波数調整を行う時以外は積分回路１３、検波回路１４、１５及びデジタル制御回路１６内のコンパレータ等の動作を停止させることができるので周波数調整回路１１の消費電力を減らすことができる。

また、バイアス回路２２を設け、電源電圧の変動等による相互コンダクタンス増幅器２１のドレイン電流の変動を抑制するようにしたので、信号の歪みが増加するのを防止できる。また、このバイアス回路２２により相互コンダクタンス増幅器２１の相互コンダクタンスｇｍは変化するが、その変動分は可変容量回路２３の容量値Ｃを変化させることで補い、ｇｍ／Ｃを一定にして、それに比例するカットオフ周波数を一定に保つよう調整することができる。また、Ｄ／Ａ変換器を使用しないので半導体集積回路上の周波数変換回路１１の占める面積を小さくできる。

さらに、無線基地局と通信中は周波数調整が行われないのでパケットデータの受信途中で周波数調整が行われて受信エラーとなるのを防止できる。また、無線基地局との通信中は、基準周波数信号を生成しないようにすることで回路内部で発生するノイズを低減することができる。

本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）本発明は、無線基地局から送信されるパケットデータを受信する受信装置に限らず他の通信システムにも適用できる。
（２）上述した実施の形態では、検波回路１４及び１５により積分回路１３の入力信号と出力信号を検波しているが、例えば、積分回路１３の出力信号と基準周波数信号との位相差を検出する回路を設け、位相差に応じたデジタルデータを積分回路１３とアクティブフィルタの可変容量回路２３に出力して容量値を調整するようにしても良い。
（３）本発明は、ｇｍＣフィルタに限らず他のアクティブフィルタにも適用できる。
（４）デジタル制御回路１６は、コンパレータと逐次近似レジスタを用いる回路に限らず、基準周波数信号と積分回路１３の出力信号の電圧差、あるいは基準周波数信号と積分回路（フィルタ回路）１３の位相差に応じたデジタルデータを出力する回路であればどうような構成の回路でも良い。

実施の形態の周波数調整回路の回路ブロック図である。 可変容量回路の回路図である。 従来の周波数調整回路の回路図である。

符号の説明

１１，３１ 周波数調整回路
１２ 信号変換回路
１３ 積分回路
１４、１５ 検波回路
１６ デジタル制御回路
２１ 相互コンダクタンス増幅器
２２ バイアス回路
２３ 可変容量回路

Claims (8)

1. 少なくとも基準周波数信号が入力する相互コンダクタンス増幅器と可変容量回路とからなり、制御対象のアクティブフィルタと同じ周波数特性を有するフィルタ回路と、
   前記基準周波数信号を検出する第１の検出回路と、
   前記フィルタ回路の出力信号を検出する第２の検出回路と、
   前記第１及び第２の検出回路で検出される信号の電圧差に応じたデジタルデータを、前記フィルタ回路の可変容量回路及び前記アクティブフィルタの可変容量回路に出力して容量値を変化させ、前記フィルタ回路のカットオフ周波数と前記アクティブフィルタのカットオフ周波数とが前記基準周波数と一致、もしくは比例するように調整するデジタル制御回路とを備えるアクティブフィルタの周波数調整回路。
2. 少なくとも基準周波数信号が入力する相互コンダクタンス増幅器と可変容量回路とからなり、制御対象のアクティブフィルタと同じ周波数特性を有するフィルタ回路と、
   前記フィルタ回路の出力信号と前記基準周波数信号の位相差に応じたデジタルデータを前記フィルタ回路の可変容量回路及び前記アクティブフィルタの可変容量回路に出力して容量値を変化させ、前記フィルタ回路のカットオフ周波数と前記アクティブフィルタのカットオフ周波数とが前記基準周波数と一致、もしくは比例するように調整するデジタル制御回路とを備えるアクティブフィルタの周波数調整回路。
3. 前記デジタル制御回路は、前記第１及び第２の検出回路の収束時間より長い周期で、前記第１及び第２の検出回路の出力電圧差に応じたデジタルデータに変換して出力する請求項１記載のアクティブフィルタの周波数調整回路。
4. 前記第１の検出回路は、前記基準周波数信号を検波して直流電圧に変換する第１の検波回路からなり、
   前記第２の検出回路は、前記フィルタ回路の出力信号を検波して直流電圧に変換する第２の検波回路からなり、
   前記デジタル制御回路は、前記第１及び第２の検波回路の収束時間より長い周期で、前記第１の検波回路と第２の検波回路の出力電圧差に応じたデジタルデータに変換する請求項１載のアクティブフィルタの周波数調整回路。
5. 前記可変容量回路は、半導体回路基板上に形成した複数のコンデンサと該複数のコンデンサの接続を切り換える複数のスイッチ素子とからなる請求項１，２または３記載のアクティブフィルタの周波数調整回路。
6. 基地局との間で一定周期毎に通信を行ってパケットデータを受信する通信装置に用いられるアクティブフィルタの周波数調整回路であって、
   前記デジタル制御回路は、前記基地局と通信を行っている期間はカットオフ周波数の調整を行わず、前記基地局と通信を行わない期間にカットオフ周波数の調整を行う請求項１乃至５の何れか１項に記載のアクティブフィルタの周波数調整回路。
7. 前記基準周波数信号を生成する発振回路を有し、前記発振回路は、基地局と通信を行っている期間は発振動作を停止する請求項６記載のアクティブフィルタの周波数調整回路。
8. 少なくとも基準周波数信号が入力する相互コンダクタンス増幅器と可変容量回路とからなり、制御対象のアクティブフィルタと同じ周波数特性を有するフィルタ回路と、
   前記基準周波数信号を検出する第１の検出回路と、
   前記フィルタ回路の出力信号を検出する第２の検出回路と、
   前記第１及び第２の検出回路で検出される信号の電圧差に応じたデジタルデータを、前記フィルタ回路の可変容量回路及び前記アクティブフィルタの可変容量回路に出力して容量値を変化させ、前記フィルタ回路のカットオフ周波数と前記アクティブフィルタのカットオフ周波数とが前記基準周波数と一致、もしくは比例するように調整するデジタル制御回路とを有するアクティブフィルタの周波数調整回路を搭載した半導体集積回路。
   
   

Images