CN107846230B - 终端电路、接收器及相关联的终止方法 - Google Patents

Abstract

本发明提供了一种终端电路、接收器和相关联的终止方法。终端电路耦接于接收端子，接收端子用于接收信道传输信号，终端电路包括上部电路和下部电路。上部电路将接收端子选择性地导通到第一电压端子，下部电路将接收端子选择性地导通到第二电压端子。其中，上部电路中的第一开关和下部电路中的第二开关受信道传输信号携带的数据位的逻辑的控制。采用本发明，能够抑制相邻信道之间的串扰。

Description

终端电路、接收器及相关联的终止方法

技术领域

本发明通常涉及一种终端电路(termination circuit)、接收器和相关联的终止方法(terminating method)，更特别地，涉及一种能够抑制相邻信道之间的串扰(crosstalk)的终端电路、接收器及相关联的终止方法。

背景技术

近年来，诸如便携式电子装置、多媒体产品、无线通信等移动应用需要高速且高吞吐量(high-throughput)的计算。因此，存储速度升高，以及，控制模块和存储器之间的信道数量持续增加。然而，更快的数据速率及切换速度意味着相邻(adjacent)信号通道(传输线)之间将导致更高的耦合噪声。

图1示出了一种控制模块和存储器之间的并行总线配置的示意图。如图1所示，控制模块11和存储器13之间的存储器总线12包括很多信号通道(signal channel，可简称为信道)，这些信号通道彼此非常靠近。

串扰是附近信号(nearby signal)的高速切换对目标信号造成的影响，串扰可以是造成大量噪声的主要原因。一旦信号通道中存在大量噪声，则将导致信道传输信号中的数据位错误。或者说，相邻的信号通道之间的串扰会导致失真，因此，串扰的抑制是重要的。随着存储器总线12中包括的信号通道数量越来越多，相邻信号通道之间的串扰问题变得越来越严重。

图2A和图2B示出了一种终端电阻(termination resistor)被用来抑制串扰的示意图。在图2A和图2B中，接收器(receiver)15包括缓冲电路15a和终端电阻Rter，接收器16包括缓冲电路16a和终端电阻Rter。缓冲电路15a、16a将从信号通道处接收到的信道传输信号(channel transmission signal)转换为接收端子Nrv上的反相的(inverted)信道传输信号(被缓冲的信道传输信号)，以及，终端电阻Rter常用来抑制相邻信道之间的串扰。

在图2A中，若缓冲电路15a的输入处于高电压电平(例如，电源电压Vddr的电平)，则终端电阻Rter将接收端子(receiving terminal)Nrv导通到电源电压Vddr，且总是有直流(DC)电流流过(flow through)缓冲电路15a。在图2B中，若缓冲电路16a的输入处于低电压电平(例如，接地电压Gnd的电平)，则终端电阻Rter将接收端子Nrv导通到接地电压Gnd，且总是直流(DC)电流流过缓冲电路16a。

由于总是有直流(DC)电流流过缓冲电路15a、16a和终端电阻Rter，因此接收器15、16的输出信号被偏置，以及输出信号的摆幅范围受到影响。此外，流过缓冲电路15a、16a和终端电阻Rter的直流(DC)电流会导致额外的功率消耗。

发明内容

有鉴于此，本发明的目的之一在于提供一种终端电路、接收器及相关联的终止方法，以解决上述问题。

第一方面，本发明提供一种终端电路，该终端电路用于耦接于接收端子，该接收端子用于接收信道传输信号，以及，该终端电路包括上部电路和下部电路。该上部电路包括：第一终端元件和第一开关，第一终端元件耦接于具有第一电压电平的第一电压端子；以及，第一开关耦接于第一终端元件和接收端子，用于将接收端子选择性地导通到第一终端元件。该下部电路包括：第二终端元件和第二开关，第二终端元件耦接于具有第二电压电平的第二电压端子，第二电压电平与第一电压电平不同；以及，第二开关耦接于第二终端元件和接收端子，用于将接收端子选择性地导通到第二终端元件；其中，第一开关和第二开关受信道传输信号携带的数据位的逻辑的控制。

第二方面，本发明提供一种接收器，用于通过至少一个接收端子接收至少一个信道传输信号，该接收器包括至少一个终端电路和耦接于该至少一个终端电路的控制模块，其中，至少一个终端电路通过至少一个接收端子耦接于至少一个信道，至少一个终端电路中的第一终端电路耦接于至少一个接收端子中的第一接收端子，以及，第一终端电路包括上部电路和下部电路。上部电路包括第一终端元件和第一开关，第一终端元件耦接于第一电压端子；以及，第一开关耦接于第一终端元件和第一接收端子，用于根据第一开关信号将接收端子选择性地导通到第一终端元件。下部电路包括：第二终端元件和第二开关，第二终端元件耦接于第二电压端子，第二电压端子与第一电压端子具有不同的电压电平；以及，第二开关耦接于第二终端元件和第一接收端子，用于根据第二开关信号将接收端子选择性地导通到第二终端元件。其中，控制模块根据信道传输信号携带的数据位的逻辑控制第一开关信号和第二开关信号，以控制第一开关和第二开关的接通状态。

第三方面，本发明提供一种终止方法，该终止方法适用于以上所述的接收器，以及，终止方法包括以下步骤：控制模块检测第一接收端子的电压电平；控制模块根据检测得到的电压电平，控制第一开关信号和第二开关信号在第n个终止持续时间期间的电压电平，其中，第n个终止持续时间为对应于信道传输信号携带的第n个数据位的终止持续时间；以及，终端电路根据第一开关信号和第二开关信号，将第一接收端子选择性地导通到第一电压端子和第二电压端子中的其中一者。

在上述技术方案中，接收端子被动态地导通到高电压电平或低电压电平，能够抑制相邻信道之间的串扰。

本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。

附图说明

通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：

图1(现有技术)示出了控制模块和存储器之间的一种并行总线配置的示意图；

图2A和图2B(现有技术)示出了一种终端电阻被用来抑制串扰的示意图；

图3A示出了一种用于通过发送器和接收器之间的信号信道接收信道传输信号的接收器的示意性框图；

图3B示出了受害信道的偏斜的示意图；

图4A示出了终端电路处于第一设定模式的示意图；

图4B示出了终端电路处于第二设定模式的示意图；

图5示出了一种适用于接收器的终止方法的示意性流程图；

图6是根据发明第一实施例示出的一种接收器的示意性框图；

图7是根据发明第一实施例示出的一种应用于终端电路的终止方法的流程图；

图8根据发明第一实施例示出了接收端子Nrv响应于第(n-1)个数据位的逻辑被如何导通的示意性波形图；

图9A与受害信道一起示出了终端电路的操作的示意性波形图；

图9B与干扰源信道一起示出了终端电路的操作的示意性波形图；

图10是根据本发明第二实施例示出的一种接收器的示意性框图；

图11示出了窗口信号Swin的产生的一种波形示意性图；

图12根据本发明第二实施例示出了一种适用于接收器的终止方法的示意性流程图；

图13根据本发明第二实施例示出了一种适用于接收器的终止方法的另一示意性流程图；

图14A根据本发明第二实施例示出了当第(n-1)个数据位为逻辑高时终端电路的操作的示意性波形图；

图14B根据本发明第二实施例示出了当第(n-1)个数据位为逻辑低时终端电路的操作的示意性波形图；

图15示出了信道传输信号的品质与窗口信号Swin的窗口延迟持续时间Tdly有关的示意性波形图；

图16示出了信道传输信号的品质与窗口信号Swin的窗口宽度Twin_pw有关的示意性波形图；

图17是根据本发明第二实施例示出的一种接收器的实现的示意图框图。

在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。

具体实施方式

以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。

其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。

文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。

为了抑制串扰，特别是由反射(reflection)引起的串扰，本发明提供一种终端电路、接收器和相关联的终止方法，通过将接收端子动态地导通到高电压电平和低电压电平之其中一者，且不产生直流(DC)电流，因此，在维持信道传输信号的摆幅范围的同时还能够抑制相邻信道之间的串扰。具体地，终端电路、接收器和终止方法能够响应于信道传输信号所携带的数据位的模式(pattern)或逻辑(例如，逻辑高(如“1”)或逻辑低(如“0”)，通常，逻辑高(如“1”)可表示高电平，逻辑低(如“0”)表示低电平)，将接收端子Nrv动态地终止(dynamically terminating)到高电压电平或低电压电平。通过采用动态控制机制，直流(DC)电流的效应被减小，以及，信道传输信号的摆幅范围可被提高。模拟结果还表明，基于本发明实施例的终端电路、接收器和终止方法，能够抑制相邻信道之间的串扰。

在本发明实施例公开的终端电路和接收器(包括终端电路和控制模块)中，该终端电路用于耦接于接收端子，接收端子用于接收信道传输信号，以及，该终端电路包括上部电路和下部电路。上部电路包括第一终端元件和第一开关，第一终端元件耦接于具有第一电压电平的第一电压端子；以及，第一开关耦接于第一终端元件和接收端子，用于将接收端子选择性地导通到第一终端元件。下部电路包括第二终端元件和第二开关，第二终端元件耦接于具有第二电压电平的第二电压端子，第二电压电平与第一电压电平不同；以及，第二开关耦接于第二终端元件和接收端子，用于将接收端子选择性地导通到第二终端元件；其中，第一开关和第二开关受信道传输信号携带的数据位的逻辑的控制。信道传输信号携带的第n个数据位所对应的终止持续时间被定义为第n个终止持续时间，以及，信道传输信号携带的第(n-1)个数据位和第n个数据位之间的转变间隔被定义为第(n-1)个转变间隔。在一些示例中，第一开关和第二开关的导通状态与信道传输信号携带的第(n-1)个数据位的逻辑有关，特别地，第(n-1)个数据位的逻辑可在第(n-1)个数据位的稳定间隔期间检测接收端子的电压电平来获得。例如，为便于理解，图8示出了其中一种实现细节，具体地，通过设置选通信号Sstb来在各数据位的稳定间隔期间检测接收端子的电压电平，应当说明的是，本发明并不限于此，凡是能够获得第(n-1)个数据位的逻辑的任何方式均可以。在另一些示例中，第一开关和第二开关的导通状态与信道传输信号携带的第n个数据位的逻辑有关，特别地，第n个数据位的逻辑可在第(n-1)个转变间隔期间检测接收端子的电压电平来获得。例如，为便于理解，图14B示出了其中一种实现细节，具体地，通过设置窗口信号Swin来在数据位之间的转变间隔期间检测接收端子的电压电平，应当说明的是，本发明并不限于此，凡是能够获得第n个数据位的逻辑的任何方式均可以。在一些实施例中，第n个终止持续时间位于第(n-1)个数据位的稳定间隔后，且在第n个数据位的稳定间隔之前开始，特别地，第n个终止持续时间与第(n-1)个转变间隔大致重叠或完全重叠，或者，第n个终止持续时间还可以稍长于第(n-1)个转变间隔(即第n个终止持续时间从第(n-1)个转变间隔持续到第n个数据位的稳定间隔中)，具体地，本发明不做限制。

图3A示出了一种接收器的示意性框图，该接收器用于接收信道传输信号，该信道传输信号通过发送器(transmitter)21和接收器(receiver)23之间的信道，在图3A所示实施例中，发送器21与接收器23之间以两个信道为例，但本发明并不限于此。发送器21通过信道22a、22b向接收器23发送信号。在本发明实施例中，将接收器23接收到的信号定义为信道传输信号。在发送器21侧，每个信道的数据被序列化(are serialized)。通常，发送器21对接收端子的驱动能力很强，在本发明实施例中，发送器21对接收端子的驱动能力比接收器中终端电路对接收端子的驱动能力强，或者说，发送器21发送信道传输信号时的导通电阻远大于终端电路中终端元件的导通电阻，终端电路对接收端子的导通控制可用来减少相邻信道之间的相互影响。

接收器23通过内部总线24耦接于存储器阵列25。接收器23包括控制模块235、缓冲电路231a、231b和终端电路2331、2333。控制模块235耦接于终端电路2331、2333，以及，终端电路2331耦接于缓冲电路231a，终端电路2333耦接于缓冲电路231b。

接收器23中的每个终端电路2331、2333具有类似的布局，因此本发明实施例以终端电路2331为例进行说明。终端电路2331包括上部电路(upper circuit)2331a和下部电路(lower circuit)2331b。上部电路2331a进一步地包括第一开关SW1和第一终端元件(termination component)Z_P，以及，下部电路2331b进一步地包括第二开关SW2和第二终端元件Z_N。在本发明实施例中，第一终端元件Z_P和第二终端元件Z_N可以由金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管来实现。例如，在其中一种示例中(如图4A和图4B)，第一终端元件Z_P可以是P型金属氧化物半导体(P-type Metal Oxide Semiconductor，PMOS)晶体管，第二终端元件Z_N可以是N型金属氧化物半导体(N-type Metal OxideSemiconductor，NMOS)晶体管。在另一示例中，第一终端元件Z_P和第二终端元件Z_N还可以是纯电阻或电阻与其它元件(如开关)的组合等，本发明实施例对终端元件的具体类型不做任何限制。

第一终端元件Z_P耦接于第一电压端子(第一电压端子具有第一电压电平V1)，以及，第二终端元件Z_N耦接于第二电压端子(第二电压端子具有第二电压电平V2)。第一电压端子和第二电压端子具有不同的电压电平，在一些实施例中，第一电压电平V1大于第二电压电平V2。举例来说，第一电压电平V1可以是电源电压Vddr，而第二电压电平V2可以是接地电压Gnd，但本发明并不受限于此。为便于描述与理解，以下实施例中的第一电压电平以电源电压Vddr为例，第二电压电平以接地电压Gnd为例来进行说明，但本发明并不受限于此。

在图3A所示的示例中，控制模块235接收触发信号，并向终端电路2331、2333产生多组开关信号。触发信号可以是选通信号(strobe signal)Sstb或时钟信号，但本发明并不受限于此。在本发明实施例中，以触发信号为选通信号Sstb为例进行说明。

多组开关信号中的每一组开关信号分别对应于终端电路2331、2333中的其中一者，例如，第一组开关信号对应于终端电路2331，第二组开关信号对应于终端电路2333。举例来说，控制模块235产生第一开关信号Ssw1和第二开关信号Ssw2至终端电路2331。类似地，控制模块235产生另一组开关信号Ssw1’、Ssw2’至终端电路2333。选通信号Sstb的有效转变(significant transition)包括上升沿和下降沿，以及，在图3A所示的实施例中，选通信号Sstb的有效转变发起(initiate)终止持续时间Tterm，在终止持续时间Tterm中，第一开关信号Ssw1、Ssw1’和第二开关信号Ssw2、Ssw2’被产生和被控制。

若信道中出现数据转变(data-transition)，则在相邻信号通道中将观察到转变沿的时间偏差(timing deviation)。由于信号的传播速度取决于数据位模式，因此，数据延迟会影响数据转变，以及会出现串扰。

图3B示出了一种受害信道(victim channel)的偏斜(skew)的示意图。单位间隔(以下可称为UI(unit interval))是用于信道传输信号的最小时间间隔。例如，对于具有10Gbps数据速率的通信系统，UI等于100ps。可以理解地，与每个数据位对应的单位间隔Tui可包括转变间隔(transition interval)Ttrs和稳定间隔(stable interval)Tstb(例如，为便于理解可参见图8)。

发送器和接收器之间的多个信道可以被认为是受害信道和多个干扰源信道(aggressor channel)的组合。

当多个信道(即多根传输线)相互之间靠得很近时，信道(传输线)之间的电场和磁场将互相交互作用。施加到相邻信道的多个信号的组合可以分为两类：偶模(even mode)和奇模(odd mode)。偶模是指受害信道和干扰源信道携带的数据位均以相同的方向切换(switch)的情形。例如，若两根耦合的信道(传输线)相互之间的驱动信号的幅度和大小均相同，则其表现为偶模传输。奇模是指干扰源信道携带的数据位与受害信道携带的数据位以相反的方向切换的情形。例如，若两根耦合的信道(传输线)相互之间的驱动信号的幅度相同但相位相差180度，则其表现为奇模传输。

速度失配是存在于偶模和奇模信号中的一种现象。简而言之，在奇模中，受害信道的信号传输速度比干扰源信道的信号传输速度快，而在偶模中，受害信道的信号传输速度比干扰源信道的信号传输速度慢。或者说，对于受害信道，奇模信号传播得较快，而偶模信号传播得较慢。这种速度失配导致信号的偏斜。如图3B所示，干扰源信道的转变会在受害信道上造成偏斜。

根据本发明实施例，对于受害信道和干扰源信道，控制模块235产生多组开关信号的方法是相同的。此外，本发明实施例的以下描述表明，反射串扰以及偶模/奇模速度失配的问题被减少。

图4A示出了终端电路处于第一设定模式MD1的示意图，图4B示出了终端电路处于第二设定模式MD2的示意图。在图4A和图4B所示的实施例中，第一终端元件Z_P以PMOS晶体管M1为例，第二终端元件Z_N以NMOS晶体管M2为例，以及，第一电压电平以电源电压Vddr为例，第二电压电平以接地电压Gnd为例，但本发明并不限于此。根据本发明实施例，可以将终端电路2331的操作及终端电路2331在对应于第n个数据位的终止持续时间Tterm期间的设定模式总结在表1中。在表1中，接收端子Nrv的电压电平可以被表示为接收电压Vrv。

表1

如表1所示，第二列对应于终端电路2331的第一设定模式MD1，第三列对应于终端电路2331的第二设定模式MD2。控制模块235在接收到选通信号Sstb之后，产生第一开关信号Ssw1和第二开关信号Ssw2。第一开关信号Ssw1的电压电平和第二开关信号Ssw2的电压电平被用来确定接收端子Nrv是被如何终止的。下面请一并参考图4A和图4B以及表1。

当终端电路2331在终止持续时间Tterm期间处于第一设定模式MD1时，接收电压Vrv被终止到高电压电平。如图4A所示，当第一开关信号Ssw1处于低电压电平(L)时，第一开关SW1是接通的，源自电源电压Vddr的上部电流(upper current)Iup流过上部电路2331a。同时，第二开关信号Ssw2处于低电压电平(L)或高阻抗状态(X)，第二开关是断开的，没有下部电流(lower current)Idn流过下部电路2331b。因此，上部电流Iup继续流过接收端子Nrv和寄生电容Cload，寄生电容Cload被充电。

当终端电路2331在终止持续时间Tterm期间处于第二设定模式MD2时，接收电压Vrv被终止到低电压电平。如图4B所示，当第二开关信号Ssw2处于高电压电平(H)时，第二开关SW2是接通的，源自寄生电容Cload的下部电流Idn流过下部电路2331b。同时，第一开关信号Ssw1处于高电压电平(H)或处于高阻抗状态(X)，第一开关SW1是断开的，没有上部电流Iup流过上部电路2331a。在图4B中，寄生电容Cload被放电。

如表1所示，在一些实现中，第一开关信号Ssw1的电压电平和第二开关信号Ssw2的电压电平可以是相同的，从而该实现变得更简单。此外，在本发明实施例中，终止持续时间Tterm被定义为用来表示：控制模块235对单个数据位产生开关信号Ssw1、Ssw2时所持续的时长。举例来说，对于每个数据位，终止持续时间Tterm对应为第一开关SW1或第二开关SW2被接通的持续时长。为方便理解，例如，请参见图8中Ssw1、Ssw2的波形，对于第n个数据位，控制模块在时间点t2至时间点t5之间产生第一开关信号Ssw1和第二开关信号Ssw2，其中，时间点t2至时间点t5之间所持续的时长即为终止持续时间Tterm。在终止持续时间Tterm期间，第一开关SW1和第二开关SW2中只有一个是接通的。而对于终止持续时间Tterm以外的时间，第一开关SW1和第二开关SW2都是不接通的(即均是断开的)。

终止持续时间Tterm可以稍短于(slightly shorter)或完全等于窗口信号Swin的窗口宽度Twin_pw。或者说，窗口信号Swin的窗口宽度Twin_pw的持续时间可以与终止持续时间Tterm大致上重叠(overlap)或完全重叠。详情请参见后续实施例的描述。

本发明第一实施例示出了终止持续时间Tterm等于窗口宽度Twin_pw的示例情形(如图8所示)，本发明第二实施例示出了终止持续时间Tterm稍短于窗口宽度Twin_pw的另一示例情形(如图14A所示)。在本发明实施例中，窗口宽度Twin_pw与两个连续数据位之间的转变间隔(transition interval)Ttrs重叠，以及，窗口信号Swin的周期等于单位间隔(UI)。在一些实施例中，窗口信号Swin的窗口宽度Twin_pw可以比转变间隔Ttrs长(如图8和图14A所示出的情形)。关于窗口信号Swin是如何产生的细节以及终止持续时间Tterm和窗口宽度Twin_pw之间的关系将在后面说明。

请参考图4A和图4B，图5示出了一种适用于接收器的终止方法的示意性流程图。该流程图对应于接收器执行数据位的处理过程。随着数据位的连续接收，接收器的每个终端电路和控制模块重复执行该终止方法。

首先，控制模块235接收选通信号Sstb(步骤S201)，并在对应于第(n-1)个数据位的稳定间隔Tstb(即，第(n-1)个稳定间隔Tstb)期间检测接收电压Vrv，以检测得到接收电压Vrv_det(步骤S203)。例如，请参见图8，本发明实施例可以通过设置选通信号Sstb来触发对接收电压Vrv的检测，在图8的示例中，选通信号Sstb的周期为单位间隔的两倍，以及，选通信号Sstb在单位周期中出现的上升沿和下降沿均位于相邻数据位的稳定间隔期间，从而，当选通信号Sstb的上升沿或下降沿到来时，触发控制器235检测接收端子上的接收电压Vrv，以在对应于数据位的稳定间隔期间检测得到接收电压Vrv_det。应当说明的是，本发明实施例对选通信号Sstb的具体设置不做任何限制。在本发明实施例中，“n”是正整数。控制模块235基于检测得到的接收电压Vrv_det，确定第一开关信号Ssw1和第二开关信号Ssw2在对应于第n个数据位的终止持续时间Tterm期间的电压电平(步骤S205)，从而在对应于第n个数据位的终止持续时间Tterm期间产生第一开关信号Ssw1和第二开关信号Ssw2(步骤S206)。

然后，上部电路2331a根据第一开关信号Ssw1将接收端子Nrv选择性地导通到高电压电平(步骤S207)，以及，下部电路2331b根据第二开关信号Ssw2将接收端子Nrv选择性地导通到低电压电平(步骤S209)。在图5中，步骤S207和S209被同步执行。

在步骤S207中，确定第一开关信号Ssw1是否为低电压电平，其中，第一开关信号Ssw1的电压电平控制(dominate)第一开关SW1的开关状态(步骤S207a)。当第一开关信号Ssw1处于低电压电平时，则第一开关SW1是接通的，使得接收端子Nrv导通到高电压电平(步骤S207b)。另一方面，当第一开关信号Ssw1不处于低电压电平(例如，处于高电压电平)时，则第一开关SW1是断开的，以及，没有上部电流Iup产生(步骤S207c)。

在步骤S209中，确定第二开关信号Ssw2是否为高电压电平，其中，第二开关信号Ssw2的电压电平控制第二开关SW2的开关状态(步骤S209a)。当第二开关信号Ssw2处于高电压电平时，则第二开关SW2是接通的，使得接收端子Nrv导通到低电压电平(步骤S209c)。当第二开关信号Ssw2不处于高电压电平(例如，处于低电压电平)时，第二开关SW2是断开的，以及，没有下部电流Idn产生(步骤S209b)。

在步骤S207和S209被执行之后，控制模块235确定窗口信号Swin是否改变为低电压电平(步骤S211)。一旦窗口信号Swin改变为低电压电平，则控制模块235确定出终止持续时间Tterm结束。若步骤S211的确定结果为是，则流程结束。否则，重复执行步骤S206。

后面示出了不同的实施例，这些实施例示出了控制模块235如何确定第一信号Ssw1和第二开关信号Ssw2的电压电平，但本发明并不受限于此。换句话说，图5中的步骤S205可以以不同的方式来实现。

此外，控制模块235基于信道传输信号携带的数据位来动态地调整对终端电路2331的控制。终止方法提供能够动态地调整接收电压Vrv的终止的控制规则。分别示出了终止方法是如何应用于相同信道中每两个连续数据位的不同模式(不同逻辑)或组合的细节。

图6至图8、图9A和图9B示出了本发明第一实施例。在第一实施例中，基于信道传输信号携带的第(n-1)个数据位的逻辑控制第一开关信号Ssw1和第二开关信号Ssw2在第n个终止持续时间期间的电压电平。

对于这些实施例，可以通过在对应于第(n-1)个数据位的稳定间隔Tstb期间来检测接收电压Vrv而获得第(n-1)个数据位的逻辑(例如，逻辑高或逻辑低)，进而根据第(n-1)个数据位的逻辑来控制第一开关和第二开关在第n个终止持续时间Tterm期间的导通状态。在本发明第一实施例中(例如，请参见图8的示例波形)，若确定出第(n-1)个数据位的逻辑为逻辑低，则在接下来的终止持续时间Tterm期间将第一开关设置为是接通的，以及将第二开关设置为是断开的，从而将接收端子上拉一段时间，以通过终端电路减少相邻信道之间的串扰；反之，若确定出第(n-1)个数据位的逻辑为逻辑高，则在接下来的终止持续时间Tterm期间将第二开关设置为是接通的，以及将第一开关设置为是断开的，从而将接收端子下拉一段时间，以通过终端电路减少相邻信道之间的串扰。

图10至图17示出了本发明第二实施例。在第二实施例中，可以通过在信道传输信号携带的第(n-1)个数据位和第n个数据位之间的转变间隔Ttrs(即第(n-1)个转变间隔Ttrs)期间检测接收电压Vrv，并将检测得到的接收电压Vrv_det与至少一个阈值电压Vth进行比较，以获得第n个数据位的逻辑，进而根据第n个数据位的逻辑在第n个终止持续时间Tterm期间控制第一开关和第二开关的接通状态，换言之，以确定第一开关信号Ssw1和第二开关信号Ssw2在第n个终止持续时间Tterm期间的电压电平。在本发明第二实施例中，终止持续时间Tterm稍短于窗口信号Swin的窗口宽度Twin_pw。在本发明第二实施例中(例如，请参见图14A的示例波形)，若确定出第n个数据位的逻辑应为逻辑低，则在接下来的终止持续时间Tterm期间将第二开关设置为是接通的，以及将第一开关设置为是断开的，从而将接收端子下拉一段时间，以通过终端电路减少相邻信道之间的串扰；反之，若确定出第n个数据位的逻辑应为逻辑高，则在接下来的终止持续时间Tterm期间将第一开关设置为是接通的，以及将第二开关设置为是断开的，从而将接收端子上拉一段时间，以通过终端电路减少相邻信道之间的串扰

图6是根据发明第一实施例示出的一种接收器的示意性框图。该接收器包括控制模块335、缓冲电路331和终端电路3331。控制模块335包括控制电路335a和采样器(sampler)335b。采样器335b耦接于接收端子Nrv和控制电路335a。采样器335b从接收端子Nrv接收信道传输信号。采样器335b还接收选通信号Sstb。根据第一实施例，接收电压Vrv的检测由采样器335b执行，以及，采样器335b可以是D触发器(D flip-flop)。

每当选通信号Sstb出现上升沿或下降沿时，采样器335b对接收端子Nrv上的信道传输信号进行采样，以产生采样信号Ssam，采样信号Ssam表示先前数据位(例如，第(n-1)个数据位)的逻辑。然后，控制电路335a通过参照该先前数据位的逻辑来确定第一开关信号Ssw1和第二开关信号Ssw2的产生，进而通过控制第一开关和第二开关的接通状态来设置接收端子Nrv的导通状态(例如，接收端子Nrv被导通到电源电压Vddr或被导通到接地电压Gnd)。

图7是根据发明第一实施例示出的一种终止方法根据检测得到的接收电压Vrv_det如何确定开关信号Ssw1、Ssw2在终止持续时间Tterm期间的电压电平的示意性流程图。根据本发明第一实施例，图5中的步骤S205可以进一步地包括图7所示的步骤。应当说明的是，本发明实施例中关于方法的流程步骤并不限于附图中的特定顺序，在具体实现中，实现流程中的方法步骤可被调换顺序，也可增减步骤。例如，对于图7所示的实施例，根据采样得到的接收电压Vrv_det获得第(n-1)个数据位的逻辑的步骤可以在步骤S305中执行，而并不受限于图7所示的特定顺序。

采样器335b在第(n-1)个数据位的稳定间隔Tstb(即，第(n-1)个稳定间隔Tstb)期间对接收电压Vrv进行采样，以根据采样得到的接收电压Vrv_det获得第(n-1)个数据位的逻辑。例如，若在第(n-1)个稳定间隔Tstb期间采样得到的接收电压Vrv_det处于高电压电平，则第(n-1)个数据位为逻辑高；若采样得到的接收电压Vrv_det处于低电压电平，则第(n-1)个数据位为逻辑低(步骤S303)。接下来，控制模块335a在第(n-1)个转变间隔期间产生窗口信号Swin(步骤S304)。窗口信号Swin的窗口宽度Twin_pw可以被调整。窗口信号Swin的窗口宽度Twin_pw要求覆盖先前数据位和当前数据位之间的转变间隔Ttrs。在本发明实施例中，窗口信号Swin的窗口宽度Twin_pw与第(n-1)个转变间隔Ttrs相同或者比第(n-1)个转变间隔Ttrs长。

然后，控制电路335a参考第(n-1)个数据位的逻辑，以产生第一开关信号Ssw1和第二开关信号Ssw2。

在步骤S305中，控制模块335a确定第(n-1)个数据位的逻辑是否为逻辑高。若第(n-1)个数据位为逻辑高，则控制电路335a将第二开关信号Ssw2在终止持续时间Tterm期间设置为高电压电平(其中，第一开关信号Ssw1仍保持为高电压电平)，以控制第二开关SW2是接通的，从而将接收端子Nrv导通到接地电压Gnd(步骤S307)。若第(n-1)个数据位为逻辑低，则控制电路335a将第一开关信号Ssw1在终止持续时间Tterm期间设置为低电压电平(其中，第二开关信号Ssw2仍保持为低电压电平)，以控制第一开关SW1是接通的，以将接收端子Nrv导通到电源电压Vddr(步骤S311)。

图8根据发明第一实施例示出了接收端子Nrv响应于第(n-1)个数据位的逻辑被如何导通的示意性波形图。应当说明的是，本发明实施例的波形仅用于示例性说明。图8包括三个部分，第一部分(即上面部分)表示与控制模块335相关的一些信号，第二部分(即中间部分)表示第一开关信号Ssw1被设置为低电压电平的情形(即终端电路处于第一设定模式MD1)，第三部分(即下面部分)表示第二开关信号Ssw2被设置为高电压电平的情形(即终端电路处于第二设定模式MD2)。

图8的第一部分示出了信道传输信号携带的数据位、选通信号Sstb和窗口信号Swin的波形示意图。在图8所示的示例性实施例中，选通信号Sstb的周期为(is assumedto)窗口信号Swin的周期的两倍，其中，窗口信号Swin的周期等于数据位所对应的单位间隔，终止持续时间Tterm等于窗口信号Swin的窗口宽度Twin_pw。在表示数据位模式的波形上示出了三个连续数据位，即第(n-1)个数据位、第n个数据位和第(n+1)个数据位。

每个数据位所对应的单位间隔用Tui表示，单位间隔Tui包括稳定间隔和转变间隔。该单位间隔的中心部分可被定义为稳定间隔Tstb。数据位的稳定间隔Tstb表示数据位的逻辑能够被准确获取的持续时间。

选通信号Sstb的第一上升沿出现在时间点t1，以及，选通信号Sstb的第二次上升沿出现在时间点t11。窗口信号Swin在时间点t2之前、时间点t5至时间点t7之间以及时间点t10之后均处于低电压电平。窗口信号Swin的窗口宽度Twin_pw位于时间点t2和时间点t5之间，以及，位于时间点t7和时间点t10之间，在图8所示的示例性实施例中，窗口信号Swin示出了两个窗口。

根据本发明实施例，窗口信号Swin是基于选通信号Sstb的有效转变产生的。此外，窗口宽度Twin_pw需要覆盖/重叠转变区间Ttrs，以及，窗口信号Swin可以持续处于高电压电平，直到选通信号Sstb的下一个下降沿出现。

根据本发明的第一实施例，在图8的第二部分中，两个波形Vrv表示信道传输信号的第n-1个数据位为逻辑低的情况。为此，第一开关信号Ssw1在时间点t2至时间点t5之间被设定为低电压电平，从而，在终止持续时间Tterm期间第一开关SW1是接通，以及第二开关是断开的。

图8的第二部分中的第一个波形对应于第(n-1)个数据位为逻辑低，以及第n个数据位为逻辑高的情况。对于这种情况，由于终端电路中的上部电路被接通，从而信道传输信号在第(n-1)个转变间隔Ttrs期间能够克服相邻信道之间的串扰，从低电压电平成功地转变到高电压电平，并且终端电路中没有直流电流产生。换句话说，在第n个稳定间隔Tstb之前，接收电压Vrv已被转变为高电压电平。

图8的第二部分中的第二个波形对应于第(n-1)个数据位和第n个数据位均为逻辑低的情况。对于这种情况，由于终端电路中的上部电路被接通，从而信道传输信号在第(n-1)个转变间隔Ttrs期间能够保持为低电压电平。在终止持续时间Tterm期间，终端电路3331将接收端子Nrv导通到高电压电平，该高电压电平与信道传输信号的电压电平是相反的。因此接收电压Vrv受到轻微影响，以及，接收电压Vrv在第(n-1)个转变间隔Ttrs期间出现小波动。

图8的第二部分中的第三个波形表示当第(n-1)个数据位为逻辑低时第一开关信号Ssw1的电压电平是被如何控制的。第一开关信号Ssw1在时间点t2之前和时间点t5之后被设置为高电压电平，以及，第一开关信号Ssw1在终止持续时间Tterm期间(在时间点t2至时间点t5之间)被设置为低电压电平。如上所述，在第一实施例中，终端持续时间Tterm等于窗口信号Swin的窗口宽度Twin_pw。

根据本发明第一实施例，在图8的第三部分中，上面两个波形表示信道传输信号的第(n-1)个数据位为逻辑高的场合。因此，第二开关信号Ssw2在时间点t2与时间点t5之间被设定为高电压电平。

图8的第三部分中的第一个波形对应于第(n-1)个数据位为逻辑高，以及第n个数据位为逻辑低的情况。对于这种情况，由于终端电路中的下部电路被接通，因此，信道传输信号在转变间隔Ttrs期间(例如，在时间点t2至时间点t4之间)能够克服相邻信道的串扰，从高电压电平成功地转变到低电压电平，并且没有直流电流产生。换句话说，在第n个稳定间隔Tstb之前，接收电压Vrv已被转变为低电压电平。

图8的第三部分中的第二个波形对应于第(n-1)个数据位和第n个数据位均为逻辑高的情况。对于这种情况，由于终端电路中的下部电路被接通，因此，接收电压Vrv在第(n-1)个转变间隔Ttrs期间能够保持为高电压电平。在终止持续时间Tterm期间，终端电路3331将接收端子Nrv导通到低电压电平，该低电压电平与信道传输信号的电压电平是相反的。因此接收电压Vrv受到轻微影响，并且在第(n-1)个转变间隔Ttrs期间出现小的波动。

图8的第三部分的第三个波形表示当第(n-1)个数据位为逻辑高时第二开关信号Ssw2的电压电平被如何控制。第二开关信号Ssw2在时间点t2之前和时间点t5之后被设置为低电压电平，以及，第二开关信号Ssw2在终止持续时间Tterm期间(在时间点t2至时间点t5之间)被设置为高电压电平。如上所述，在第一实施例中，终止持续时间Tterm等于窗口信号Swin的窗口宽度Twin_pw。

图9A与受害信道一起示出了终端电路的操作的示意性波形图。第一波形Cv1是没有窗口信号被使用的常规情形(w/o Swin)所对应的接收电压Vrv。第二波形Cv2是应用了窗口信号Swin的情形(w/Swin)所对应的接收电压Vrv。如图9A所示，一系列的数据位(0010101111101)通过受害信道传输。对应于第一个数据位“0”的稳定间隔Tstb位于时间点t1和时间点t2之间，对应于第二个数据位“0”的稳定间隔Tstb位于时间点t3和时间点t4之间，对应于第三个数据位“1”的稳定间隔Tstb位于时间点t5和时间点t6之间，对应于第四个数据位“0”的稳定间隔Tstb位于时间点t7和时间点t8之间，对应于第五个数据位“1”的稳定间隔Tstb位于时间点t9和时间点t10之间，等等。

在图9A中，第三波形Cv3和第四波形Cv4表示与上部电路2331a有关的信号，以及，第五波形Cv5和第六波形Cv6表示与下部电路2331b有关的信号。

图9A中所示的箭头表示接收电压Vrv所示波形与第一开关信号Ssw1、第二开关信号Ssw2之间的关系。以最左边的箭头为例。在时间点t1和t2之间，第二波形Cv2所示的接收电压Vrv处于低电压电平。这意味着第(n-1)个数据位为逻辑低，以及，终端电路3331在接下来的稳定间隔Tstb中应处于第一设定模式MD1。因此，由第三波形Cv3所示的第一开关信号Ssw1被设定为低电压电平，并且相应地产生如第四波形Cv4所示的上部电流Iup。同时，如第五波形Cv5所示的第二开关信号Ssw2被设定为低电压电平，并且如第六波形Cv6所示的下部电流Idn没有被产生。

如图9A所示，虚线圆圈v1、v2、v3、v4可以用于比较不具有窗口信号和具有窗口信号Swin的受害信道的接收电压Vrv的幅度。

在时间点t4和时间点t5之间，以及在时间点t8和时间点t9之间，受害信道的信道传输信号处于转变期(is in transition)，也就是说，由于数据位转变，接收电压Vrv开始从低电压电平变为高电压电平。在时间点t5处，虚线圆圈v1表明，不具有窗口信号Swin的接收电压Vrv的幅度小于(is lower than)具有窗口信号Swin的接收电压Vrv的幅度。在时间点t5和时间点t6之间，接收电压Vrv的高电压电平表示第n个数据位为逻辑高。换句话说，若使用了本发明实施例产生的窗口信号Swin和开关信号Ssw1、Ssw2，则接收电压Vrv的幅度变得更接近于第n个数据位的逻辑所对应的电压电平。

此外，在时间点t5处，不具有窗口信号Swin的接收电压Vrv与具有窗口信号Swin的接收电压Vrv之间的幅度差证明了基于具有窗口信号Swin的终端电路的控制机制能够使得受害信道在奇模中受干扰源信道的影响较小。类似地，在时间点t9上，虚线圆圈v3也表明出现类似现象。

此外，在时间点t6和时间点t7之间，以及在时间点t10和时间点t11之间，受害信道的信道传输信号处于转变期，也就是说，由于数据位转变，接收电压Vrv开始从高电压电平变为低电压电平。在时间点t7处，虚线圆圈v2表明，不具有窗口信号Swin的接收电压Vrv的幅度大于具有窗口信号Swin的接收电压Vrv的幅度。在时间点t7和时间点t8之间，接收电压Vrv的低电压电平表示第n个数据位为逻辑低。换句话说，若使用了本发明实施例产生的窗口信号Swin和开关信号Ssw1、Ssw2，则接收电压Vrv的幅度变得更接近于第n个数据位的逻辑所对应的电压电平。

此外，在时间点t7处，不具有窗口信号Swin的接收电压Vrv与具有窗口信号Swin的接收电压Vrv之间的幅度差证明了基于具有窗口信号Swin的终端电路的控制机制能够使得受害信道在奇模中受干扰源信道的影响较小。类似地，在时间点t11上，虚线圆圈v4也表明出现类似现象。

图9B与干扰源信道一起示出了终端电路的操作的示意性波形图。图9A和9B所示的信道对应于奇模情况，以及，图9B所示的信道传输信号携带的数据位(1101010000010)与图9A中数据位相反。对应于第一个数据位“1”的稳定间隔Tstb位于时间点t1和时间点t2之间，对应于第二个数据位“1”的稳定间隔Tstb位于时间点t3和时间点t4之间，对应于第三个数据位“0”的稳定间隔Tstb位于时间点t5和时间点t6之间，对应于第四个数据位“1”的稳定间隔Tstb位于时间点t7和时间点t8之间，对应于第五个数据位“0”的稳定间隔Tstb位于时间点t9和时间点t10之间，等等。

根据本发明实施例，适用于接收器(或终端电路)的终止方法是相同的，接收器(或终端电路)与受害信道和干扰源信道连接。也就是说，对于所有的信道，接收电压Vrv被如何采样或检测，以及如何产生第一开关信号Ssw1和第二开关信号Ssw2是相同的。因此，终端电路的设计能够适应各种信道。由于图9B中干扰源信道的数据位与图9A中受害信道的数据位是相反的，因此，图9A和图9B中所示的第一开关信号Ssw1的操作是互补的(arecompensated)，第二开关信号Ssw2也是如此。

在图9B中，虚线圆圈a1、a2、a3、a4被用来比较不具有窗口信号和具有窗口信号Swin的干扰源信道的接收电压Vrv的幅度。

在时间点t4和时间点t5之间，以及在时间点t8和时间点t9之间，干扰源信道的信道传输信号处于转变期，也就是说，接收电压Vrv开始从高电压电平变为低电压电平。在时间点t4和时间点t5之间，虚线圆圈a1表明，没有应用窗口信号Swin的接收电压Vrv的幅度小于应用了窗口信号Swin的接收电压Vrv的幅度。换句话说，若使用了基于窗口信号Swin的控制机制，则接收电压Vrv的幅度变得更接近于第n个数据位所对应的电压电平。基于上述描述，应用了窗口信号Swin的干扰源信道的接收电压Vrv比未应用窗口信号Swin的接收电压Vrv改变得更快。

在时间点t4和时间点t5之间，不具有窗口信号Swin的接收电压Vrv与具有窗口信号Swin的接收电压Vrv之间的幅度差证明了窗口信号Swin的应用能够使得干扰源信号来增加其传播速度。随着干扰源信道的传播速度的增加，受害信道和干扰源信道之间的速度失配被减小。类似地，在时间点t8和时间点t9之间，虚线圆圈a3表明出现类似现象。

在时间点t6和时间点t7之间，以及在时间点t10和时间点t11之间，干扰源信道的信道传输信号处于转变期，也就是说，接收电压Vrv开始从低电压电平变为高电压电平。在时间点t6和时间点t7之间，虚线圆圈a2表明，未应用窗口信号Swin的接收电压Vrv的幅度大于应用了窗口信号Swin的接收电压Vrv的幅度。换句话说，若使用了基于窗口信号Swin的控制机制，则接收电压Vrv的幅度变得更接近于第n个数据位所对应的电压电平。

此外，在时间点t6和时间点t7之间不具有和具有窗口信号Swin的接收电压Vrv之间的幅度差证明了窗口信号Swin的应用允许干扰源信道增加其传播速度。随着干扰源信道的传播速度的增加，受害信道和干扰源信道之间的速度失配被减小。类似地，在时间点t10和时间点t11之间，虚线圆圈v4表明出现类似的现象。

图10是根据本发明第二实施例示出的一种接收器的示意性框图。接收器40包括缓冲电路41、终端电路43和控制模块453。控制模块453包括上部控制电路453a和下部控制电路453b，上部控制电路453a用于产生第一开关信号Ssw1，下部控制电路453b用于产生第二开关信号Ssw2。在一些应用中，上部控制电路453a和下部控制电路453b的功能可被集成在一起。控制模块453还可以包括窗口产生器453c。窗口产生器453c用于接收选通信号Sstb，并且基于选通信号Sstb的有效转变来产生窗口信号Swin。

根据本发明第二实施例，接收电压Vrv的检测可以由上部控制电路453a和下部控制电路453b在第(n-1)个转变间隔Ttrs期间或第n个稳定间隔Tstb期间执行。

上部控制电路453a和下部控制电路453b将检测得到的接收电压Vrv_det与至少一个阈值电压Vth进行比较。根据比较结果，上部控制电路453a在终止持续时间Tterm期间产生第一开关信号Ssw1；以及，下部控制电路453b在该终止持续时间Tterm期间产生第二开关信号Ssw2。在一实施例中，若检测得到的接收电压Vrv_det低于(小于或等于)阈值电压Vth，则终端电路应当以第一设定模式MD1操作，从而第一开关SW1被设置为是接通的(例如，第一开关信号Ssw1在终止持续时间Tterm期间被设置为低电压电平)；若检测得到的接收电压Vrv_det大于阈值电压Vth，则终端电路应当以第二设定模式MD2操作，从而第二开关SW2被设置为是接通的(例如，第二开关信号Ssw2在终止持续时间Tterm期间被设置为高电压电平)。

阈值电压Vth的数值选择和数量不受限制，以及，上部控制电路453a和下部控制电路453b的实现可以变化。为便于理解，图12是预定义一个阈值电压Vth的例子，图13是预定义两个阈值电压(Vth_inc，Vth_dec)的例子，应当说明的是，图12和图13仅用于示例说明，而并不是对本发明的限制。

图11示出了窗口信号Swin的产生的一种波形示意性图。第一个波形表示信道传输信号携带的数据位，第二个波形表示选通信号Sstb，以及，第三个波形表示窗口信号Swin。

选通信号Sstb具有预切换脉冲(即，选通信号Sstb在时间点t0和时间点t1之间的第一个脉冲)，从而，可以给第一个数据位D1生成窗口信号Swin的第一窗口宽度Twin_pw。

第一个数据位D1的单位间隔位于时间点t2和时间点t5之间，其等于窗口信号Swin的周期。窗口信号Swin的第一窗口宽度Twin_pw覆盖位于第一数据位D1的稳定间隔Tstb之前的转变间隔Ttrs，以及，在时间点t2(即，窗口信号Swin的第一个上升沿)之后但在第一数据位D1所对应的稳定间隔Tstb之前检测接收电压Vrv。

时间点t0和时间点t2之间的持续时间(即选通信号Sstb的第一上升沿e1和窗口信号Swin的第一脉冲w1的上升沿之间的持续时间)是由元件延迟持续时间Tcmp和窗口延迟持续时间Tdly引起的持续时间。元件延迟持续时间Tcmp表示由相关的元件引起的延迟，以及，在上下文中被认为是常数。窗口延迟持续时间Tdly是被插入的持续时间，使得窗口信号Swin可以与数据位的开始同步。时间点t2和时间点t3之间的持续时间(即采样延迟持续时间Tsam_dly)被设置为表示控制模块453应检测接收电压Vrv的时间。之后，将检测得到的接收电压Vrv_det与阈值电压进行比较，以及，参考比较结果来生成第一开关信号Ssw1和第二开关信号Ssw2。为了在终止持续时间Tterm期间尽可能快地确定第一开关信号Ssw1和第二开关信号Ssw2的电压电平，期望在信道传输信号处于转变间隔Ttrs之后尽快地检测接收电压Vrv。因此，采样延迟持续时间Tsam_dly优选为相对较短的。

在终止持续时间Tterm稍短于窗口信号Swin的窗口宽度Twin_pw的情况下，窗口信号Swin的窗口宽度Twin_pw等于终止持续时间Tterm和采样延迟持续时间Tsam_dly之和。

选通信号Sstb的第一上升沿e1出现在时间点t0，以及，选通信号Stb的第一上升沿e1与窗口信号Swin的第一脉冲的产生是相关联的。窗口信号Swin的第一上升沿位于时间点t2，以及，控制模块453在时间点t3上检测接收电压Vrv。窗口信号Swin的第一个脉冲w1持续到时间点t4。

选通信号Sstb的第一下降沿f1出现在时间点t1，以及，选通信号Sstb的第一下降沿f1与窗口信号Swin的第二脉冲w2的产生有关。窗口信号Swin的第二上升沿出现在时间点t5，以及，控制模块在时间点t6检测接收电压Vrv。类似地，选通信号Sstb的第二上升沿e2与窗口信号Swin的第三脉冲w3的产生有关，以及，选通信号Sstb的第二下降沿f2与窗口信号Swin的第四脉冲w4的产生有关。

图12根据本发明第二实施例示出了一种适用于接收器的终止方法的示意性流程图。根据本发明第二实施例的第一示例，图5中的步骤S205还可以进一步地包括图12所示的步骤。

首先，控制模块453在第(n-1)个转变间隔Ttrs期间产生窗口信号Swin(步骤S401)，并且在第(n-1)个转变间隔Ttrs期间或在第n个稳定间隔Tstb期间检测接收端子Nrv的电压，以获得接收电压Vrv_det(步骤S402)。然后，控制模块453将检测得到的接收电压Vrv_det与阈值电压Vth进行比较(步骤S403)。例如，阈值电压Vth可以是Vddr/2。

若在第(n-1)个转变间隔Ttrs期间或在第n个稳定间隔Tstb期间检测得到的接收电压Vrv_det低于(小于或等于)阈值电压Vth，则下部控制电路453b设置第二开关信号Ssw2为高电压电平(步骤S405)。同时，对于第n个数据位所对应的终止持续时间Tterm，第一开关信号Ssw1可被设置为高电压电平(或高阻抗状态)。换言之，若在第(n-1)个转变间隔Ttrs期间或在第n个稳定间隔Tstb期间检测得到的接收电压Vrv_det低于(小于或等于)阈值电压Vth，则确定出信道传输信号携带的当前数据位为逻辑低，因此，终端电路43应被设定为以第二设定模式MD2操作。

若在第(n-1)个转变间隔Ttrs或第n个稳定间隔Tstb期间检测得到的接收电压Vrv_det大于阈值电压Vth，则上部控制电路453a设置第一开关信号Ssw1为低电压电平(步骤S407)。同时，对于第n个数据位所对应的终止持续时间Tterm，第二开关信号Ssw2可被设置为低电压电平或高阻抗状态。换言之，若在第(n-1)个转变间隔Ttrs期间或在第n个稳定间隔Tstb期间检测得到的接收电压Vrv_det大于阈值电压Vth，则确定出信道传输信号携带的当前数据位为逻辑高，因此，终端电路43应被设定为以第一设定模式MD1操作。应当说明的是，针对Vrv_det等于Vth的情形，可结合实际需求进行设置，而并不受限于所示出的实施例。

在图12中，仅设置了一个阈值电压Vth来与检测得到的接收电压Vrv_det进行比较。在图13中，两个阈值电压(第一阈值电压Vth_dec和第二阈值电压Vth_inc)被设置用来比较。通过比较检测得到的接收电压Vrv_det和这些阈值电压的电压电平，可以确定出信道传输信号携带的当前数据位(current data bit)的逻辑。类似地，通过比较检测得到的接收电压Vrv_det和这些阈值电压的电压电平，可以确定信道传输信号携带的下一个数据位(next data bit)的逻辑。在实际应用中，检测得到的接收电压Vrv_det可以是在先前数据位(例如，第(n-1)个数据位)和当前数据位(例如，第n个数据位)之间的转变间隔Ttrs检测得到的或在当前数据位(例如，第n个数据位)所对应的稳定间隔Tstb期间检测得到的。

第一阈值电压Vth_dec可用于确定信道传输信号是否倾向于降低到低电压电平，以及，第二阈值电压Vth_inc用于确定信道传输信号是否倾向于增加到高电压电平。第一阈值电压Vth_dec大于第二阈值电压Vth_inc。在实际应用中，阈值电压的数量不受限制。

图13根据本发明第二实施例示出了一种适用于接收器的终止方法的另一示意性流程图。应当说明的是，图13仅用于示例说明设置两个阈值的其中一种实现方案，其并不是对本发明的限制。

首先，上部控制电路453a和下部控制电路453b获取第(n-1)个数据位的逻辑(步骤S451)，以及，窗口产生器453c在第(n-1)个转变间隔期间生成窗口信号Swin(步骤S452)。上部控制电路453a和下部控制电路453b检测接收电压Vrv，并检测得到接收电压Vrv_det(步骤S453)。位于第(n-1)个数据位的稳定间隔Tstb和第n个数据位的稳定间隔Tstb之间的转变间隔Ttrs可被定义为第(n-1)个转变间隔Ttrs，以及，第n个数据位所对应的终止持续时间Tterm可被定义为第n个终止持续时间Tterm。然后，上部控制电路453a和下部控制电路453b确定第(n-1)个数据位是否为逻辑高(步骤S455)。

若第(n-1)个数据位为逻辑高，则上部控制电路453a和下部控制电路453b基于第一阈值电压Vth_dec和检测得到的接收电压Vrv_det之间的比较分别产生第一开关信号Ssw1和第二开关信号Ssw2(步骤S457)。与这种情况相关的波形如图14A所示。

步骤S457进一步地包括以下步骤。首先，上部控制电路453a和下部控制电路453b确定检测得到的接收电压Vrv_det是否低于(小于或等于)第一阈值电压Vth_dec(步骤S457a)。

若步骤S457a的确定结果是肯定的(即Vrv_det≤Vth_dec)，则下部控制电路453b将第二开关信号Ssw2在第n个终止持续时间Tterm期间设置为高电压电平(步骤S457b)。同时，上部控制电路453a将第一开关信号Ssw1在第n个终止持续时间Tterm期间设置为高电压电平或高阻抗状态。因此，终端电路4331在对应于第n个数据位的终止持续时间Tterm期间处于第二设定模式MD2。

若步骤S457a的确定结果是否定的(即Vrv_det>Vth_dec)，则上部控制电路453a将第一开关信号Ssw1在第n个终止持续时间Tterm期间设置为低电压电平(步骤S457d)。同时，下部控制电路453b将第二开关信号Ssw2在第n个终止持续时间Tterm期间设置为或保持为低电压电平(或高阻抗状态)。因此，终端电路4331在对应于第n个数据位的终止持续时间Tterm期间(即第n个终止持续时间Tterm期间)处于第一设定模式MD1。

若第(n-1)个数据位为逻辑低，则上部控制电路453a和下部控制电路453b基于第二阈值电压Vth_inc与检测得到的接收电压Vrv_det之间的比较产生第一开关信号Ssw1和第二开关信号Ssw2(步骤S459)。与步骤S459相关的波形如图14B所示。

步骤S459进一步地包括以下步骤。首先，上部控制电路453a和下部控制电路453b确定检测得到的接收电压Vrv_det是否高于(大于或等于)第二阈值电压Vth_inc(步骤S459a)。

若步骤S459a的确定结果是肯定的(即Vrv_det≥Vth_inc)，则上部控制电路453a将第一开关信号Ssw1在第n个终止持续时间Tterm期间设置为低电压电平(步骤S459b)。同时，下部控制电路453b将第二开关信号Ssw2在第n个终止持续时间Tterm期间设置为低电压电平或高阻抗状态。因此，终端电路4331在对应于第n个数据位的终止持续时间Tterm期间处于第一设定模式MD1。

若步骤S459a的确定结果是否定的(即Vrv_det<Vth_inc)，则下部控制电路453b将第二开关信号Ssw2在第n个终止持续时间Tterm期间设置为高电压电平(步骤S459d)。同时，上部控制电路453a将第一开关信号Ssw1在第n个终止持续时间Tterm期间设置为高电压电平或高阻抗状态。因此，终端电路4331在对应于第n个数据位的终止持续时间Tterm期间处于第二设定模式MD2。

图14A根据本发明第二实施例示出了当第(n-1)个数据位为逻辑高时终端电路的操作的示意性波形图。

在图14A中，第一个波形表示信道传输信号携带的数据位，第二个波形表示窗口信号Swin。窗口信号Swin的周期用Twin表示。在表示接收电压Vrv的波形中示出了三个数据位，即第(n-1)个数据位，第n个数据位和第(n+1)个数据位。

第(n-1)个数据位和第n个数据位之间的转变间隔Ttrs位于时间点t1和时间点t3之间。首先，在窗口信号Swin的第一个脉冲开始之后不久的时间点t2上检测接收电压Vrv。利用检测得到的接收电压Vrv_det来分析数据转变的趋势。

在时间点t0到时间点t5之间，图14A中的第三个波形图对应于图13中的步骤S457b的场景。当第(n-1)个数据位(位于时间点t0至时间点t1之间)为逻辑高且检测得到的接收电压Vrv_det低于第一阈值电压Vth_dec时，终端电路4331在终止持续时间Tterm(时间点t2到时间点t4之间)期间处于第二设定模式MD2。在时间点t4到时间点t5之间，第三个波形所示的接收电压Vrv处于低电压电平。因此可见，在时间点t1到时间点t4期间，接收电压Vrv从高电压电平逐渐转变为低电压电平。基于接收电压Vrv减小的趋势，控制模块453将第二开关信号Ssw2设定为高电压电平，因此产生下部电流Idn，以加速接收电压Vrv在转变间隔Ttrs期间的下降。

在时间点t0到时间点t5之间，图14A中的第四个波形图对应于图13中的步骤S457d的场景。当第(n-1)个数据位为逻辑高且检测得到的接收电压Vrv_det大于第一阈值电压Vth_dec时，终端电路4331在终止持续时间期间(在时间点t2到时间点t4之间)处于第一设定模式MD1。在时间点t4到时间点t5之间，第四个波形所示的接收电压Vrv处于高电压电平。因此，接收电压Vrv在时间点t1～t4期间保持在高电压电平。

图14B根据本发明第二实施例示出了当第(n-1)个数据位为逻辑低时终端电路的操作的示意性波形图。图14B中的前两个波形类似于图14A中的前两个波形，因此，为简洁起见，此处不再赘述。

在时间点t0到时间点t5之间，图14B中的第三个波形对应于图13中的步骤S459b的场景。当第(n-1)个数据位为逻辑低且检测得到的接收电压Vrv_det高于(大于或等于)第二阈值电压Vth_inc时，则终端电路4331在终止持续时间Tterm期间(在时间点t2至时间点t4之间)处于第一设定模式MD1。然后，上部电路使接收电压Vrv达到高电压电平。在时间点t4和时间点t5之间，第三个波形所示的接收电压Vrv处于高电压电平。因此，在时间点t1到时间点t4期间，接收电压Vrv从低压电平逐渐转变为高电压电平。基于接收电压Vrv增加的趋势，控制模块453将第一开关信号Ssw1设定为低电压电平，因此产生上部电流Idn，以在终止持续时间Tterm期间加速接收电压Vrv的上升。

在时间点t0到时间点t5之间，图14B中的第四个波形对应于图13中的步骤S459d的场景。当第(n-1)个数据位为逻辑高且检测得到的接收电压Vrv_det小于第二阈值电压Vth_inc时，则终端电路4331在终止持续时间Tterm期间(在时间点t2和时间点t4之间)处于第二设定模式MD2。然后，下部电路使得接收电压Vrv达到低电压电平。在时间点t4和时间点t5之间，第四个波形所示的接收电压Vrv处于低电压电平。因此，接收电压Vrv在时间点t1到时间点t5期间保持在低电压电平。

窗口宽度Twin_pw可以比转变间隔Ttrs长或者等于转变间隔Ttrs。此外，在窗口宽度Twin_pw比转变间隔Ttrs长的情况下，窗口宽度Twin_pw可以等于单位间隔。根据本发明第二实施例，可以调整窗口信号Swin的窗口延迟持续时间Tdly。图15示出了信道传输信号的品质与窗口信号Swin的窗口延迟持续时间Tdly有关的示意性波形图。为了说明的目的，在图15中未规定采样延迟持续时间Tsam_dly。

在图15的上面部分中所示的曲线(Cd0、Cd1、Cd2、Cd3、Cd4)和下面部分中所示的曲线(Cd1’、Cd2’、Cd3’、Cd4’)分别表示信道传输信号和窗口信号Swin如何随着窗口延迟持续时间Tdly的不同设置而改变。为了比较的目的，在图15中窗口宽度Twin_pw没被改变。此外，偏移持续时间Δtsft用来表示窗口信号Swin的相邻窗口延迟持续时间Tdly之间的差值。

曲线Cd0表示没有窗口信号Swin产生的情况，这意味着不产生第一开关信号Ssw1和第二开关信号Ssw2。

曲线Cd1和Cd1’表示具有窗口延迟持续时间Tdly1和窗口窗宽Twin_pw的窗口信号Swin被产生的情况。时间点t1和时间点t2之间的持续时间对应于窗口延迟持续时间Tdly1。

曲线Cd2和Cd2’表示具有窗口延迟持续时间Tdly2和窗口宽度Twin_pw的窗口信号Swin被产生的情况。时间点t1和时间点t3之间的持续时间对应于窗口延迟持续时间Tdly2。

曲线Cd3和Cd3’表示具有窗口延迟持续时间Tdly3和窗口宽度Twin_pw窗口信号Swin被产生的情况。时间点t1和时间点t4之间的持续时间对应于窗口延迟持续时间Tdly3。

曲线Cd4和Cd4’表示具有窗口延迟持续时间Tdly4和窗口宽度Twin_pw的窗口信号Swin被产生的情况。时间点t1和时间点t5之间的持续时间对应于窗口延迟持续时间Tdly4。

在时间点t4和时间点t6之间，信道传输信号处于稳定间隔Tstb期间，曲线Cd1、Cd2、Cd3的幅度大于曲线Cd0的幅度。这意味着当控制模块453利用窗口信号Swin产生开关信号Ssw1，Ssw2时，可以提高速度失配引起的串扰。在图15的上面部分所示的曲线中，曲线Cd2对应最佳性能，这意味着对应曲线Cd2’的窗口信号Swin的设置比其它曲线更合适。

由于曲线Cd4’在相对较晚的时间点t4开始上升，因此，信道传输信号的稳定间隔Tstb稍微受到影响，以及，在时间点t2和时间点t4之间，曲线Cd4的幅度低于曲线Cd1、Cd2、Cd3的幅度。因此，控制模块453还可以提供校准窗口延迟持续时间Tdly的功能。

根据本发明第二实施例，可以调整窗口信号Swin的窗口宽度Twin_pw。图16示出了信道传输信号的品质与窗口信号Swin的窗口宽度Twin_pw有关的示意性波形图。为了说明的目的，在图16中未规定采样延迟持续时间Tsam_dly。

图16的上面部分所示的曲线(Cw2、Cw3、Cw4)表示接收电压Vrv随着窗口宽度Twin_pw的不同设置而改变，图16的下面部分所示的曲线(Cw2’、Cw3’、Cw4’)表示第一开关信号Ssw1随不同窗口宽度Twin_pw2、Twin_pw3、Twin_pw4的窗口信号Swin而改变，其中，曲线Cw1、Cw1’是不具有(w/o)窗口信号Swin的情形。如图16所示，窗口宽度Twin_pw2比窗口宽度Twin_pw3短，窗口宽度Twin_pw3比窗口宽度Twin_pw4短。

曲线Cw1和Cw1’表示没有窗口信号Swin被产生的情况。同时，第一开关信号Ssw1被设置为高电压电平。

时间点t1和时间点t2之间的持续时间是窗口信号Swin的窗口延迟持续时间Tdly，以及，接收电压Vrv被假定在时间点t2上被采样或检测。

曲线Cw2和Cw2’表示具有窗口延迟持续时间Tdly和窗口宽度Twin_pw2的窗口信号Swin被产生的情况。时间点t2与时间点t3之间的持续时间对应于窗口宽度Twin_pw2。如图16的下面部分所示，曲线Cw2’在时间点t2下降并在时间点t3上升。

曲线Cw3和Cw3’表示具有窗口延迟持续时间Tdly和窗口宽度Twin_pw3的窗口信号Swin被产生的情况。时间点t2和时间点t4之间的持续时间对应于窗口宽度Twin_pw3。如图16的下面部分所示，曲线Cw3’在时间点t2下降并在时间点t4上升。

曲线Cw4和Cw4’表示具有窗口延迟持续时间Tdly和窗口宽度Twin_pw4的窗口信号Swin被产生的情况。时间点t2和时间点t5之间的持续时间对应于窗口宽度Twin_pw4。如图16的下面部分所示，曲线Cw4’在时间点t2下降并在时间点t5上升。

在时间点t3和时间点t4之间，曲线Cw1所示的接收电压Vrv的幅度低于曲线Cw2、Cw3、Cw4所示的接收电压Vrv的幅度。这意味着接收电压Vrv改变为对应于第n个数据位的逻辑的电压电平的速度变得更快。因此，当控制模块453利用窗口信号Swin产生开关信号Ssw1，Ssw2时，可以提高受害信道的速度失配。

图17是根据本发明第二实施例示出的一种接收器的实现的示意图框图。接收器包括多个终端电路，该多个终端电路分别耦接于多个信道。如上所述，每个终端电路5331包括上部电路2331a和下部电路2331b。本发明实施例提供了一种基于片上终端(on-dietermination，以下可称为ODT)的设计，其能够将接收端子Nrv动态地导通到第一终端元件Z_P(例如，PMOS晶体管M1)或第二终端元件Z_N(例如，NMOS晶体管M2)。PMOS晶体管M1的栅极端由终止使能信号TRMenb控制，NMOS晶体管M2的栅极端由另一终止使能信号TRMen控制。

在发送器侧，多个原始数据信号DAT_TX和一对差分选通信号STB_TX，STBN_TX由发送电路(用Tx表示)511、513、515发送。此后，原始数据信号DAT_TX通过受害信道或干扰源信道521到达接收器53中的终端电路5331，一对差分选通信号STB_TX、STBN_TX通过STB信道523和STBN信道525到达接收器53中的放大器531。

接收器53包括控制模块533、终端电路5331、寄生电容Cload和放大器531。差分选通信号STB_RX、STBN_RX在差分接收端子Nrv_p、Nrv_n处被接收。放大器531根据差分选通信号STB_RX、STBN_RX产生选通信号Sstb。

选通信号Sstb被窗口产生器535接收。窗口产生器535包括异或(XOR)逻辑门535d、与非(NAND)逻辑门535c、宽度设置电路535a(图中标注为DLY_W)和延迟设置电路535b(图中标注为DLY_D)。与非逻辑门535c耦接于延迟设置电路535b。与非逻辑门535c接收选通信号Sstb和终止使能信号TRMen、TRMenb。异或逻辑门535d从宽度设置电路535a和延迟设置电路535b接收其输入信号。时钟树电路537a接收异或逻辑门535d的输出并产生窗口信号Swin。然后，窗口信号Swin被发送至上部控制电路536a和下部控制电路536b。

另一个时钟树电路537b电连接至多路复用器(multiplexer)538。多路复用器538基于校准启用信号TERM_CALen生成其输出。多路复用器538将其输出发送到触发器(flipflop)539，触发器539输出输入数据信号DAT。

除了窗口宽度设置和窗口延迟持续时间设置之外，终端元件提供的电阻值可以变化。在图17中，接收器53包括许多终端电路5331。当不同信号信道中携带的数据位是相同的(in common)时，控制模块533产生第一开关信号Ssw1和/或第二开关信号Ssw2到多个终端电路5331，该多个终端电路5331是并行连接的。因此，接收器提供的电阻值随着第一/第二终端元件M1、M2中相应开关导通的数量而改变。

在图17中，用于产生第一开关信号Ssw1的上部控制电路536a是与非逻辑门，用于产生第二开关信号Ssw2的下部控制电路536b是异或逻辑门。与非逻辑门接收窗口信号Swin和接收电压Vrv并产生第一开关信号Ssw1，异或逻辑门接收互补的窗口信号Swin’和接收电压Vrv，并产生第二开关信号Ssw2。

为了抑制串扰，本发明侧重于远端设计，并提供终端电路、接收器和终止方法的不同实施例。终端电路，接收器和终止方法能够抑制远端抖动(或噪声)和远端反射引起的串扰，而不产生连续的直流(DC)电流。此外，由于反射引起的串扰被抑制，因此转换速率可被提高。

以上示出了本发明的不同实施例。这些实施例表明本公开仅涉及远端设计，这意味着发送器的设计可以保持不变。

利用这样的控制机制，对应不同信道的多个接收电压Vrv由其对应的终端电路同时控制，从而可以减少由偶模和奇模串扰引起的速度失配。此外，由于该控制机制动态地应用于接收端子Nrv，因此不会持续地产生直流(DC)电流。从而，可以增加输入数据的摆幅范围，降低功耗，以及提高接收器的信噪比(signal to noise ratio，SNR)。

虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不受限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (23)

1.一种终端电路，其特征在于，所述终端电路用于耦接于接收端子，所述接收端子用于接收信道传输信号，以及，所述终端电路包括上部电路和下部电路；

所述上部电路包括：

第一终端元件，耦接于具有第一电压电平的第一电压端子；以及

第一开关，耦接于所述第一终端元件和所述接收端子，用于将所述接收端子选择性地导通到所述第一终端元件；

所述下部电路包括：

第二终端元件，耦接于具有第二电压电平的第二电压端子，所述第二电压电平与所述第一电压电平不同；以及

第二开关，耦接于所述第二终端元件和所述接收端子，用于将所述接收端子选择性地导通到所述第二终端元件；

其中，第n个终止持续时间为对应于所述信道传输信号携带的第n个数据位的终止持续时间，所述第一开关和所述第二开关在所述第n个终止持续时间期间受所述信道传输信号携带的第n-1个或第n个数据位的逻辑的控制，其中，数据位的逻辑是通过检测所述接收端子的电压电平获得的。

2.根据权利要求1所述的终端电路，其特征在于，在与所述信道传输信号携带的各数据位相对应的终止持续时间内，所述第一开关和所述第二开关中只有一者是接通的。

3.根据权利要求2所述的终端电路，其特征在于，所述终端电路包括第一设定模式和第二设定模式，若所述终端电路处于所述第一设定模式，则所述第一开关是接通的，以及所述第二开关是断开的；

若所述终端电路处于所述第二设定模式，则所述第二开关是接通的，以及所述第一开关是断开的。

4.根据权利要求3所述的终端电路，其特征在于，若所述第n-1个数据位的逻辑为逻辑低，则所述终端电路在所述第n个终止持续时间期间处于所述第一设定模式，以将所述接收端子导通到所述第一终端元件；以及

若所述第n-1个数据位的逻辑为逻辑高，则所述终端电路在所述第n个终止持续时间期间处于所述第二设定模式，以将所述接收端子导通到所述第二终端元件；

其中，所述第n-1个数据位在所述第n个数据位之前。

5.根据权利要求1所述的终端电路，其特征在于，所述接收端子在对应于所述第n-1个数据位的稳定间隔期间的电压电平表示所述第n-1个数据位的逻辑，以及，所述第一开关和所述第二开关在所述第n个终止持续时间期间的接通状态受所述接收端子在对应于所述第n-1个数据位的稳定间隔期间的所述电压电平的控制。

6.根据权利要求5所述的终端电路，其特征在于，若所述接收端子在对应于所述第n-1个数据位的稳定间隔期间的所述电压电平为低电压电平，则所述第n-1个数据位的逻辑为逻辑低，以及，若所述接收端子在对应于所述第n-1个数据位的稳定间隔期间的所述电压电平为高电压电平，则所述第n-1个数据位的逻辑为逻辑高。

7.根据权利要求3所述的终端电路，其特征在于，若所述第n个数据位的逻辑为逻辑高，则所述终端电路在所述第n个终止持续时间期间处于所述第一设定模式，以将所述接收端子导通到所述第一终端元件；以及

若所述第n个数据位的逻辑为逻辑低，则所述终端电路在所述第n个终止持续时间期间处于所述第二设定模式，以将所述接收端子导通到所述第二终端元件。

8.根据权利要求7所述的终端电路，其特征在于，所述信道传输信号携带的第n-1个数据位和所述第n个数据位之间的转变间隔被定义为第n-1个转变间隔，以及，所述第n个数据位的逻辑是通过在所述第n-1个转变间隔期间检测所述接收端子的电压电平并将检测得到的电压电平与至少一个阈值电压进行比较获得的。

9.根据权利要求8所述的终端电路，其特征在于，所述至少一个阈值电压包括第一阈值电压和第二阈值电压，以及，所述第一阈值电压大于所述第二阈值电压；

若所述第n-1个数据位的逻辑为逻辑高且所述检测得到的电压电平大于所述第一阈值电压，则所述第n个数据位的逻辑为逻辑高；

若所述第n-1个数据位的逻辑为逻辑高且所述检测得到的电压电平小于或等于所述第一阈值电压，则所述第n个数据位的逻辑为逻辑低；

若所述第n-1个数据位的逻辑为逻辑低且若所述检测得到的电压电平小于所述第二阈值电压，则所述第n个数据位的逻辑为逻辑低；以及

若所述第n-1个数据位的逻辑为逻辑低且所述检测得到的电压电平大于或等于所述第二阈值电压，则所述第n个数据位的逻辑为逻辑高。

10.根据权利要求8所述的终端电路，其特征在于，所述至少一个阈值电压包括第三阈值电压，若所述检测得到的电压电平小于或等于所述第三阈值电压，则所述第n个数据位的逻辑为逻辑低；以及

若所述检测得到的电压电平大于所述第三阈值电压，则所述第n个数据位的逻辑为逻辑高。

11.根据权利要求1所述的终端电路，其特征在于，所述第一电压电平大于所述第二电压电平，所述第一终端元件是PMOS晶体管，以及，所述第二终端元件是NMOS晶体管。

12.一种接收器，用于通过至少一个接收端子接收至少一个信道传输信号，其特征在于，所述接收器包括至少一个终端电路和耦接于所述至少一个终端电路的控制模块，其中，所述至少一个终端电路中的第一终端电路通过所述至少一个接收端子中的第一接收端子耦接于所述至少一个信道传输信号中的第一信道传输信号，以及，所述第一终端电路包括上部电路和下部电路；

所述上部电路包括：

第一终端元件，耦接于第一电压端子；以及

第一开关，耦接于所述第一终端元件和所述第一接收端子，用于根据第一开关信号将所述第一接收端子选择性地导通到所述第一终端元件；

所述下部电路包括：

第二终端元件，耦接于第二电压端子，所述第二电压端子与所述第一电压端子具有不同的电压电平；以及

第二开关，耦接于所述第二终端元件和所述第一接收端子，用于根据第二开关信号将所述第一接收端子选择性地导通到所述第二终端元件；

其中，第n个终止持续时间为对应于所述第一信道传输信号携带的第n个数据位的终止持续时间，所述控制模块根据所述第一信道传输信号携带的第n-1个或第n个数据位的逻辑在所述第n个终止持续时间期间控制所述第一开关信号和所述第二开关信号，以控制所述第一开关和所述第二开关的接通状态，其中，数据位的逻辑是通过检测所述第一接收端子的电压电平获得的。

13.根据权利要求12所述的接收器，其特征在于，在与所述第一信道传输信号携带的各数据位相对应的终止持续时间内，所述第一开关和所述第二开关中只有一者是接通的。

14.根据权利要求13所述的接收器，其特征在于，所述终端电路包括第一设定模式和第二设定模式，若所述终端电路处于所述第一设定模式，则所述第一开关是接通的，以及所述第二开关是断开的；

若所述终端电路处于所述第二设定模式，则所述第二开关是接通的，以及所述第一开关是断开的。

15.根据权利要求14所述的接收器，其特征在于，若所述第n-1个数据位的逻辑为逻辑低，则所述控制模块通过设置所述第一开关信号和所述第二开关信号在所述第n个终止持续时间期间的电压电平来控制所述终端电路在所述第n个终止持续时间期间处于所述第一设定模式，以将所述第一接收端子导通到所述第一终端元件；以及

若所述第n-1个数据位的逻辑为逻辑高，则所述控制模块通过设置所述第一开关信号和所述第二开关信号在所述第n个终止持续时间期间的电压电平来控制所述终端电路在所述第n个终止持续时间期间处于所述第二设定模式，以将所述第一接收端子导通到所述第二终端元件；

其中，所述第n-1个数据位在所述第n个数据位之前。

16.根据权利要求15所述的接收器，其特征在于，所述第一接收端子在对应于所述第n-1个数据位的稳定间隔期间的电压电平表示所述第n-1个数据位的逻辑，以及，所述控制模块根据所述第一接收端子在对应于所述第n-1个数据位的稳定间隔期间的所述电压电平来控制所述第一开关信号和所述第二开关信号在所述第n个终止持续时间期间的电压电平。

17.根据权利要求16所述的接收器，其特征在于，所述控制模块在对应于所述第n-1个数据位的稳定间隔期间检测所述接收端子的电压电平，若检测得到的电压电平为低电压电平，则确定出所述第n-1个数据位的逻辑为逻辑低，以及，若所述检测得到的电压电平为高电压电平，则确定出所述第n-1个数据位的逻辑为逻辑高。

18.根据权利要求14所述的接收器，其特征在于，若所述第n个数据位的逻辑为逻辑高，则所述控制模块控制所述终端电路在所述第n个终止持续时间期间处于所述第一设定模式，以将所述第一接收端子导通到所述第一终端元件；以及

若所述第n个数据位的逻辑为逻辑低，则所述控制模块控制所述终端电路在所述第n个终止持续时间期间处于所述第二设定模式，以将所述第一接收端子导通到所述第二终端元件。

19.根据权利要求18所述的接收器，其特征在于，所述第一信道传输信号携带的第n-1个数据位和所述第n个数据位之间的转变间隔被定义为第n-1个转变间隔，以及，所述控制模块在所述第n-1个转变间隔期间检测所述第一接收端子的电压电平并将检测得到的电压电平与至少一个阈值电压进行比较，以获得所述第n个数据位的逻辑。

20.根据权利要求19所述的接收器，其特征在于，所述至少一个阈值电压包括第一阈值电压和第二阈值电压，以及，所述第一阈值电压大于所述第二阈值电压；

若所述第n-1个数据位为逻辑高且所述检测得到的电压电平大于所述第一阈值电压，则所述第n个数据位的逻辑为逻辑高；

若所述第n-1个数据位为逻辑高且所述检测得到的电压电平小于或等于所述第一阈值电压，则所述第n个数据位的逻辑为逻辑低；

若所述第n-1个数据位的逻辑为逻辑低且所述检测得到的电压电平小于所述第二阈值电压，则所述第n个数据位的逻辑为逻辑低；以及

若所述第n-1个数据位的逻辑为逻辑低且所述检测得到的电压电平大于或等于所述第二阈值电压，则所述第n个数据位的逻辑为逻辑高。

21.根据权利要求19所述的接收器，其特征在于，所述至少一个阈值电压包括第三阈值电压，若所述检测得到的电压电平小于或等于所述第三阈值电压，则所述第n个数据位的逻辑为逻辑低；以及

若所述检测得到的电压电平大于所述第三阈值电压，则所述第n个数据位的逻辑为逻辑高。

22.根据权利要求12所述的接收器，其特征在于，所述第一电压电平大于所述第二电压电平，所述第一终端元件是PMOS晶体管，以及，所述第二终端元件是NMOS晶体管。

23.一种终止方法，其特征在于，所述终止方法适用于如权利要求12至22中任意一项所述的接收器，以及，所述终止方法包括以下步骤：

控制模块检测第一接收端子的电压电平；

所述控制模块根据检测得到的电压电平，控制第一开关信号和第二开关信号在第n个终止持续时间期间的电压电平，其中，所述第n个终止持续时间为对应于信道传输信号携带的第n个数据位的终止持续时间；以及

终端电路根据所述第一开关信号和所述第二开关信号，将所述第一接收端子选择性地导通到第一电压端子和第二电压端子中的其中一者。

Images