CN110417389A - 上电复位电路 - Google Patents
上电复位电路 Download PDFInfo
- Publication number
- CN110417389A CN110417389A CN201910631676.3A CN201910631676A CN110417389A CN 110417389 A CN110417389 A CN 110417389A CN 201910631676 A CN201910631676 A CN 201910631676A CN 110417389 A CN110417389 A CN 110417389A
- Authority
- CN
- China
- Prior art keywords
- transistor
- connect
- capacitor
- gate
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种上电复位电路,包括:电源模块,用于输出电源电压;第一电容,第一电容的第一端接地;电压检测模块,电压检测模块分别与第一电容的第二端和电源模块连接,用于当检测到电源电压大于预设的电压阈值时,为第一电容充电;复位重置模块,复位重置模块分别与第一电容的第二端和电源模块连接,用于当检测到电源电压等于或者小于电压阈值时,输出复位脉冲信号对上电复位电路进行重置。本发明实施例的上电复位电路,在电源电压小于预设的电压阈值时,重新开始上电,再次产生复位脉冲,以确保系统状态正常,即使电源上电过程中有瞬间压降,也能正常运作,并对复位电路重置,对外部电路系统的设定重置。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种上电复位电路。
背景技术
上电复位是指在上电过程中,当电源达到一定值时,电路产生重置脉冲,以提供给系统一个重置信号,确保系统的回到初始状态。现有的上电复位电路在操作时,很容易受电源电压上升时间的影响,电源电压在上电期间突然上下波动,这可能导致上电复位电路工作不正常。例如,如图2所示,没有限制对电容充电的电平,如果VDD的上升时间与RC时间常数相差太大,则上电复位电路将无法输出复位脉冲;又如,如图3所示,利用两个MOS管相连来产生限制其起始充电电平,但需要大容值电容来增加延迟时间,在电源多次上电时,可能会造成不正常。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此,本发明的一个目的在于提出一种上电复位电路,在上电过程中,当检测到电源电压小于电压阈值,会再次产生复位脉冲,以确保系统状态正常,即使出现瞬间断电再重新上电的情况,也能确保上电复位电路能够正常运作,并对电容作放电重置,对电路各设定重置,使得下次上电时能够很快的产生复位脉冲。
为达上述目的,本发明实施例提出了一种上电复位电路,包括:电源模块,用于输出电源电压;第一电容,所述第一电容的第一端接地;电压检测模块,所述电压检测模块分别与所述第一电容的第二端和所述电源模块连接,用于当检测到所述电源电压大于预设的电压阈值时,为所述第一电容充电;复位重置模块,所述复位重置模块分别与所述第一电容的第二端和所述电源模块连接,用于当检测到所述电源电压等于或者小于所述电压阈值时,输出复位脉冲信号,对所述上电复位电路进行重置。
根据本发明实施例的上电复位电路,当电压检测模块检测到电源电压大于预设的电压阈值时,通过电源模块为第一电容充电,当检测到电源电压等于或者小于电压阈值时,复位充值模块输出复位脉冲信号,对上电复位电路进行重置。由此,该电路在上电过程中,当检测到电源电压小于电压阈值,会再次产生复位脉冲,以确保系统状态正常,即使出现瞬间断电再重新上电的情况,也能确保上电复位电路能够正常运作,并对电容作放电重置,对电路各设定重置,使得下次上电时能够很快的产生复位脉冲。
另外,根据本发明上述实施例提出的上电复位电路还可以具有如下附加的技术特征:
根据本发明的一个实施例,上述的上电复位电路还可包括:第一非门,所述第一非门的输入端与所述第一电容的第二端连接,所述第一非门的控制端与所述电源模块连接;第二非门,所述第二非门的输入端与所述第一非门的输出端连接,所述第二非门的控制端与所述电源模块连接,所述第二非门的输出端与所述复位重置模块连接。
根据本发明的一个实施例,所述电压检测模块包括:开关单元,所述开关单元分别与所述第一电容的第二端和所述电源模块连接;第一控制单元,所述第一控制单元分别与所述开关单元和所述电源模块连接,用于当检测到所述电源电压大于所述电压阈值时,控制所述开关单元接通所述第一电容的第二端与所述电源模块之间的连接。
根据本发明的一个实施例,所述第一控制单元为第一晶体管,所述第一晶体管的控制端与所述电源模块连接,所述第一晶体管的第一端与所述开关单元连接,所述第一晶体管的第二端接地。
根据本发明的一个实施例,所述开关单元包括:第二晶体管,所述第二晶体管的第一端与所述电源模块连接;第三晶体管,所述第三晶体管的第一端分别与所述第二晶体管的控制端和第二端连接;第四晶体管,所述第四晶体管的控制端与所述第一控制单元连接,所述第四晶体管的第一端分别与所述第三晶体管的控制端和第二端连接,所述第四晶体管的第二端与所述第一电容的第二端连接。
根据本发明的一个实施例,所述开关单元还包括:第五晶体管,所述第五晶体管的控制端与所述第一控制单元连接,所述第五晶体管的第一端与所述第一电容的第二端连接,所述第五晶体管的第二端接地。
根据本发明的一个实施例,所述复位重置模块包括:第六晶体管,所述第六晶体管的控制端与所述第二非门的输出端连接,所述第六晶体管的第一端与所述电源模块连接;第七晶体管,所述第七晶体管的第一端与所述第六晶体管的第二端连接,所述第七晶体管的第二端与所述第一电容的第二端连接;第八晶体管,所述第八晶体管的第一端与所述第一电容的第二端连接,所述第八晶体管的第二端接地;第二控制单元,所述第二控制单元分别与所述电源模块、所述第七晶体管的控制端和所述第八晶体管的控制端连接,用于根据所述电源电压控制所述第七晶体管导通或截止,以及控制第八晶体管导通或截止。
根据本发明的一个实施例,所述第二控制单元包括:第三非门,所述第三非门的输入端与所述电源模块连接,所述第三非门的输出端分别与所述第七晶体管的控制端和所述第八晶体管的控制端连接;第九晶体管,所述第九晶体管的控制端和第一端分别与所述电源模块连接,所述第九晶体管的第二端与所述第三非门的控制端连接。
根据本发明的一个实施例,所述第二控制单元还包括:第二电容,所述第二电容的第一端与所述第九晶体管的第二端连接,所述第二电容的第二端接地。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本发明实施例的上电复位电路的示意图;
图2和图3是相关技术中的上电复位电路的示意图;以及
图4是根据本发明一个实施例的上电复位电路的示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
下面参考附图描述本发明实施例的上电复位电路。
图1是根据本发明实施例的上电复位电路的示意图。
如图1所示,本发明实施例的上电复位电路可包括:电源模块10、第一电容Cap、电压检测模块20和复位重置模块30。
其中,电源模块10用于输出电源电压。第一电容Cap的第一端接地。电压检测模块20分别与第一电容Cap的第二端和电源模块10连接,用于当检测到电源电压大于预设的电压阈值时,为第一电容Cap充电。复位重置模块30分别与第一电容Cap的第二端和电源模块10连接,用于当检测到电源电压等于或者小于电压阈值时,输出复位脉冲信号。其中预设的电压阈值可根据实际情况进行标定。
具体地,电压检测模块20实时对电源电压进行检测,并对其进行检测,当电源电压高于预设的电压阈值时,开始对于第一电容Cap进行充电,同时在对第一电容充电的过程中,如果电压检测模块20检测到电源电压低于预设的电压阈值,复位重置模块30则会对上电复位电路重各部位设定重置,使得重新上电时能够很快的产生复位脉冲。其中,在电源电压大于预设的电压阈值时,产生复位脉冲对电路系统进行复位,但因上电过程中电源不稳定,因此,当检测到电源电压小于预设的电压阈值时,重新开始上电,再次产生复位脉冲,以确保系统状态正常。
根据本申请的一个实施例,如图4所示,上述的上电复位电路还可包括:第一非门G1和第二非门G2,其中,第一非门G1的输入端与第一电容Cap的第二端连接,第一非门G1的控制端与电源模块10连接;第二非门G2的输入端与第一非门G1的输出端连接,第二非门G2的控制端与电源模块10连接,第二非门G2的输出端与复位重置模块30连接。从而能够起到提高门电路的驱动能力,隔离干扰信号的作用。
参见图4,根据本发明的一个实施例,电压检测模块20可包括:开关单元21和第一控制单元22。其中,开关单元21分别与第一电容Cap的第二端和电源模块10连接,第一控制单元22分别与开关单元21和电源模块10连接,用于当检测到电源电压大于电压阈值时,控制开关单元21接通第一电容Cap的第二端与电源模块10之间的连接。
如图4所示,第一控制单元22可以为第一晶体管M1,第一晶体管M1的控制端与电源模块10连接,第一晶体管M1的第一端与开关单元21连接,第一晶体管M1的第二端接地。
如图4所示,开关单元21可包括:第二晶体管M2、第三晶体管M3和第四晶体管M4,其中,第二晶体管M2的第一端与电源模块10连接,第三晶体管M3的第一端分别与第二晶体管M2的控制端和第二端连接,第四晶体管M4的控制端与第一控制单元22连接,第四晶体管M4的第一端分别与第三晶体管M3的控制端和第二端连接,第四晶体管M4的第二端与第一电容Cap的第二端连接。
进一步地,如图4所示,开关单元21还可包括:第五晶体管M5,第五晶体管M5的控制端与第一控制单元22连接,第五晶体管M5的第一端与第一电容Cap的第二端连接,第五晶体管M5的第二端接地。
也就是说,当检测到电源电压大于预设的电压阈值时,第一晶体管M1和第五晶体管M5导通,第二晶体管M2至第四晶体管M4处于截止状态,当电源电压大于第二晶体管M2,且大于第三晶体管M3的电压阈值时,第二晶体管M2至第四晶体管M4处于导通状态,使电源模块10为第一电容Cap进行充电。
继续参见图4,根据本发明的一个实施例,复位重置模块30可包括:第六晶体管M6、第七晶体管M7、第八晶体管M8和第二控制单元31。其中,第六晶体管M6的控制端与第二非门G2的输出端连接,第六晶体管M6的第一端与电源模块10连接;第七晶体管M7的第一端与第六晶体管M6的第二端连接,第七晶体管M7的第二端与第一电容Cap的第二端连接;第八晶体管M8的第一端与第一电容Cap的第二端连接,第八晶体管M8的第二端接地;第二控制单元31分别与电源模块10、第七晶体管M7的控制端和第八晶体管M8的控制端连接,用于根据电源电压控制第七晶体管M7导通或截止,以及控制第八晶体管M8导通或截止。
其中,第二控制单元31可包括:第三非门G3和第九晶体管M9,其中,第三非门G3的输入端与电源模块10连接,第三非门G3的输出端分别与第七晶体管M7的控制端和第八晶体管M8的控制端连接;第九晶体管M9的控制端和第一端分别与电源模块10连接,第九晶体管M9的第二端与第三非门G3的控制端连接。
第二控制单元31还可包括:第二电容C,第二电容C的第一端与第九晶体管M9的第二端连接,第二电容C的第二端接地。
具体地,在上电的过程中,电源电压经过第九晶体管M9对第二控制单元31中的第二电容C充电,以作为第三非门G3的备用电源,即使电源电压不稳定,也能为第三非门G3供电,当电源电压低于第三非门G3的电压阈值时,复位重置模块30开始工作,使第三非门G3输出产生脉冲信号,使得第八晶体管M8处于导通状态,,并使第一电容Cap进行放电动作,以重置上电复位电路。当重新上电工作时,可以重新对第一电容Cap进行充电,当第一电容Cap充电完成后,输出复位信号,提供给其它系统使用。
由此可知,本发明为上电复位电路目的是作为电路上电初始化的应用。该初始化电路产生脉冲在上电时段中预先确定电路的初始状态,以便在操作之前防止数字电路中的未知状态。当电压达到一个水平之后,产生一个可得复位信号给内部逻辑使用,从而保证系统正常的上电复位。在电源电压多次上电时仍能够正确的产生上电复位信号,并且在产生复位信号后不存在静态工作电流,降低功耗。并且,即使电源在上电过程中出现瞬间压降的情况,也能保证系统的正常运作。
综上所述,根据本发明实施例的上电复位电路,当电压检测模块检测到电源电压大于预设的电压阈值时,通过电源模块为第一电容充电,当检测到电源电压等于或者小于电压阈值时,复位充值模块输出复位脉冲信号,对上电复位电路进行重置。由此,该电路能够在电源电压大于预设的电压阈值时,完成后,当检测到电源电压小于电压阈值,会再次产生复位脉冲,以确保系统状态正常,即使断电,也能正常运作,并对电容作放电重置,对电路各设定重置,使得下次上电时能够很快的产生复位脉冲。
对应上述实施例,本发明还提出了一种电子设备,其包括存储器、处理器;其中,处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序,以用于实现上述的家电设备的交互方法。
本发明实施例的电子设备,通过执行上述的家电设备的交互方法,能够通过对用户身份进行认证,针对性的为用户提供服务,在节省用户时间的同时,提高用户的操作体验。
对应上述实施例,本发明还提出了一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,该程序被处理器执行时实现上述的家电设备的交互方法。
本发明实施例的计算机可读存储介质,通过执行上述的家电设备的交互方法,能够通过对用户身份进行认证,针对性的为用户提供服务,在节省用户时间的同时,提高用户的操作体验。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如,如果用硬件来实现和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (9)
1.一种上电复位电路,其特征在于,包括:
电源模块,用于输出电源电压;
第一电容,所述第一电容的第一端接地;
电压检测模块,所述电压检测模块分别与所述第一电容的第二端和所述电源模块连接,用于当检测到所述电源电压大于预设的电压阈值时,为所述第一电容充电;
复位重置模块,所述复位重置模块分别与所述第一电容的第二端和所述电源模块连接,用于当检测到所述电源电压等于或者小于所述电压阈值时,输出复位脉冲信号,对所述上电复位电路进行重置。
2.根据权利要求1所述的上电复位电路,其特征在于,还包括:
第一非门,所述第一非门的输入端与所述第一电容的第二端连接,所述第一非门的控制端与所述电源模块连接;
第二非门,所述第二非门的输入端与所述第一非门的输出端连接,所述第二非门的控制端与所述电源模块连接,所述第二非门的输出端与所述复位重置模块连接。
3.根据权利要求1所述的上电复位电路,其特征在于,所述电压检测模块包括:
开关单元,所述开关单元分别与所述第一电容的第二端和所述电源模块连接;
第一控制单元,所述第一控制单元分别与所述开关单元和所述电源模块连接,用于当检测到所述电源电压大于所述电压阈值时,控制所述开关单元接通所述第一电容的第二端与所述电源模块之间的连接。
4.根据权利要求3所述的上电复位电路,其特征在于,所述第一控制单元为第一晶体管,所述第一晶体管的控制端与所述电源模块连接,所述第一晶体管的第一端与所述开关单元连接,所述第一晶体管的第二端接地。
5.根据权利要求3所述的上电复位电路,其特征在于,所述开关单元包括:
第二晶体管,所述第二晶体管的第一端与所述电源模块连接;
第三晶体管,所述第三晶体管的第一端分别与所述第二晶体管的控制端和第二端连接;
第四晶体管,所述第四晶体管的控制端与所述第一控制单元连接,所述第四晶体管的第一端分别与所述第三晶体管的控制端和第二端连接,所述第四晶体管的第二端与所述第一电容的第二端连接。
6.根据权利要求5所述的上电复位电路,其特征在于,所述开关单元还包括:
第五晶体管,所述第五晶体管的控制端与所述第一控制单元连接,所述第五晶体管的第一端与所述第一电容的第二端连接,所述第五晶体管的第二端接地。
7.根据权利要求2所述的上电复位电路,其特征在于,所述复位重置模块包括:
第六晶体管,所述第六晶体管的控制端与所述第二非门的输出端连接,所述第六晶体管的第一端与所述电源模块连接;
第七晶体管,所述第七晶体管的第一端与所述第六晶体管的第二端连接,所述第七晶体管的第二端与所述第一电容的第二端连接;
第八晶体管,所述第八晶体管的第一端与所述第一电容的第二端连接,所述第八晶体管的第二端接地;
第二控制单元,所述第二控制单元分别与所述电源模块、所述第七晶体管的控制端和所述第八晶体管的控制端连接,用于根据所述电源电压控制所述第七晶体管导通或截止,以及控制第八晶体管导通或截止。
8.根据权利要求7所述的上电复位电路,其特征在于,所述第二控制单元包括:
第三非门,所述第三非门的输入端与所述电源模块连接,所述第三非门的输出端分别与所述第七晶体管的控制端和所述第八晶体管的控制端连接;
第九晶体管,所述第九晶体管的控制端和第一端分别与所述电源模块连接,所述第九晶体管的第二端与所述第三非门的控制端连接。
9.根据权利要求8所述的上电复位电路,其特征在于,所述第二控制单元还包括:
第二电容,所述第二电容的第一端与所述第九晶体管的第二端连接,所述第二电容的第二端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910631676.3A CN110417389B (zh) | 2019-07-12 | 2019-07-12 | 上电复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910631676.3A CN110417389B (zh) | 2019-07-12 | 2019-07-12 | 上电复位电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110417389A true CN110417389A (zh) | 2019-11-05 |
CN110417389B CN110417389B (zh) | 2023-06-13 |
Family
ID=68361323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910631676.3A Active CN110417389B (zh) | 2019-07-12 | 2019-07-12 | 上电复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110417389B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114302305A (zh) * | 2021-12-28 | 2022-04-08 | 荣成歌尔微电子有限公司 | 电源重置电路、asic芯片及麦克风 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040070429A1 (en) * | 2002-10-15 | 2004-04-15 | Agustinus Sutandi | Low standby current power-on reset circuit |
TWI237943B (en) * | 2004-10-01 | 2005-08-11 | Macronix Int Co Ltd | Circuit and method for generating a power-on reset signal |
CN101795129A (zh) * | 2009-01-29 | 2010-08-04 | 精工电子有限公司 | 上电复位电路 |
CN103973287A (zh) * | 2014-05-21 | 2014-08-06 | 华为技术有限公司 | 开关机电路 |
CN205265647U (zh) * | 2015-12-31 | 2016-05-25 | 上海芯泽电子科技有限公司 | 零静态功耗上下电复位信号产生电路和上下电复位芯片 |
CN108667443A (zh) * | 2018-05-18 | 2018-10-16 | 上海艾为电子技术股份有限公司 | 一种上电复位电路 |
CN208015700U (zh) * | 2017-12-29 | 2018-10-26 | 杭州士兰微电子股份有限公司 | 上电复位电路及芯片 |
CN208580375U (zh) * | 2018-06-27 | 2019-03-05 | 宗仁科技(平潭)有限公司 | 一种上电复位信号产生电路及集成电路芯片 |
CN109861678A (zh) * | 2017-11-30 | 2019-06-07 | 北京兆易创新科技股份有限公司 | 一种上电复位电路及芯片 |
-
2019
- 2019-07-12 CN CN201910631676.3A patent/CN110417389B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040070429A1 (en) * | 2002-10-15 | 2004-04-15 | Agustinus Sutandi | Low standby current power-on reset circuit |
TWI237943B (en) * | 2004-10-01 | 2005-08-11 | Macronix Int Co Ltd | Circuit and method for generating a power-on reset signal |
CN101795129A (zh) * | 2009-01-29 | 2010-08-04 | 精工电子有限公司 | 上电复位电路 |
CN103973287A (zh) * | 2014-05-21 | 2014-08-06 | 华为技术有限公司 | 开关机电路 |
CN205265647U (zh) * | 2015-12-31 | 2016-05-25 | 上海芯泽电子科技有限公司 | 零静态功耗上下电复位信号产生电路和上下电复位芯片 |
CN109861678A (zh) * | 2017-11-30 | 2019-06-07 | 北京兆易创新科技股份有限公司 | 一种上电复位电路及芯片 |
CN208015700U (zh) * | 2017-12-29 | 2018-10-26 | 杭州士兰微电子股份有限公司 | 上电复位电路及芯片 |
CN108667443A (zh) * | 2018-05-18 | 2018-10-16 | 上海艾为电子技术股份有限公司 | 一种上电复位电路 |
CN208580375U (zh) * | 2018-06-27 | 2019-03-05 | 宗仁科技(平潭)有限公司 | 一种上电复位信号产生电路及集成电路芯片 |
Non-Patent Citations (2)
Title |
---|
许仕龙 等: "用于无源标签芯片的高可靠性上电复位电路", 《微电子学》 * |
许仕龙 等: "用于无源标签芯片的高可靠性上电复位电路", 《微电子学》, vol. 48, no. 1, 28 February 2018 (2018-02-28), pages 66 - 70 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114302305A (zh) * | 2021-12-28 | 2022-04-08 | 荣成歌尔微电子有限公司 | 电源重置电路、asic芯片及麦克风 |
CN114302305B (zh) * | 2021-12-28 | 2024-01-19 | 荣成歌尔微电子有限公司 | 电源重置电路、asic芯片及麦克风 |
Also Published As
Publication number | Publication date |
---|---|
CN110417389B (zh) | 2023-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0800259A1 (en) | Standby voltage boosting stage and method for a menory device | |
CN105515370B (zh) | 电荷泵电路及存储器 | |
US6255896B1 (en) | Method and apparatus for rapid initialization of charge pump circuits | |
TWI626661B (zh) | 資料儲存裝置以及其備用電力來源的儲電能力監控方法 | |
TWI413893B (zh) | 決定電路系統之啟動時間點的延遲方法、輸出裝置及電源系統 | |
US20150162899A1 (en) | Efficient wakeup of power gated domains through charge sharing and recycling | |
CN217469914U (zh) | 上电复位电路 | |
JP2020195233A (ja) | 電源回路、パワーマネージメント回路、データ記憶装置 | |
CN110417389A (zh) | 上电复位电路 | |
CN112187232B (zh) | 一种上电检测电路及上电检测方法 | |
KR101848776B1 (ko) | 내부전압 생성회로 | |
JPH0720953A (ja) | 制御装置 | |
CN103095278B (zh) | 集成电路与其控制方法 | |
CN106200734A (zh) | 电压生成装置 | |
US20190027880A1 (en) | Power adapter for cutting off standby power and control method therefor | |
CN104049549B (zh) | 节电控制电路和电子设备 | |
CN106227317B (zh) | 一种信号处理方法及电子设备 | |
CN116301999A (zh) | 一种升级方法、装置及硬件逻辑器件 | |
CN110196678A (zh) | 资料储存决定装置 | |
CN105204403A (zh) | 时钟电路、基于时钟电路的供电控制方法和空调 | |
CN203027363U (zh) | 一种开机复位电路及电视机 | |
JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
CN115118261B (zh) | 上电复位电路 | |
TWI778601B (zh) | 微控制器、操作系統及控制方法 | |
KR100287770B1 (ko) | 전원 온/오프신호 발생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |