TWI413893B

TWI413893B - 決定電路系統之啟動時間點的延遲方法、輸出裝置及電源系統

Info

Publication number: TWI413893B
Application number: TW099120512A
Authority: TW
Inventors: Hsiang Chung Chang; dong yi Liu
Original assignee: Anpec Electronics Corp
Priority date: 2010-06-23
Filing date: 2010-06-23
Publication date: 2013-11-01
Also published as: TW201201002A; US8159281B2; US20110316601A1

Description

決定電路系統之啟動時間點的延遲方法、輸出裝置及電源系統

本發明係指一種延遲方法及裝置，尤指一種用於錯開一輸出裝置啟動時機的延遲方法及裝置。

通用序列匯流排(Universal Serial Bus，USB)是一種方便且低成本的連接方式，其支援熱插拔(Hot Attach and Detach)及隨插即用(Plug and Play)，具有擴充性強、安裝簡易以及傳輸速度快等優點，因而廣泛地應用於電腦系統中，用來連接各類具通用序列匯流排規格之接頭的週邊設備，如鍵盤、滑鼠、磁碟機、光碟機、搖桿、印表機、掃瞄器等設備。

請參考第1A圖，第1A圖為先前技術一電源系統10之示意圖。電源系統10可設置於一電腦系統之主機板中，用來提供符合通用序列匯流排規格之電源。電源系統10主要包含有一電源端PWR、開關單元100_1、100_2、100_3、100_4、一控制單元110及輸出埠USB[1]、USB[2]、USB[3]、USB[4]。當系統開機時，控制單元110會產生一致能(enable)訊號en至開關單元100_1、100_2、100_3、100_4，則開關單元100_1、100_2、100_3、100_4會分別導通電源端PWR至輸出埠USB[1]、USB[2]、USB[3]、USB[4]之電連接，以根據電源端PWR接收之一供應電壓VCC，提供輸出電壓Vo[1]、Vo[2]、Vo[3]、Vo[4]，並對輸出電容C_1、C_2、C_3、C_4進行充電，進而透過輸出埠USB[1]、USB[2]、USB[3]、USB[4]，供電給外接的電子裝置。

另一方面，為了保護電源系統10，開關單元100_1、100_2、100_3、100_4中分別設置有一過電流訊號端OC，其透過過電流訊號拉高電阻ROC1、ROC2、ROC3、ROC4耦接於電源端PWR，過電流訊號端OC會發出訊號通知電源系統過電流現象發生，以避免超量的電流燒毀電源系統10及外接的電子裝置。也就是說，過電流訊號拉高電阻ROC1、ROC2、ROC3、ROC4之目的即在於提供一個將過電流訊號端OC之電位上拉到邏輯高位的電流源。

當輸出埠USB[1]、USB[2]、USB[3]、USB[4]同時連接至不同可攜式電子裝置時，電源系統10可能因瞬間的電源抽載，造成故障。請參考第1B圖，第1B圖為電源系統10啟動時相關訊號之時序圖。在第1B圖中，致能訊號en指示開關單元100_1、100_2、100_3、100_4於一時間點t0開始運作，則電壓Vo[1]、Vo[2]、Vo[3]、Vo[4]由時間點t0開始爬升，並於一時間點t0’，達到預設之一穩定電壓Vdft。然而，若輸出埠USB[1]、USB[2]、USB[3]、USB[4]同時連接至四個可攜式電子裝置，則當電源系統10啟動時，此四個可攜式電子裝置會同時抽載電源，可能造成啟動時(時間點t0至時間點t0’間)供應電壓VCC大幅降低，在最差的情況下，甚至可能導致電源系統10故障或損壞主機板。

為了防止供應電壓VCC因過度抽載而出現異常，請參考第2A圖，第2A圖為先前技術另一電源系統20之示意圖。與電源系統10比較，電源系統20新增時間延遲模組200_1、200_2、200_3、200_4，用來透過不同組合之電阻及電容值，將致能訊號en分別延遲為致能訊號en[1]、en[2]、en[3]、en[4]。如第2B圖所示，致能訊號en[1]、en[2]、en[3]、en[4]之啟動時間相互錯開，如此一來，開關單元100_1、100_2、100_3、100_4可於不同的時間點開始運作，以避免供應電壓VCC因過度抽載而下降。然而，新增之時間延遲模組200_1、200_2、200_3、200_4包含有電容及電阻，不利於成本及系統設計。

因此，如何以更經濟的方法，錯開開關單元的啟動時機，已成為業界的努力目標之一。

因此，本發明之主要目的即在於提供一種延遲方法與相關輸出裝置。

本發明揭露一種延遲方法，用來決定一電路系統中一輸出裝置之一啟動時間點。該延遲方法包含有決定該電路系統之一過電流訊號拉高電阻之阻值；根據該過電流訊號拉高電阻之阻值，產生一電流；複製該電流，以產生一第一鏡像電流；根據該第一鏡像電流，延遲該電路系統之一致能訊號，以產生一充電啟動訊號；用來根據該充電啟動訊號，提供一充電電流；以及根據該充電電流，決定該輸出裝置之該啟動時間點。

本發明另揭露一種輸出裝置，用來根據一致能訊號，輸出一供應電壓。該輸出裝置包含有一輸入端，用來接收該供應電壓；一輸出端，用來輸出該供應電壓至該外接電子裝置；一過電流訊號端，透過一過電流訊號拉高電阻耦接於一供應電壓端，用來產生一過電流電壓；一致能端，用來接收該致能訊號；一電流源，用來根據一充電啟動訊號，提供一充電電流；一輸出電晶體，包含有一汲極耦接於該輸入端，一源極耦接於該輸出端，以及一閘極耦接於該電流源，用來根據該充電電流，決定該輸入端至該輸出端之電連接；一電流鏡像模組，耦接於該過電流訊號端，用來根據該過電流電壓，產生一電流，及複製該電流，以產生一第一鏡像電流；以及一延遲模組，耦接於該電流鏡像模組、該致能端及該電流源，用來根據該第一鏡像電流，延遲該致能訊號，以產生該充電啟動訊號。

本發明另揭露一種輸出裝置，用來根據一致能訊號，輸出一輸出電壓。該輸出裝置包含有一輸入端，用來接收該供應電壓；一輸出端，用來輸出該輸出電壓；一過電流訊號端，透過一過電流訊號拉高電阻耦接於一電源端，用來產生一過電流電壓；一致能端，用來接收該致能訊號；一電流源，用來根據一充電啟動訊號，提供一充電電流；一輸出電晶體，包含有一汲極耦接於該輸入端，一源極耦接於該輸出端，以及一閘極耦接於該電流源，用來根據該充電電流，決定該輸入端至該輸出端之電連接；一電流鏡像模組，耦接於該過電流訊號端，用來根據該過電流電壓，產生一電流，及複製該電流，以產生一第一鏡像電流；以及一延遲模組，耦接於該電流鏡像模組、該致能端及該電流源，用來根據該第一鏡像電流，延遲該致能訊號，以產生該充電啟動訊號。

請參考第3A圖，第3A圖為本發明實施例一電源系統30之示意圖。電源系統30包含有一電源端PWR、一控制單元310、反應控制式通道CH1～CHn及輸出埠USB[1]～USB[n]。反應控制式通道CH1～CHn分別包含輸出裝置300_1～300_n、過電流訊號拉高電阻ROC1～ROCn及輸出電容C_1～C_n。電源系統30之架構與第1圖之電源系統10相似，但不同的是，過電流訊號拉高電阻ROC1～ROCn之阻值均不相同，用來錯開輸出裝置300_1～300_n的啟動時間。電源端PWR用來接收一供應電壓VCC。輸出埠USB[1]～USB[n]用來輸出輸出電壓Vo[1]～Vo[n]。控制單元310產生一致能訊號en，用來觸發輸出裝置300_1～300_n開始運作。輸出裝置300_1～300_n用來根據致能訊號en，決定是否將供應電壓VCC傳遞至輸出埠USB[1]～USB[n]，並根據過電流訊號拉高電阻ROC1～ROCn的阻值，延遲實際導通電源端PWR至輸出埠USB[1]～USB[n]的時間點。也就是說，過電流訊號拉高電阻ROC1～ROCn用來控制輸出裝置300_1～300_n針對致能訊號en的「反應時間」。

簡單來說，為了在不使用電阻電容式延遲方法及其他複雜控制電路的前提下，錯開輸出裝置300_1～300_n的導通時機，本發明賦予既有的過電流訊號拉高電阻ROC1～ROCn新功能─延遲輸出裝置300_1～300_n實際的開啟時機。也就是說，本發明不大幅更動第1A圖之電源系統10架構下，僅調整過電流訊號拉高電阻ROC1～ROCn的阻值，進而以最經濟的方法錯開輸出裝置300_1～300_n的導通時機。

當然，為了實現延遲導通時機的目的，輸出裝置300_1～300_n亦須具有對應的訊號處理機制。請參考第3B圖，第3B圖為輸出裝置300_1～300_n中任一輸出裝置300_x之示意圖。輸出裝置300_x包含有一電流源311、一輸出電晶體320、一電流鏡像模組330及一延遲模組350。電流源311用來根據一充電啟動訊號ACT，提供一充電電流Ichr。輸出電晶體320用來根據充電電流Ichr，決定一輸入端VIN至一輸出端OUT之電連接，以控制將輸入端IN所接收之供應電壓VCC導通至輸出端OUT。電流鏡像模組330用來根據過一電流電壓VOC，產生一電流Iptc，及複製電流Iptc，以鏡射為一第一鏡像電流Imr1。最後，延遲模組350根據第一鏡像電流Imr1，延遲致能訊號en，以產生相位落後於延遲致能訊號en的充電啟動訊號ACT。

詳細來說，延遲模組350包含有一第一電流鏡352、一電容354、一開關356、一延遲比較器357、一反相器358及一邏輯單元359。第一電流鏡352用來複製第一鏡像電流Imr1，以鏡射為一第二鏡像電流Imr2。電容354用來根據第二鏡像電流Imr2，產生一指示電壓VIND。開關356用來根據致能訊號en，決定第二鏡像電流Imr2是否對電容354充電。延遲比較器357用來將指示電壓VIND與一第一門檻電壓Vth1及一第二門檻電壓Vth2比較，以產生一延遲訊號DLY。反相器358用來反相延遲訊號DLY，以輸出一延遲訊號DLY’，而邏輯單元359則根據致能訊號en及延遲訊號DLY’，產生充電啟動訊號ACT。

關於延遲比較器357之運作，請參考第4圖，第4圖為延遲比較器357之一輸入/輸出關係之示意圖。在第4圖中，當指示電壓VIND由低位準提高到高於第一門檻電壓VTH1時，延遲訊號DLY會從一高準位VH切換至一低準位VL。相反地，當指示電壓VIND由高位準減小到小於第二門檻電壓VTH2時，延遲訊號DLY會從低準位VL切換至高準位VH。也就是說，本發明透過控制過電流訊號拉高電阻ROCx的阻值，決定第二鏡像電流Imr2對電容354充電之速率(指示電壓VIND的上升速率)，進而調變充電啟動訊號ACT觸發電流源310的時間點。須注意的是，邏輯單元359較佳地為一及(AND)閘，但不限於此。

舉例來說，請參考第5A圖，第5A圖為電源系統30啟動時，輸出裝置300_x相關訊號之示意圖。在第5A圖中，致能訊號en於一時間點t1指示輸出裝置300_x開始導通。此時，開關356受致能訊號en之指示而導通，第二鏡像電流Imr2開始對電容354充電。在此情況下，指示電壓VIND上升之速率由第二鏡像電流Imr2(過電流訊號拉高電阻ROCx)之大小決定。一旦指示電壓VIND大於第一門檻電壓VTH1(時間點t2)，延遲訊號DLY的反相訊號(即延遲訊號DLY’)會由「0」切換為「1」，以觸發充電啟動訊號ACT由「0」切換為「1」，進而指示電流源311開始提供充電電流Ichr對輸出電晶體320之閘極充電。由於充電電流Ichr對輸出電晶體320之閘極及源極間之一寄生電容Cp，一旦輸出電晶體320之一閘極電壓Vg[x]大於導通輸出電晶體320所需之一門檻電壓Vth(時間點t3)，輸出電晶體320導通，輸出裝置300_x始能傳輸供應電壓VCC至輸出端OUT。時間點t1、t3之一時間差TD即本發明延遲致能訊號en實際作用時間之成果，且時間差TD之長短可透過調控過電流訊號拉高電阻ROCx之阻值控制。也就是說，若調整過電流訊號拉高電阻ROC1～ROC4(以n=4為例)，使其阻值各不相同，則可產生如第5B圖所示之延遲結果。在第5B圖中，Vg[1]、Vg[2]、Vg[3]、Vg[4]分別表示輸出裝置300_1～300_4之輸出電晶體320之閘極電壓，輸出裝置300_1～300_4分別延遲時間差TD1～TD4，於時間點t4～t7啟動，使得VCC不再因為過度抽載而下降。也就是說，過電流訊號拉高電阻ROCx用來控制輸出裝置300_x針對致能訊號en的「反應時間」，以避免使用不符合體積、成本效益之大電容。

另外，為了設定觸發延遲機制之條件，電流鏡像模組330包含有一運算放大器332、一P型電晶體334及一第二電流鏡336。運算放大器332用來比較過電流電壓VOC及一參考電壓VREF，以產生一運算結果CMP。P型電晶體334用來根據運算結果CMP，產生電流Iptc。第二電流鏡336用來複製電流Iptc，以鏡射為第一鏡像電流Imr1。也就是說，電流鏡像模組330係根據過電流電壓VOC與參考電壓VREF的運算結果CMP，決定延遲致能訊號en的時機。

因此，只要適當調整過電流電壓VOC或參考電壓VREF，即可決定電流鏡像模組330由電流源310提供充電電流Ichr的時機，進而決定延遲閘極電壓Vg[x]開始上升的時間點，以控制輸出電晶體320的開啟時機。

此外，為保留暨有的過電流保護功能，輸出裝置300_x另包含有一過電流電晶體340，用來根據一過電流訊號s_oc，決定過電流訊號拉高電阻ROCx至地端GND之電連接，以避免過電流傷害輸出裝置300_x及外接於輸出埠USB[x]的電子裝置，例如隨身碟、數位相機等。

較佳地，電源系統30為一通用序列匯流排(Universal Serial Bus，USB)之電源供應裝置，用來根據致能訊號en，決定供應電壓VCC是否傳輸至輸出端OUT。當然，凡具備過電流訊號拉高電阻架構之輸出裝置均可應用本發明之概念，而不限於通用序列匯流排開關裝置。在不使用大電阻的前提下，本發明錯開輸出裝置300_1～300_n的開啟時機，以避免供應電壓VCC因過度抽載於出現異常。

輸出裝置300_x之操作可歸納為一流程60，如第6圖所示。流程60包含有下列步驟：

步驟600：開始。

步驟602：決定過電流訊號拉高電阻ROC之阻值。

步驟604：電流鏡像模組330根據過電流訊號拉高電阻ROC之阻值，產生電流Iptr。

步驟606：第二電流鏡336複製電流Iptr，以鏡射為第一鏡像電流Imr1。

步驟608：延遲模組350根據第一鏡像電流Imr1，延遲致能訊號en，以產生充電啟動訊號ACT。

步驟610：電流源310用來根據充電啟動訊號ACT，提供充電電流Ichr。

步驟612：根據充電電流Iptr，決定輸出裝置300之啟動時間點。

步驟614：結束。

流程60之細節可參考前述說明，在此不贅述。

在先前技術中，如欲錯開開關單元100_1、100_2、100_3、100_4的啟動時機，電源系統20須使用大電容延遲致能訊號en為en[1]、en[2]、en[3]、en[4]，以錯開開關單元100_1、100_2、100_3、100_4的啟動時機。然而，大電容之使用將大幅增加電源系統20成本及電路布局限制，不符合經濟效應。相較之下，本發明透過調整既有的過電流訊號拉高電阻ROC1～ROCn，延遲致能訊號en實際導通輸出電晶體320的時間點，進而調變輸出裝置300_1～300_n之啟動時間點。如此一來，電源系統30可在不使用電阻電容式延遲方法的前提下，分散輸出裝置300_1～300_n的啟動時機，進而實現以更經濟方法，避免供應電壓VCC因過度抽載而出現異常的目的。

綜上所述，本發明在不使用電阻電容式延遲方法的前提下，透過改變過電流訊號拉高電阻之阻值的方法，錯開各輸出裝置的啟動時機，以避免供應電壓因過度抽載而出現異常。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

PWR．．．電源端

IN．．．輸入端

EN．．．致能端

OC．．．過電流訊號端

OUT．．．輸出端

GND．．．地端

USB[1]、USB[2]、USB[3]、USB[4]、USB[n]．．．輸出埠

ROC1、ROC2、ROC3、ROC4、ROCx、ROCn．．．過電流訊號拉高電阻

Cp．．．寄生電容

C_1、C_2、C_3、C_4、C_n．．．輸出電容

CH1、CH2、CHn．．．反應控制式通道

Iptc．．．電流

Ichr．．．充電電流

Imr1．．．第一鏡像電流

Imr2．．．第二鏡像電流

ACT．．．充電啟動訊號

CMP．．．運算結果

DLY、DLY’．．．延遲訊號

VCC．．．供應電壓

VIND．．．指示電壓

VREF．．．參考電壓

Vdft．．．穩定電壓

Vth．．．門檻電壓

Vth1．．．第一門檻電壓

Vth2．．．第二門檻電壓

Vo[1]、Vo[2]、Vo[3]、Vo[4]、Vo[n]．．．輸出電壓

Vg[x]、Vg[1]、Vg[2]、Vg[3]、Vg[4]．．．閘極電壓

en、en[1]、en[2]、en[3]、en[4]．．．致能訊號

s_oc．．．過電流訊號

t0、t0’、t1、t2、t3、t4、t5、t6、t7．．．時間點

10、20、30．．．電源系統

100_1、100_2、100_3、100_4．．．開關單元

110、310．．．控制單元

200_1、200_2、200_3、200_4．．．時間延遲模組

300_1、300_2、300_n、300_x．．．輸出裝置

311．．．電流源

320．．．輸出電晶體

330．．．電流鏡像模組

332．．．運算放大器

334．．．P型電晶體

336．．．第二電流鏡

340‧‧‧過電流電晶體

350‧‧‧延遲模組

352‧‧‧第一電流鏡

354‧‧‧電容

356‧‧‧開關

357‧‧‧延遲比較器

358‧‧‧反相器

359‧‧‧邏輯單元

60‧‧‧流程

600、602、604、606、608、610、612、614‧‧‧步驟

第1A圖為先前技術一電源系統之示意圖。

第1B圖為第1A圖之電源系統啟動時相關訊號之時序圖。

第2A圖為先前技術另一電源系統之示意圖。

第2B圖第2A圖之電源系統啟動時相關訊號之時序圖。

第3A圖為本發明實施例一電源系統之示意圖。

第3B圖第3A圖之電源系統之一輸出裝置之示意圖。

第4圖為第3B圖之一延遲比較器之一輸入/輸出關係之示意圖。

第5A圖及第5B圖為第3A圖之電源系統啟動時相關訊號之時序圖。

第6圖為本發明實施例一流程之示意圖。

PWR．．．電源端

IN．．．輸入端

EN．．．致能端

OC．．．過電流訊號端

OUT．．．輸出端

GND．．．地端

ROC1、ROC2、ROCn．．．過電流訊號拉高電阻

C_1、C_2、C_n．．．輸出電容

CH1、CH2、CHn．．．反應控制式通道

VCC．．．供應電壓

Vo[1]、Vo[2]、Vo[n]．．．輸出電壓

en．．．致能訊號

USB[1]、USB[2]、USB[n]．．．輸出埠

300_1、300_2、300_n．．．輸出裝置

Claims

一種延遲方法，用來決定一電路系統中一輸出裝置之一啟動時間點，該延遲方法包含有：決定該電路系統之一過電流訊號拉高電阻之阻值；根據該過電流訊號拉高電阻之阻值，產生一電流；複製該電流，以產生一第一鏡像電流；根據該第一鏡像電流，延遲該電路系統之一致能訊號，以產生一充電啟動訊號；用來根據該充電啟動訊號，提供一充電電流；以及根據該充電電流，決定該輸出裝置之該啟動時間點。
如請求項1所述之延遲方法，其中複製該電流，以產生該第一鏡像電流的步驟，包含有：比較該輸出裝置之一過電流電壓及一參考電壓，以產生一運算結果；根據該運算結果，產生該電流；以及複製該電流，以產生該第一鏡像電流。
如請求項1所述之延遲方法，其中根據該第一鏡像電流，延遲該致能訊號，以產生該充電啟動訊號的步驟，包含有；複製該第一鏡像電流，以產生一第二鏡像電流；根據該致能訊號，決定該第二鏡像電流是否用來提升一指示電壓；比較該指示電壓與一第一門檻電壓及一第二門檻電壓比較，以產生一延遲訊號，該第一門檻電壓大於該第二門檻電壓；反相該延遲訊號；以及根據該致能訊號及反相之該延遲訊號，產生該充電啟動訊號。
如請求項3所述之延遲方法，其中根據該致能訊號及反相之該延遲訊號，產生該充電啟動訊號的步驟，包含有當該致能訊號及反相之該延遲訊號之交集為邏輯「1」時，產生該充電啟動訊號。
如請求項1所述之延遲方法，其中該過電流訊號拉高電阻耦接於該輸出裝置之一過電流訊號端及該電路系統之一供應電壓端之間，用來決定該電流之大小。
如請求項1所述之延遲方法，其中根據該充電電流，決定該輸出裝置之該啟動時間點的步驟，包含有：該充電電流對該輸出裝置之一輸出電晶體之一閘極充電；以及指定該閘極之一閘極電壓被充電至大於該輸出電晶體之一門檻電壓之時間作為該啟動時間點。
如請求項1所述之延遲方法，其中該輸出裝置係一通用序列匯流排(Universal Serial Bus，USB)開關裝置，用來根據該致能訊號，決定該電路系統是否透過通用序列匯流排，連接至一外接電子裝置。
一種輸出裝置，用來根據一致能訊號，輸出一輸出電壓，該輸出裝置包含有：一輸入端，用來接收一供應電壓；一輸出端，用來輸出該輸出電壓；一過電流訊號端，透過一過電流訊號拉高電阻耦接於一電源端，用來產生一過電流電壓；一致能端，用來接收該致能訊號；一電流源，用來根據一充電啟動訊號，提供一充電電流；一輸出電晶體，包含有一汲極耦接於該輸入端，一源極耦接於該輸出端，以及一閘極耦接於該電流源，用來根據該充電電流，決定該輸入端至該輸出端之電連接；一電流鏡像模組，耦接於該過電流訊號端，用來根據該過電流電壓，產生一電流，及複製該電流，以產生一第一鏡像電流；以及一延遲模組，耦接於該電流鏡像模組、該致能端及該電流源，用來根據該第一鏡像電流，延遲該致能訊號，以產生該充電啟動訊號。
如請求項8所述之輸出裝置，其中該延遲模組包含有：一第一電流鏡，耦接於該電流鏡像模組，用來複製該第一鏡像電流，以產生一第二鏡像電流；一電容，耦接於一地端，用來根據該第二鏡像電流，產生一指示電壓；一開關，耦接於該電容及該電流鏡之間，用來根據該致能訊號，決定該電流鏡至該電容之電連接；一延遲比較器，耦接於該開關及該電容，用來將該指示電壓與一第一門檻電壓及一第二門檻電壓比較，以產生一延遲訊號，該第一門檻電壓大於該第二門檻電壓；一反相器，耦接於該延遲比較器，用來反相該延遲訊號；以及一邏輯單元，耦接於該致能端及該反相器，用來根據該致能訊號及反相之該延遲訊號，產生該充電啟動訊號。
如請求項9所述之輸出裝置，其中該邏輯單元係一及(AND)閘。
如請求項8所述之輸出裝置，其中該電流鏡像模組包含有：一運算放大器，耦接於該過電流訊號端，用來比較該過電流電壓及一參考電壓，以產生一運算結果；一P型電晶體，包含有一源極耦接於該過電流訊號端，一閘極耦接於該運算放大器，以及一汲極，用來根據該運算結果，產生該電流；以及一第二電流鏡，耦接於該P型電晶體及一地端，用來複製該電流，以產生一分流電流。
如請求項8所述之輸出裝置，其另包含有一過電流電晶體，耦接於該過電流訊號端及一地端之間，用來根據一過電流訊號，決定該過電流訊號拉高電阻至該地端之電連接。
如請求項8所述之輸出裝置，其中該過電流訊號拉高電阻耦接該過電流訊號端及該供應電壓端之間，用來決定該電流之大小。
如請求項8所述之輸出裝置，其中該電流源透過該充電電流，對該輸出電晶體之該閘極充電，以控制該閘極之一啟動時間點。
如請求項8所述之輸出裝置，其係一通用序列匯流排(Universal Serial Bus，USB)開關裝置，用來根據該致能訊號，決定該供應電壓是否輸出至一外接電子裝置。
一種電源系統，用來根據一致能訊號，輸出至少一輸出電壓，該電源系統包含有：一電源端，用來接收一供應電壓；至少一輸出埠，用來輸出該至少一輸出電壓；一控制單元，用來產生該致能訊號；以及至少一反應控制式通道，該每一反應控制式通道耦接於該電源端及該至少一輸出埠之一輸出埠，包含有：一過電流訊號拉高電阻，包含有一第一端耦接於該電源端，及一第二端，用來調變該輸出裝置針對該致能訊號之一反應時間；一輸出裝置，耦接於該電源端、該控制單元、一地端、該輸出埠及該過電流訊號拉高電阻之該第二端，用來根據該致能訊號，導通該電源端至該輸出埠的電連接，並根據該過電流訊號拉高電阻之阻值，延遲導通該電源端及該輸出埠的時間點；以及一輸出電容，包含有一端耦接於該輸出裝置及該輸出埠之間，及另一端耦接於該地端，用來根據該輸出裝置之導通狀態，產生該至少一輸出電壓之一輸出電壓。
如請求項16所述之電源系統，其中該輸出裝置包含有：一輸入端，耦接於該電源端，用來接收該供應電壓；一輸出端，耦接於該輸出埠，用來輸出該輸出電壓；一過電流訊號端，耦接於該過電流訊號拉高電阻之該第二端，用來產生一過電流電壓；一致能端，耦接於該控制單元，用來接收該致能訊號；一電流源，用來根據一充電啟動訊號，提供一充電電流；一輸出電晶體，包含有一汲極耦接於該輸入端，一源極耦接於該輸出端，以及一閘極耦接於該電流源，用來根據該充電電流，決定該輸入端至該輸出端之電連接；一電流鏡像模組，耦接於該過電流訊號端，用來根據該過電流電壓，產生一電流，及複製該電流，以產生一第一鏡像電流；以及一延遲模組，耦接於該電流鏡像模組、該致能端及該電流源，用來根據該第一鏡像電流，延遲該致能訊號，以產生該充電啟動訊號，進而控制該反應時間；其中該反應時間係該致能訊號開始指示該輸出裝置導通至該輸出電晶體實際導通之時間差。
如請求項17所述之電源系統，其中該延遲模組包含有：一第一電流鏡，耦接於該電流鏡像模組，用來複製該第一鏡像電流，以產生一第二鏡像電流；一電容，耦接於該地端，用來根據該第二鏡像電流，產生一指示電壓；一開關，耦接於該電容及該電流鏡之間，用來根據該致能訊號，決定該電流鏡至該電容之電連接；一延遲比較器，耦接於該開關及該電容，用來將該指示電壓與一第一門檻電壓及一第二門檻電壓比較，以產生一延遲訊號，該第一門檻電壓大於該第二門檻電壓；一反相器，耦接於該延遲比較器，用來反相該延遲訊號；以及一邏輯單元，耦接於該致能端、該反相器及該電流源，用來根據該致能訊號及反相之該延遲訊號，產生該充電啟動訊號。
如請求項18所述之電源系統，其中該邏輯單元係一及(AND)閘。
如請求項17所述之電源系統，其中該電流鏡像模組包含有：一運算放大器，耦接於該過電流訊號端，用來比較該過電流電壓及一參考電壓，以產生一運算結果；一P型電晶體，包含有一源極耦接於該過電流訊號端，一閘極耦接於該運算放大器，以及一汲極，用來根據該運算結果，產生該電流；以及一第二電流鏡，耦接於該P型電晶體及該地端，用來複製該電流，以產生一分流電流。
如請求項17所述之電源系統，其中該輸出裝置另包含有一過電流電晶體，耦接於該過電流訊號端及該地端之間，用來根據一過電流訊號，決定該過電流保護至該地端之電連接。
如請求項17所述之電源系統，其中該過電流訊號拉高電阻耦接該過電流訊號端及該電源端之間，用來決定該電流之大小。
如請求項17所述之電源系統，其中該電流源透過該充電電流，對該輸出電晶體之該閘極充電，以控制該閘極之一啟動時間點。
如請求項17所述之電源系統，其係一通用序列匯流排(Universal Serial Bus，USB)開關裝置，用來根據該致能訊號，決定該供應電壓是否輸出至一外接電子裝置。