KR20130093352A - 전원 공급 회로 및 전원 공급 방법 - Google Patents

전원 공급 회로 및 전원 공급 방법 Download PDF

Info

Publication number
KR20130093352A
KR20130093352A KR1020120014886A KR20120014886A KR20130093352A KR 20130093352 A KR20130093352 A KR 20130093352A KR 1020120014886 A KR1020120014886 A KR 1020120014886A KR 20120014886 A KR20120014886 A KR 20120014886A KR 20130093352 A KR20130093352 A KR 20130093352A
Authority
KR
South Korea
Prior art keywords
voltage
signal
discharge
unit
power supply
Prior art date
Application number
KR1020120014886A
Other languages
English (en)
Other versions
KR101939701B1 (ko
Inventor
전상훈
박익성
조영상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120014886A priority Critical patent/KR101939701B1/ko
Priority to US13/766,242 priority patent/US9356450B2/en
Publication of KR20130093352A publication Critical patent/KR20130093352A/ko
Application granted granted Critical
Publication of KR101939701B1 publication Critical patent/KR101939701B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 전원 공급 회로에 관한 것으로서, 더 자세하게는 전원 공급 순서제어 기능을 가지는 전원 공급 회로 및 이의 전원 공급 방법에 관한 것이다. 본 발명의 실시 예에 따른 반도체 장치의 칩셋으로 전원을 공급하기 위한 전원 공급 회로는 주 전원을 입력받아 제어 신호를 생성하는 순서 제어부, 상기 주 전원을 공급 전압으로 변환하고, 상기 제어 신호에 따라 상기 공급 전압을 출력하는 전압 조정부, 상기 제어 신호를 입력받아 상기 전압 조정부의 동작 상태를 나타내는 방전 신호를 생성하는 방전 제어부, 상기 방전 신호에 따라 상기 전압 조정부가 비동작 상태일 때 상기 전압 조정부의 출력단에 잔류된 전하를 방전하는 출력 방전부를 포함한다. 본 발명의 실시 예에 의한 전원 공급 회로 및 이의 전원 공급 방법은 칩셋에 전원이 공급되는 순서를 제어함으로써, 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상을 방지할 수 있다.

Description

전원 공급 회로 및 전원 공급 방법{POWER SUPPLY CIRCUIT, POWER SUPPLY METHOD}
본 발명은 전원 공급 회로에 관한 것으로서, 더 자세하게는 전원 공급 순서제어 기능을 가지는 전원 공급 회로 및 이의 전원 공급 방법에 관한 것이다.
반도체 장치는 외부로부터 동작에 필요한 전원을 공급받는다. 예를 들어, 반도체 메모리 장치는 외부로부터 메모리 셀 어레이에 필요한 전원을 공급받아 데이터의 읽기 및 쓰기 동작을 수행한다.
반도체 장치의 집적도가 증가됨에 따라 반도체 장치의 동작 전압은 점차 낮아지고 있다. 반도체 장치의 신뢰성 높은 동작을 위하여 높은 외부 전압은 그대로 사용되지 않고 낮은 공급 전압으로 변환되어 사용된다.
일반적으로 반도체 장치의 칩셋 내부 블록들은 각각 다른 전원 전압을 요구한다. 따라서 전원 공급 회로는 외부 전압을 적어도 하나의 낮은 공급 전압으로 변환하여 내부 블록들에 공급한다. 예를 들어, 반도체 메모리 장치는 외부 전압 및 그라운드 전압을 반도체 메모리 장치의 외부로부터 공급받아 기준 전압(Reference Voltage), 코어 전압(Core Voltage), 주변 전압(Peripheral Voltage) 및 벌크 전압(Bulk Voltage) 등의 공급 전압으로 변환하여 사용한다. 이때 갑작스러운 전원 공급 및 차단으로부터 칩셋 내부 소자를 보호하기 위하여 안정적인 전원 공급 기술이 요구된다.
또한 전원 공급 회로에 의해 외부 전압이 반도체 장치로 인가되는 파워-업(power-up) 동작시 전원 공급 회로 내부에는 커패시터에 의한 잔여 전하가 존재할 수 있다. 잔여 전하가 존재하면 오프(off) 상태에서도 칩셋으로 공급되는 전압이 충분히 낮은 상태로 내려가지 않으므로 반도체 장치의 오 동작이 발생될 수 있다.
본 발명은 전원이 공급되는 순서를 제어하는 전원 공급 회로, 전원 공급 방법을 제공하는 것에 그 목적이 있다.
본 발명의 실시 예에 따른 반도체 장치의 칩셋으로 전원을 공급하기 위한 전원 공급 회로에 있어서: 주 전원을 입력받아 제어 신호를 생성하는 순서 제어부; 상기 주 전원을 공급 전압으로 변환하고, 상기 제어 신호에 따라 상기 공급 전압을 출력하는 전압 조정부; 상기 제어 신호를 입력받아 상기 전압 조정부의 동작 상태를 나타내는 방전 신호를 생성하는 방전 제어부; 상기 방전 신호에 따라 상기 전압 조정부가 비동작 상태일 때 상기 전압 조정부의 출력단에 잔류된 전하를 방전하는 출력 방전부를 포함한다.
실시 예로써, 상기 방전 신호에 따라 상기 전압 조정부가 비동작 상태일 때 상기 전압 조정부의 입력단에 잔류된 전하를 방전하는 입력 방전부를 더 포함한다.
실시 예로써, 상기 주 전원으로부터 전력을 저장하고, 상기 저장된 전력을 상기 방전 제어부 및 상기 출력 방전부에 공급하는 백업 전원부를 더 포함한다.
실시 예로써, 상기 백업 전원부는 상기 주 전원으로부터 입력된 전류를 일방향으로 전달하는 다이오드; 및 상기 다이오드를 통해 전달된 전류로부터 전력이 저장되는 커패시터를 포함한다.
실시 예로써, 상기 출력 방전부의 방전 전류량은 가변된다.
실시 예로써, 상기 출력 방전부는 상기 전압 조정부의 출력단과 연결되는 부하; 및 상기 부하와 연결되며 상기 방전 신호에 따라 온-오프되는 스위치를 포함하며, 상기 방전 전류량은 상기 부하의 크기에 따라 가변된다.
실시 예로써, 상기 방전 제어부는 상기 제어 신호를 반전하고, 상기 반전된 제어 신호를 상기 방전 신호로서 출력하는 인버터를 포함한다.
실시 예로써, 상기 순서 제어부는 상기 주 전원의 전압 레벨이 미리 지정된 레벨에 도달되면 신호를 출력하는 전압 감지부;및 상기 전압 감지부로부터 출력된 신호를 지연시키는 지연부를 포함하고, 상기 전압 감지부는 상기 주 전원의 전압 레벨이 제 1 감지 레벨에 도달되면 제 1 신호를 출력하는 제 1 전압 감지기;및 상기 주 전원의 전압 레벨이 제 2 감지 레벨에 도달되면 제 2 신호를 출력하는 제 2 전압 감지기를 포함하며, 상기 지연부는 상기 제 1 전압 감지기와 연결되어 상기 제 1 신호를 제 1 지연 시간 동안 지연시키는 제 1 지연기;및 상기 제 2 전압 감지기와 연결되어 상기 제 2 신호를 제 2 지연 시간 동안 지연시키는 제 2 지연기를 포함하고, 상기 지연된 제 1 신호는 제 1 제어 신호로서 출력되고, 상기 지연된 제 2 신호는 제 2 제어 신호로서 출력된다.
실시 예로써, 상기 제 1 지연기는 상기 제 1 신호가 로우 레벨이면 상기 제 1 신호를 지연시키지 않고 로우 레벨 신호를 출력하며, 상기 제 2 지연기는 상기 제 2 신호가 로우 레벨이면 상기 제 2 신호를 지연시키지 않고 로우 레벨 신호를 출력한다.
실시 예로써, 상기 전압 조정부는 상기 제 1 제어 신호에 따라 상기 주 전원을 제 1 공급 전압으로 변환하는 제 1 전압 조정기; 및 상기 제 2 제어 신호에 따라 상기 주 전원을 제 2 공급 전압으로 변환하는 제 2 전압 조정기를 포함하고, 상기 강제 방전부는 제 1 반전 신호에 따라 상기 제 1 전압 조정기에 잔류된 전하를 방전하는 제 1 강제 방전기; 및 제 2 반전 신호에 따라 상기 제 2 전압 조정기에 잔류된 전하를 방전하는 제 2 강제 방전기를 포함하며, 상기 제 1 반전 신호는 상기 제 1 제어 신호의 반전된 신호이고, 상기 제 2 반전 신호는 상기 제 2 제어 신호의 반전된 신호이다.
본 발명의 실시 예에 따른 반도체 장치의 칩셋으로 전원을 공급하는 방법에 있어서: 주 전원이 전원 공급 회로로 인가되는 단계; 미리 지정된 지연 시간 동안 상기 전원 공급 회로의 잔여 전하가 방전되는 단계; 및 상기 주 전원은 상기 지연 시간이 도과된 후 적어도 하나의 공급 전압으로 변환되어 출력되는 단계를 포함한다.
실시 예로써, 상기 적어도 하나의 공급 전압은 미리 정해진 순서로 출력된다.
본 발명의 실시 예에 따른 반도체 장치의 칩셋으로 전원을 공급하는 방법에 있어서: 주 전원으로부터 예비 전력을 저장하는 단계; 상기 주 전원이 전원 공급 회로로부터 차단되는 단계; 상기 전원 공급 회로로부터 공급 전압의 출력이 중지되는 단계; 상기 예비 전력을 동작 전압으로 하여 출력이 중지된 상기 전원 공급 회로의 잔여 전하가 방전되는 단계를 포함한다.
실시 예로써, 상기 전원 공급 회로의 잔여 전하는 상기 전원 공급 회로의 블록에 대하여 미리 정해진 순서로 방전된다.
실시 예로써, 상기 전원 공급 회로의 잔여 전하 방전량은 가변된다.
본 발명에 의한 전원 공급 회로 및 이의 전원 공급 방법은 칩셋에 전원이 공급되는 순서를 제어한다. 따라서, 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지할 수 있다.
도 1은 본 발명의 실시예에 의한 전원 공급 회로가 칩셋(Chipset)에 연결된 모습을 간략히 도시하는 블록도이다.
도 2는 본 발명의 실시예에 의한 개선된 전원 공급 회로가 칩셋에 연결된 모습을 간략히 도시하는 블록도이다.
도 3은 본 발명의 실시예에 의한 전원 공급 회로의 일실시예가 칩셋에 연결된 모습을 도시하는 도면이다.
도 4는 본 발명의 실시예에 의한 전원 공급 회로에 주 전원이 인가될 때 시간에 따른 전하 방전 동작을 나타내는 그래프이다.
도 5는 본 발명의 실시예에 의한 전원 공급 회로의 방전 동작을 도시하는 순서도이다.
도 6은 주 전원 차단시 본 발명의 실시예에 의한 전원 공급 회로의 시간에 따른 동작을 도시하는 그래프이다.
도 7은 주 전원 차단시 본 발명의 실시예에 의한 전원 공급 회로의 동작을 도시하는 순서도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예가 첨부된 도면을 참조하여 설명한다. 또한 이하에서 사용되는 용어들은 오직 본 발명을 설명하기 위하여 사용된 것이며 본 발명의 범위를 한정하기 위해 사용된 것은 아니다. 앞의 일반적인 설명 및 다음의 상세한 설명은 모두 예시적인 것으로 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
도 1은 본 발명의 실시예에 의한 전원 공급 회로가 칩셋(Chipset)에 연결된 모습을 간략히 도시하는 블록도이다. 도 1을 참조하면, 전원 공급 회로(100)는 순서 제어부(Sequense Control Unit)(110), 전압 조정부(Voltage Regulate Unit)(120) 및 강제 방전부(Enforced Discharge Unit)(130)를 포함한다.
전원 공급 회로(100)는 주 전원(Main Power)으로부터 전원 공급 회로(100) 및 칩셋에 요구되는 전체 전원을 공급받는다. 전원 공급 회로(100)는 입력된 주 전원을 통해 칩셋(101)의 동작 전원을 공급한다. 전원 공급 회로(100)에 공급되는 주 전원은 외부로부터 입력되는 전압일 수 있다.
전원 공급 회로(100)에 연결된 칩셋(101)의 내부 소자들은 각각 다른 동작 전원 전압을 요구할 수 있다. 전원 공급 회로(100)는 주 전원을 복수의 공급 전압으로 변환하여 각 공급 전압을 칩셋(101)에 제공할 수 있다.
순서 제어부(110)는 제어 신호를 통해 전압 조정부(120)의 동작을 제어한다. 이를 통해 순서 제어부(110)는 칩셋(101)으로 입력되는 공급 전압들의 인가 순서를 제어한다. 순서 제어부(110)는 주 전원으로부터 동작 전원을 공급받아 동작한다.
순서 제어부(110)는 주 전원의 전압 레벨(level)을 감지한다. 순서 제어부(110)는 주 전원이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호를 생성한다. 순서 제어부(110)는 생성된 감지 신호를 미리 지정된 지연 시간 동안 지연시킨 후 제어 신호로서 출력한다.
순서 제어부(110)에서 감지되는 전압 레벨 및 이에 대응하여 생성되는 감지 신호는 하나 이상일 수 있다. 또한 감지 신호에 대응되는 지연 시간은 서로 다를 수 있다. 이를 통해 순서 제어부(110)는 주 전원의 레벨에 따라 서로 다른 지연 시간 동안 지연된 신호를 제어 신호로서 출력한다.
전압 조정부(120)는 주 전원을 공급 전압으로 변환한다. 전압 조정부(120)는 적어도 하나의 전압 조정기(Voltage Regulator)를 포함한다. 전압 조정기는 전원 및 제어 신호(EN: ENable signal) 입력을 가진다. 각 전압 조정기는 제어 신호(EN)가 입력되면 입력된 주 전원을 미리 지정된 전압 레벨로 변환하여 출력한다. 각 전압 조정기에서 출력되는 전압 레벨은 서로 다를 수 있다.
강제 방전부(130)는 방전 전류를 통해 전하를 방전시킨다. 강제 방전부(130)는 칩셋(Chipset) 전원이 공급되기 전 전원 공급 회로(100)의 커패시터에 남아 있는 전하를 방전시킨다. 또, 강제 방전부(130)는 주 전원이 차단될 때 전원 공급 회로(100)에 남아 있는 전하를 방전시킨다. 강제 방전부(130)는 방전 제어부(130a), 입력 방전부(130b) 및 출력 방전부(130c)를 포함한다.
방전 제어부(130a)는 순서 제어부(110)에서 입력된 제어 신호를 통해 입력 방전부(130b) 및 출력 방전부(130c)를 제어한다. 예를 들어, 방전 제어부(130a)는 순서 제어부(110)에서 입력된 제어 신호가 로우 레벨(Low level) 신호이면 입력 방전부(130b) 및 출력 방전부(130c)에서 잔여 전하가 방전되도록 방전 신호를 생성하여 전송할 수 있다.
순서 제어부(110)에서 입력된 제어 신호가 로우 레벨(Low level) 신호이면 전압 조정부(120)는 비동작 상태이다. 반면에, 순서 제어부(110)에서 입력된 제어 신호가 하이 레벨(High level) 신호이면 전압 조정부(120)는 변환된 공급 전압을 출력하는 상태이다. 즉, 방전 제어부(130a)는 전압 조정부(120)가 비동작 상태일 때에 잔여 전하가 방전되고, 전압 조정부(120)가 동작 상태이면 잔여 전하에 대한 방전이 중지되도록 방전 신호를 생성할 수 있다.
입력 방전부(130b)는 전압 조정부(120)의 입력단에 잔여된 전하를 방전시킨다. 입력 방전부(130b)는 저항 및 반도체 스위치로 구성될 수 있다. 입력 방전부(130b)의 방전 동작은 방전 제어부(130a)로부터 입력된 방전 신호를 통해 제어된다.
출력 방전부(130c)는 전압 조정부(120)의 출력단에 잔여된 전하를 방전시킨다. 출력 방전부(130c)는 저항 및 반도체 스위치로 구성될 수 있다. 출력 방전부(130c)의 방전 동작은 방전 제어부(130a)로부터 입력된 방전 신호를 통해 제어된다.
강제 방전부(130)에서 방전되는 방전 전류의 양은 가변된다. 이를 통해 강제 방전부(130)는 방전 속도 및 시간을 제어할 수 있다. 더하여, 강제 방전부(130)의 각 블록(Block)에 대한 방전 전류량은 가변된다. 여기서 블록(Block)이라 함은 강제 방전부(130)내 다수의 방전 회로에 대한 각 방전 회로일 수 있고, 블록은 전원 공급 회로(100) 및 칩셋(Chipset)에 공급되는 동작 전압에 대하여 구분될 수 있다. 예를 들어, 강제 방전부(130)는 높은 공급 전압을 사용하는 블록의 방전 전류량이 낮은 공급 전압을 사용하는 블록의 방전 전류량보다 많도록 할 수 있다. 이를 통해 강제 방전부(130)는 각 블록이 미리 지정된 순서로 방전되도록 할 수 있다.
따라서 전원 공급 회로(100)는 전압 감지부(111) 및 지연부(112)를 통해 미리 지정된 순서로 동작 전압을 칩셋에 공급한다. 또한 전원 공급 회로(100)는 강제 방전부(130)를 기초로 칩셋(Chipset; 210)에 전원이 공급되기 전 및 전원이 차단될 때에 전원 공급 회로에 잔류된 전하를 강제로 방전한다. 이를 통해 전원 공급 회로(100)는 공급 전압이 공급되고 차단되는 순서를 제어하며, 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지한다.
도 2는 본 발명의 실시예에 의한 전원 공급 회로가 칩셋(201)에 연결된 모습을 간략히 도시하는 블록도이다. 도 2를 참조하면, 전원 공급 회로(200)는 순서 제어부(Sequense Control Unit)(210), 전압 조정부(Voltage Regulate Unit)(220), 강제 방전부(Enforced Discharge Unit)(230) 및 백업 전원부(Backup Power)(240)를 포함한다. 도 2의 전원 공급 회로(200)의 전압 조정부(220) 및 강제 방전부(230)는 도 1의 전원 공급 회로(100)의 전압 조정부(120) 및 강제 방전부(130)와 그 구성 및 동작이 동일하다. 따라서 동일한 구성 요소에 대하여는 설명을 생략하기로 한다.
순서 제어부(210)는 전압 감지부(Voltage Detect Unit)(211) 및 지연부(Delay Unit)(212)를 포함한다.
전압 감지부(211)는 주 전원과 연결되어 주 전원의 전압 레벨(level)을 감지한다. 전압 감지부(211)는 적어도 하나의 전압 감지기(Voltage Detector)를 포함한다. 전압 감지기는 주 전원이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호, 예를 들어 하이(High) 레벨 신호, 를 출력한다. 전압 감지부(211)에 포함되는 전압 감지기들의 전압 감지 레벨은 서로 다를 수 있다.
지연부(212)는 전압 감지부(211)와 연결된다. 지연부(212)는 전압 감지부(211)의 출력을 미리 지정된 지연 시간 동안 지연시킨 후 출력한다. 지연부(212)는 적어도 하나의 지연기(Delayer)를 포함한다. 지연기는 전압 감지부(211)의 전압 감지기와 연결되어 전압 감지기의 출력을 지연시킨다. 지연부(212)에 포함되는 지연기들의 지연 시간은 서로 다를 수 있다.
백업 전원부(240)는 주 전원으로부터 입력된 전력을 저장한다. 백업 전원부(240)는, 주 전원이 차단되면, 저장된 전력을 강제 방전부(230)에 공급한다. 이를 통해 강제 방전부(230)는 주 전원이 차단되어도 백업 전원부(240)가 방전되는 시간 동안 동작될 수 있다.
따라서 전원 공급 회로(200)는 주 전원이 차단되어도 안정적으로 강제 방전부(230)가 동작될 수 있으므로 전원 차단시에도 전원 공급 회로에 잔류된 전하가 안정적으로 방전될 수 있다. 이로써 전원 공급 회로(200)는 전원 공급 회로(100)보다 안정적으로 공급 전압의 공급 및 차단 순서를 제어할 수 있다. 이를 통해 전원 공급 회로(200)는 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상을 방지한다.
도 3은 본 발명의 일실시예에 의한 전원 공급 회로가 칩셋(301)에 연결된 모습을 도시하는 도면이다. 도 3을 참조하면, 전원 공급 회로(300)는 순서 제어부(310), 전압 조정부(320), 강제 방전부(330) 및 백업 전원부(340)를 포함한다.
순서 제어부(310)는 전압 감지부(311) 및 지연부(312)를 포함한다. 본 실시예에서 전압 감지부(311)는 제 1 전압 감지기(VD1), 제 2 전압 감지기(VD2) 및 제 3 전압 감지기(VD3)를 포함한다. 지연부(312)는 제 1 지연기(DL1), 제 2 지연기(DL2) 및 제 3 지연기(DL3)를 포함한다. 그러나 이는 예시적인 것으로 본 발명의 전압 감지기 및 지연기의 수는 한정되지 않는다. 예를 들어, 본 발명은 2개 이상의 전압 감지기 및 지연기를 가지는 전원 공급 회로에 대하여 모두 적용될 수 있다.
전압 감지기들(VD1~VD3)은 주 전원(VEXT)이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호를 출력한다. 본 실시예에서 전압 감지기들(VD1~VD3)이 출력하는 감지 신호는 하이 레벨 출력 신호이다. 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1), 제 2 전압 감지기(VD2)의 전압 감지 레벨(V2) 및 제 3 전압 감지기(VD3)의 전압 감지 레벨(V3)은 V1<V2<V3 의 관계에 있다고 가정한다.
주 전원(VEXT)이 전원 공급 회로(300)로 공급될 때, 주 전원(VEXT)의 전압 레벨은 V1, V2 그리고 V3의 순서로 도달된다. 따라서 제 1 전압 감지기(VD1), 제 2 전압 감지기(VD2) 그리고 제 3 전압 감지기(VD3)의 순서로 하이 레벨 신호가 출력된다.
지연기들(DL1~DL3)은 하이(HIGH) 레벨의 신호가 입력되면 미리 지정된 시간동안 입력된 신호를 지연시킨 후 출력한다. 본 실시예에서, 제 1 지연기(DL1)의 지연 시간(TD1), 제 2 지연기(DL2)의 지연 시간(TD2) 그리고 제 3 지연기(DL3)의 지연 시간(TD3)은 TD1<TD2<TD3 의 관계에 있다고 가정한다. 지연기들(DL1~DL3)은 입력되는 신호가 하이 레벨에서 로우(LOW) 레벨로 전환되면 신호를 지연시키지 않고 바로 로우 레벨 신호를 출력한다.
제 1 전압 감지기(VD1), 제 2 전압 감지기(VD2) 그리고 제 3 전압 감지기(VD3)의 순서로 하이 레벨 신호가 출력되면, 출력된 신호는 각각 제 1 지연기(DL1), 제 2 지연기(DL2) 및 제 3 지연기(DL3)로 입력되어 지연된 후 출력된다. 따라서 각 지연기에서 신호가 출력되는 시각은 그와 연결된 전압 감지기가 주 전원(VEXT)을 인식한 시각 및 지연기의 지연 시간에 의존한다.
전압 조정부(320)는 제 1 전압 조정기(VR1), 제 2 전압 조정기(VR2) 및 제 3 전압 조정기(VR3)를 포함한다. 그러나 이는 예시적인 것으로 본 발명의 전압 조정기의 수는 한정되지 않는다. 예를 들어, 본 발명은 2개 이상의 전압 감지기 및 지연기를 가지는 전원 공급 회로에 대하여 모두 적용될 수 있다.
전압 조정기들(VR1~VR3)은 전원(VIN) 및 제어 신호(EN: ENable signal) 입력을 가진다. 각 전압 조정기는 제어 신호(EN)가 입력되면 입력된 주 전원(VEXT)을 미리 지정된 전압 레벨로 변환하여 출력한다.
전압 조정기들(VR1~VR3)의 전원(VIN) 입력으로는 주 전원(VEXT)이 입력된다. 전압 조정기들(VR1~VR3)의 제어 신호(EN) 입력은 지연부(312)의 출력과 연결된다. 따라서, 각 전압 조정기의 전압 출력 여부는 주 전원(VEXT)의 인가 여부 및 각 전압 조정기와 연결된 지연기의 출력 전압 레벨에 의해 결정된다.
강제 방전부(330)는 방전 제어부(330a), 입력 방전부(330b) 및 출력 방전부(330c)를 포함한다. 강제 방전부(330)는 순서 제어부(310)에서 출력된 제어 신호를 기초로 전압 조정부(320)의 입력 및 출력단에 충전(charge)되어 있던 잔여 전하를 방전한다.
방전 제어부(330a)는 순서 제어부(310)에서 출력된 제어 신호를 기초로 입력 방전부(330b) 및 출력 방전부(330c)의 동작을 제어한다. 방전 제어부(330a)는 제 1 인버터(IN1), 제 2 인버터(IN2) 및 제 3 인버터(IN3)를 포함한다.
입력 방전부(330b)는 전압 조정부(320)의 입력단과 연결된다. 입력 방전부(330b)는 전압 조정부(320)의 입력단과 접지 사이에 강제로 전류를 발생시켜 잔여 전하를 방전한다. 입력 방전부(330b)는 제 1 입력 저항(RF1), 제 2 입력 저항(RF2) 및 제 3 입력 저항(RF3), 그리고 제 1 입력 스위치(MF1), 제 2 입력 스위치(MF2) 및 제 3 입력 스위치(MF3)를 포함한다.
출력 방전부(330c)는 전압 조정부(320)의 출력단과 연결된다. 출력 방전부(330c)는 전압 조정부(320)의 출력단과 접지 사이에 강제로 전류를 발생시켜 잔여 전하를 방전한다. 출력 방전부(330c)는 제 1 출력 저항(RB1), 제 2 출력 저항(RB2) 및 제 3 출력 저항(RB3), 그리고 제 1 출력 스위치(MB1), 제 2 출력 스위치(MB2) 및 제 3 출력 스위치(MB3)를 포함한다. 전원 공급 회로(300)의 강제 방전부(330)를 통한 방전 동작에 관하여는 이후 도면을 참조하여 자세히 설명한다.
백업 전원부(340)는 주 전원(VEXT)으로부터 공급된 전력을 저장한다. 백업 전원부(340)는 백업 다이오드(DBK) 및 백업 커패시터(CBK)를 포함한다. 백업 전원부(340)는 백업 다이오드(DBK)를 통해 백업 커패시터(CBK)에 저장된 전력을 방전 제어부(330a)의 동작 전압으로 공급한다. 따라서 주 전원(VEXT)이 차단되어도 방전 제어부(330a)는 백업 전원부(340)에 저장된 전력이 소모될 때까지 동작될 수 있다.
이하 도 3 및 도 4를 참조하여 전원 공급 회로(300)의 방전 동작을 자세히 설명한다.
도 4는 전원 공급 회로(300)에 주 전원(VEXT)이 인가될 때 시간에 따른 전하 방전 동작을 나타내는 그래프이다. 도 4를 참조하면, 회로로 인가되는 주 전원(VEXT)은 인버터 동작 전압(VINV)에 먼저 도달된다. 인버터 동작 전압(VINV)은 방전 제어부(330a)의 인버터들의 동작 전압이다.
주 전원(VEXT)이 인버터 동작 전압(VINV)에 도달된 때(tinv) 아직 주 전원(VEXT)은 순서 제어부(310)의 전압 감지 레벨에 도달되지 않았으므로 순서 제어부(310)의 출력은 없는(LOW) 상태이다. 따라서 방전 제어부(330a)에서는 하이(HIGH) 레벨 신호가 출력된다.
도 3을 다시 참조하면, 방전 제어부(330a)의 출력단은 입력 방전부(330b) 및 출력 방전부(330c)의 스위치들의 게이트와 연결된다. 방전 제어부(330a)의 하이 레벨 출력 신호가 게이트에 입력됨에 따라 제 1 입력 스위치(MF1), 제 2 입력 스위치(MF2) 및 제 3 입력 스위치(MF3), 그리고 제 1 출력 스위치(MB1), 제 2 출력 스위치(MB2) 및 제 3 출력 스위치(MB3)는 온(ON) 상태가 된다. 따라서 전압 조정부(320)의 입력단에 충전된 잔여 전하는 입력 방전부(330b)에 의해, 전압 조정부(320)의 출력단에 충전된 잔여 전하는 출력 방전부(330c)에 의해 방전된다.
입력 방전부(330b) 및 출력 방전부(330c)에서 전하가 방전되는 속도는 입력 방전부(330b) 및 출력 방전부(330c)의 스위치들에 흐르는 전류량에 의존된다. 스위치들에 흐르는 전류량은 각 스위치들의 특성 및 각 스위치들에 연결된 저항들의 크기에 의해 결정된다. 따라서 동일한 스위치들을 사용한다면 입력 저항들(RF1~RF3) 및 출력 저항들(RB1~RB3)의 크기를 조절하는 것으로 각 블록들에 대한 방전 속도는 가변될 수 있다.
한편, 도 4를 다시 참조하면, 주 전원(VEXT)이 계속 증가되면 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된다. 주 전원(VEXT)이 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된 때(t1)부터 제 1 전압 감지기(VD1)는 하이 레벨 신호를 출력한다.
제 1 지연기(DL1)는 제 1 전압 감지기(VD1)의 하이 레벨 출력 신호를 지연시킨다. 로우(LOW) 레벨 신호 출력 상태에 있던 제 1 지연기(DL1)는, 주 전원(VEXT)이 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된 때(t1)부터 지연 시간(TD1) 만큼 시간이 지나면 하이 레벨 신호를 출력한다.
제 1 지연기(DL1)에서 출력된 하이 레벨 신호는 제 1 전압 조정기(VR1)의 제어 신호(EN: ENable signal) 입력이 된다. 따라서 제 1 지연기(DL1)가 하이 레벨 신호를 출력함에 따라 제 1 전압 조정기(VR1)는 동작(enable) 상태가 되므로 제 1 전압 조정기(VR1)는 주 전원(VEXT)을 낮은 공급 전압으로 변환하여 칩셋 내부로 출력한다.
동시에, 제 1 지연기(DL1)가 하이 레벨 신호를 출력하는 때부터 제 1 인버터(IN1)의 출력은 로우(LOW)가 된다. 따라서 제 1 입력 스위치(MF1) 및 제 1 출력 스위치(MB1)는 오프(OFF) 상태가 되어 제 1 전압 조정기(VR1)에 대한 방전은 중지된다.
마찬가지로, 주 전원(VEXT)이 제 2 전압 감지기(VD2)의 전압 감지 레벨(V2)에 도달된 때(t2)로부터 지연 시간(TD2)이 도과되면 제 2 전압 조정기(VR2)는 동작 상태가 되고, 제 2 전압 조정기(VR2)에 대한 방전은 중지된다. 주 전원(VEXT)이 제 3 전압 감지기(VD3)의 전압 감지 레벨(V3)에 도달된 때(t3)로부터 지연 시간(TD3)이 도과되면 제 3 전압 조정기(VR3)는 동작 상태가 되고, 제 3 전압 조정기(VR3)에 대한 방전은 중지된다. 이로써 전원 공급 회로(300)는 동작 상태가 되며 방전 동작은 종료된다.
주 전원(VEXT)이 최대 전압(VM)에 도달되어 지속적으로 공급되면 전압 조정기들(VR1~VR3)도 지속적으로 주 전원(VEXT)이 변환된 전압을 칩셋 내부로 출력한다.
따라서 전원 공급 회로(300)의 강제 방전부(330)는 방전 제어부(330a)의 인버터들(IN1~IN3)이 동작 전압을 입력받아 하이 레벨 신호를 출력하는 때부터 순서 제어부(310)로부터 제어 신호가 출력될 때까지의 기간 동안 전압 조정부(320)의 입력 및 출력단에 충전된 잔여 전하를 방전한다.
도 5는 전원 공급 회로의 방전 동작을 도시하는 순서도이다. 제 1 전압 감지기, 제 2 전압 감지기 및 제 3 전압 감지기의 방전 동작 방법은 서로 유사하므로 중복된 설명은 생략하고 제 1 전압 감지기에 대하여만 설명한다. 도 5를 참조하면, 주 전원(VEXT)의 공급이 시작되어 주 전원(VEXT)의 전압 레벨이 방전 제어부의 동작 레벨(VINV)에 도달되면(S100), 강제 방전부가 동작하기 시작하여 제 1 전압 감지기를 포함한 모든 전압 조정기들에 대하여 잔여 전하가 방전된다(S110).
주 전원(VEXT)의 전압 레벨이 제 1 전압 감지기의 감지 전압(V1)에 도달되면(S120), 제 1 전압 감지기에 연결된 제 1 지연기의 지연 시간(TD1) 동안(S130) 제 1 전압 조정기의 잔여 전하에 대한 방전이 지속된다. 도 5에서 T1은 주 전원(VEXT)의 전압 레벨이 제 1 전압 감지기의 감지 전압(V1)에 도달된 때로부터 경과된 시간이다. 경과된 시간(T1)이 제 1 지연기의 지연 시간(TD1)을 도과하면(S130) 제 1 전압 조정기의 잔여 전하에 대한 방전은 종료되고 제 1 전압 조정기는 동작 상태가 된다(S140).
제 1 전압 감지기와 마찬가지로, 제 2 전압 감지기 및 제 3 전압 감지기는, 주 전원(VEXT)의 전압 레벨이 각 전압 감지기의 감지 전압(V2 및 V3)에 도달되면 각 전압 감지기에 연결된 각 지연기의 지연 시간(TD2 및 TD3) 동안 잔여 전하를 방전한다. 경과된 시간이 각 지연기의 지연 시간을 도과하면 각 전압 조정기의 잔여 전하에 대한 방전은 종료되고 각 전압 조정기는 동작 상태가 된다.
따라서 본 발명의 실시예에 의한 전원 공급 회로는 주 전원의 전압 레벨을 감지하는 전압 감지부 및 전압 감지부의 출력 시간을 제어하는 지연부를 통해 전압 조정부의 출력 시간을 제어한다. 또, 전원 공급 회로는 강제 방전부를 통해 전압 조정부가 동작되기 전 충전되어 있던 잔여 전하를 방전시킨다. 전원 공급 회로의 지연부의 지연 시간을 통해 충분한 잔여 전하 방전 시간이 확보된다.
본 발명의 실시예에 의한 전원 공급 회로는 주 전원이 인가될 때 칩셋 내부로 공급되는 공급 전원들의 인가 순서가 제어될 뿐만 아니라 주 전원이 차단되는 때에도 칩셋 내부로 공급되는 공급 전원들의 차단 순서가 제어된다. 이하 도면을 참조하여 자세히 설명한다.
도 6은 주 전원 차단시 본 발명의 실시예에 의한 전원 공급 회로의 시간에 따른 동작을 도시하는 그래프이다. 도 6을 참조하면, 주 전원(VEXT)은 최대 전압(VM)으로부터 점차 감소된다.
주 전원(VEXT)의 전압 레벨이 제 3 전압 감지기의 감지 전압(V3) 미만으로 감소되면, 제 3 전압 감지기의 출력은 로우 레벨이 된다. 따라서 제 3 지연기는 지연 없이 로우 레벨 신호를 출력하고, 제 3 인버터는 이에 따라 하이 레벨 신호를 출력한다. 제 3 인버터로부터 하이 레벨 신호를 게이트로 입력받은 제 3 입력 스위치 및 제 3 출력 스위치는 온(ON) 상태가 된다. 제 3 입력 스위치 및 제 3 출력 스위치에 의하여 제 3 전압 조정기의 잔여 전하에 대한 방전이 시작된다. 제 3 전압 조정기에 대한 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 동작 전압(VINV) 미만으로 감소되어 인버터가 동작되지 않을 때까지 지속된다.
주 전원(VEXT)의 전압 레벨이 제 2 전압 감지기의 감지 전압(V2) 미만으로 감소되면, 제 2 전압 감지기의 출력은 로우 레벨이 된다. 따라서 제 2 지연기는 지연 없이 로우 레벨 신호를 출력하고, 제 2 인버터는 이에 따라 하이 레벨 신호를 출력한다. 제 2 인버터로부터 하이 레벨 신호를 게이트로 입력받은 제 2 입력 스위치 및 제 2 출력 스위치는 온(ON) 상태가 된다. 제 2 입력 스위치 및 제 2 출력 스위치에 의하여 제 2 전압 조정기의 잔여 전하에 대한 방전이 시작된다. 제 2 전압 조정기에 대한 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 동작 전압(VINV) 미만으로 감소되어 인버터가 동작되지 않을 때까지 지속된다.
마찬가지로, 주 전원(VEXT)의 전압 레벨이 제 1 전압 감지기의 감지 전압(V1) 미만으로 감소되면, 제 1 전압 감지기의 출력은 로우 레벨이 된다. 따라서 제 1 지연기는 지연 없이 로우 레벨 신호를 출력하고, 제 1 인버터는 이에 따라 하이 레벨 신호를 출력한다. 제 1 인버터로부터 하이 레벨 신호를 게이트로 입력받은 제 1 입력 스위치 및 제 1 출력 스위치는 온(ON) 상태가 된다. 제 1 입력 스위치 및 제 1 출력 스위치에 의하여 제 1 전압 조정기의 잔여 전하에 대한 방전이 시작된다. 제 1 전압 조정기에 대한 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 동작 전압(VINV) 미만으로 감소되어 인버터가 동작되지 않을 때까지 지속된다.
따라서 전원 공급 회로의 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 동작 전압(VINV) 미만으로 감소되면 종료되고 전원 공급 회로는 오프(OFF) 상태가 된다.
이미 서술한 바와 같이, 강제 방전부의 입력 방전부 및 출력 방전부에서 전하가 방전되는 속도는 스위치들에 흐르는 전류량에 의존된다. 스위치들에 흐르는 전류량은 각 스위치들의 특성 및 각 스위치들에 연결된 저항들의 크기에 의해 결정된다. 따라서 입력 저항들 및 출력 저항들의 크기를 조절하는 것으로 각 블록들, 예를 들어 각 전압 조정기들에 대한 방전 속도는 가변된다.
칩셋 내부로 입력되는 공급 전압들의 차단 속도는 공급 전압들을 출력하는 전압 조정기들의 출력부에 대한 방전 속도에 의존된다. 따라서 본 발명의 실시예에 의한 전원 공급 회로는 전압 감지부의 출력부에 충전된 잔여 전하를 방전하는 속도를 제어하여 칩셋 내부로 입력되는 공급 전압들의 차단 순서를 제어한다.
도 7은 주 전원 차단시 본 발명의 실시예에 의한 전원 공급 회로의 동작을 도시하는 순서도이다. 도 7을 참조하면, 주 전원(VEXT)의 전압 레벨이 제 3 전압 감지기의 감지 전압(V3) 미만으로 감소되면(S210) 강제 방전부에 의하여 제 3 전압 조정기의 잔여 전하가 방전된다(S211).
주 전원(VEXT)의 전압 레벨이 더욱 감소되어 제 2 전압 감지기의 감지 전압(V2) 미만이 되면(S220) 강제 방전부에 의하여 제 2 전압 조정기의 잔여 전하가 방전된다(S221). 또, 주 전원(VEXT)의 전압 레벨이 더욱 감소되어 제 1 전압 감지기의 감지 전압(V1) 미만이 되면(S230) 강제 방전부에 의하여 제 1 전압 조정기의 잔여 전하가 방전된다(S231). 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 동작 전압 미만으로 감소되면(S240) 종료된다(S250).
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형될 수 있다. 예를 들어, 전압 감지부, 전압 조정부, 강제 방전부 및 백업 전원부의 세부적 구성은 사용 환경이나 용도에 따라 다양하게 변화 또는 변경될 수 있을 것이다. 본 발명에서 사용된 특정한 용어들은 본 발명을 설명하기 위한 목적에서 사용된 것이며 그 의미를 한정하거나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어서는 안되며 후술하는 특허 청구범위 뿐만 아니라 이 발명의 특허 청구범위와 균등한 범위에 대하여도 적용되어야 한다.
100: 전원 공급 회로
110: 순서 제어부(Sequense Control Unit)
120: 전압 조정부(Voltage Regulate Unit)
130: 강제 방전부(Enforced Discharge Unit)
VD1~VD3: 제 1 내지 제 3 전압 감지기들
DL1~DL3: 제 1 내지 제 3 지연기들
VR1~VR3: 제 1 내지 제 3 전압 조정기들

Claims (10)

  1. 반도체 장치의 칩셋으로 전원을 공급하기 위한 전원 공급 회로에 있어서:
    주 전원을 입력받아 제어 신호를 생성하는 순서 제어부;
    상기 주 전원을 공급 전압으로 변환하고, 상기 제어 신호에 따라 상기 공급 전압을 출력하는 전압 조정부;
    상기 제어 신호를 입력받아 상기 전압 조정부의 동작 상태를 나타내는 방전 신호를 생성하는 방전 제어부;
    상기 방전 신호에 따라 상기 전압 조정부가 비동작 상태일 때 상기 전압 조정부의 출력단에 잔류된 전하를 방전하는 출력 방전부를 포함하는 전원 공급 회로.
  2. 제 1항에 있어서,
    상기 방전 신호에 따라 상기 전압 조정부가 비동작 상태일 때 상기 전압 조정부의 입력단에 잔류된 전하를 방전하는 입력 방전부를 더 포함하는 전원 공급 회로.
  3. 제 1항에 있어서,
    상기 주 전원으로부터 전력을 저장하고, 상기 저장된 전력을 상기 방전 제어부 및 상기 출력 방전부에 공급하는 백업 전원부를 더 포함하는 전원 공급 회로.
  4. 제 3항에 있어서,
    상기 백업 전원부는
    상기 주 전원으로부터 입력된 전류를 일방향으로 전달하는 다이오드; 및
    상기 다이오드를 통해 전달된 전류로부터 전력이 저장되는 커패시터를 포함하는 전원 공급 회로.
  5. 제 1항에 있어서,
    상기 출력 방전부의 방전 전류량은 가변되는 전원 공급 회로.
  6. 제 5항에 있어서,
    상기 출력 방전부는
    상기 전압 조정부의 출력단과 연결되는 부하; 및
    상기 부하와 연결되며 상기 방전 신호에 따라 온-오프되는 스위치를 포함하며,
    상기 방전 전류량은 상기 부하의 크기에 따라 가변되는 전원 공급 회로.
  7. 제 1항에 있어서,
    상기 방전 제어부는 상기 제어 신호를 반전하고, 상기 반전된 제어 신호를 상기 방전 신호로서 출력하는 인버터를 포함하는 전원 동급 회로.
  8. 제 1항에 있어서,
    상기 순서 제어부는
    상기 주 전원의 전압 레벨이 미리 지정된 레벨에 도달되면 신호를 출력하는 전압 감지부;및
    상기 전압 감지부로부터 출력된 신호를 지연시키는 지연부를 포함하고,
    상기 전압 감지부는 상기 주 전원의 전압 레벨이 제 1 감지 레벨에 도달되면 제 1 신호를 출력하는 제 1 전압 감지기;및
    상기 주 전원의 전압 레벨이 제 2 감지 레벨에 도달되면 제 2 신호를 출력하는 제 2 전압 감지기를 포함하며,
    상기 지연부는 상기 제 1 전압 감지기와 연결되어 상기 제 1 신호를 제 1 지연 시간 동안 지연시키는 제 1 지연기;및
    상기 제 2 전압 감지기와 연결되어 상기 제 2 신호를 제 2 지연 시간 동안 지연시키는 제 2 지연기를 포함하고,
    상기 지연된 제 1 신호는 제 1 제어 신호로서 출력되고, 상기 지연된 제 2 신호는 제 2 제어 신호로서 출력되는 전원 공급 회로.
  9. 제 8항에 있어서,
    상기 제 1 지연기는 상기 제 1 신호가 로우 레벨이면 상기 제 1 신호를 지연시키지 않고 로우 레벨 신호를 출력하며,
    상기 제 2 지연기는 상기 제 2 신호가 로우 레벨이면 상기 제 2 신호를 지연시키지 않고 로우 레벨 신호를 출력하는 전원 공급 회로.
  10. 제 9항에 있어서,
    상기 전압 조정부는
    상기 제 1 제어 신호에 따라 상기 주 전원을 제 1 공급 전압으로 변환하는 제 1 전압 조정기; 및
    상기 제 2 제어 신호에 따라 상기 주 전원을 제 2 공급 전압으로 변환하는 제 2 전압 조정기를 포함하고,
    상기 강제 방전부는
    제 1 반전 신호에 따라 상기 제 1 전압 조정기에 잔류된 전하를 방전하는 제 1 강제 방전기; 및
    제 2 반전 신호에 따라 상기 제 2 전압 조정기에 잔류된 전하를 방전하는 제 2 강제 방전기를 포함하며,
    상기 제 1 반전 신호는 상기 제 1 제어 신호의 반전된 신호이고, 상기 제 2 반전 신호는 상기 제 2 제어 신호의 반전된 신호인 전원 공급 회로.




KR1020120014886A 2012-02-14 2012-02-14 전원 공급 회로 및 전원 공급 방법 KR101939701B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120014886A KR101939701B1 (ko) 2012-02-14 2012-02-14 전원 공급 회로 및 전원 공급 방법
US13/766,242 US9356450B2 (en) 2012-02-14 2013-02-13 Power supply circuits with discharge capability and methods of operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120014886A KR101939701B1 (ko) 2012-02-14 2012-02-14 전원 공급 회로 및 전원 공급 방법

Publications (2)

Publication Number Publication Date
KR20130093352A true KR20130093352A (ko) 2013-08-22
KR101939701B1 KR101939701B1 (ko) 2019-01-18

Family

ID=48945091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120014886A KR101939701B1 (ko) 2012-02-14 2012-02-14 전원 공급 회로 및 전원 공급 방법

Country Status (2)

Country Link
US (1) US9356450B2 (ko)
KR (1) KR101939701B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101988430B1 (ko) * 2012-11-12 2019-06-13 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함하는 사용자 시스템
KR102138936B1 (ko) 2013-11-11 2020-07-28 삼성전자주식회사 전력 공급 장치 및 그것을 이용한 전력 공급 방법
US9417675B2 (en) * 2014-05-29 2016-08-16 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices
KR20160148390A (ko) * 2015-06-16 2016-12-26 에스케이하이닉스 주식회사 메모리 시스템
US10706522B2 (en) * 2016-11-08 2020-07-07 Kla-Tencor Corporation System and method for generation of wafer inspection critical areas
CN117155379A (zh) 2017-07-27 2023-12-01 德克萨斯仪器股份有限公司 具有隔离动态升压电源的非易失性计数器系统、计数器电路和电源管理电路
CN108809068A (zh) * 2018-06-29 2018-11-13 北京嘉楠捷思信息技术有限公司 电压跟随串联供电电路
CN109728802A (zh) * 2018-12-18 2019-05-07 电子科技大学 一种应用于毫米波芯片的具有时序的双电源供电电路
US10877541B1 (en) 2019-12-30 2020-12-29 Micron Technology, Inc. Power delivery timing for memory
CN113972637B (zh) * 2020-07-24 2024-02-27 华邦电子股份有限公司 放电装置
JP2022130997A (ja) * 2021-02-26 2022-09-07 セイコーエプソン株式会社 電源回路及び電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753001A (en) * 1971-06-30 1973-08-14 Nissan Motor Electric power supply system using back-up capacitor
US5572735A (en) * 1994-05-27 1996-11-05 Ast Research, Inc. Method and apparatus for discharging the output voltage of a DC power supply
KR100601582B1 (ko) * 2005-01-25 2006-07-18 주식회사 팬택 강제 방전을 이용한 안정된 전원 종료 기능을 가지는휴대용 단말기 및 그 방법
US7203104B2 (en) * 2001-12-27 2007-04-10 Kabushiki Kaisha Toshiba Voltage detection circuit control device, memory control device with the same, and memory card with the same
US7554305B2 (en) * 2004-07-13 2009-06-30 Fujitsu Microelectronics Limited Linear regulator with discharging gate driver
JP2009194961A (ja) * 2008-02-12 2009-08-27 Sii Network Systems Kk 電源システム、及び電源制御方法
US7964992B2 (en) * 2008-09-15 2011-06-21 Silicon Laboratories Inc. Circuit device including multiple parameterized power regulators

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051995A (en) * 1988-03-14 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a test mode setting circuit
TW322632B (en) * 1996-10-14 1997-12-11 Vanguard Int Semiconduct Corp Electrostatic discharge protection device for integrated circuit input/output port
JP2000152497A (ja) 1998-11-05 2000-05-30 Hitachi Ltd パワーシーケンス回路装置
US7266709B2 (en) 2002-12-21 2007-09-04 Power-One, Inc. Method and system for controlling an array of point-of-load regulators and auxiliary devices
JP2005269812A (ja) 2004-03-19 2005-09-29 Nec Corp パワーシーケンス回路
JP2005276034A (ja) 2004-03-26 2005-10-06 Fujitsu Ltd オンボード電源装置
KR20050110783A (ko) 2004-05-19 2005-11-24 주식회사 하이닉스반도체 내부 전압 제어 회로
KR100606896B1 (ko) 2004-08-10 2006-08-01 엘지노텔 주식회사 전압 공급 순서 자동 제어 장치 및 방법
JP4577021B2 (ja) 2005-01-20 2010-11-10 日本電気株式会社 電源投入順序制御装置、方法及びプログラム
JP4643375B2 (ja) 2005-07-01 2011-03-02 富士通株式会社 電圧制御システム
US7915866B2 (en) * 2006-11-13 2011-03-29 Psion Teklogix Inc. Supercapacitor backup power supply with bi-directional power flow
JP4730356B2 (ja) 2007-08-30 2011-07-20 株式会社デンソー 電源制御装置
CN101398694A (zh) * 2007-09-30 2009-04-01 Nxp股份有限公司 具有快速过电压响应的无电容低压差稳压器
KR20090049633A (ko) 2007-11-14 2009-05-19 엘지전자 주식회사 전원 제어 시스템 및 그 제어 방법
US7863878B2 (en) * 2008-08-19 2011-01-04 Oracle America, Inc. Voltage regulator for write/read assist circuit
JP5293216B2 (ja) 2009-01-22 2013-09-18 富士通株式会社 電源制御装置および電源制御システム
KR101645208B1 (ko) 2009-07-14 2016-08-03 삼성전자주식회사 파워오프 디스차지 회로 및 이를 포함하는 소스 드라이버 회로

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753001A (en) * 1971-06-30 1973-08-14 Nissan Motor Electric power supply system using back-up capacitor
US5572735A (en) * 1994-05-27 1996-11-05 Ast Research, Inc. Method and apparatus for discharging the output voltage of a DC power supply
US7203104B2 (en) * 2001-12-27 2007-04-10 Kabushiki Kaisha Toshiba Voltage detection circuit control device, memory control device with the same, and memory card with the same
US7554305B2 (en) * 2004-07-13 2009-06-30 Fujitsu Microelectronics Limited Linear regulator with discharging gate driver
KR100601582B1 (ko) * 2005-01-25 2006-07-18 주식회사 팬택 강제 방전을 이용한 안정된 전원 종료 기능을 가지는휴대용 단말기 및 그 방법
JP2009194961A (ja) * 2008-02-12 2009-08-27 Sii Network Systems Kk 電源システム、及び電源制御方法
US7964992B2 (en) * 2008-09-15 2011-06-21 Silicon Laboratories Inc. Circuit device including multiple parameterized power regulators

Also Published As

Publication number Publication date
KR101939701B1 (ko) 2019-01-18
US20130207695A1 (en) 2013-08-15
US9356450B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
KR101939701B1 (ko) 전원 공급 회로 및 전원 공급 방법
KR102138936B1 (ko) 전력 공급 장치 및 그것을 이용한 전력 공급 방법
US8880916B2 (en) Circuits and methods for controlling battery management systems
US9430008B2 (en) Apparatus and method for optimizing use of NVDC chargers
US7425854B2 (en) Power detection circuit
JP2014500700A (ja) リチウム電池保護回路
TWI413893B (zh) 決定電路系統之啟動時間點的延遲方法、輸出裝置及電源系統
JP2011170534A (ja) 電流制限回路
KR20120048803A (ko) 전류 보상이 가능한 장치 및 메모리 장치
JP2008220110A (ja) 電池パック、充電方法および充電システム
JP5437770B2 (ja) バッテリ状態監視回路及びバッテリ装置
JP6345356B2 (ja) 電圧ドループ制御
JP5459275B2 (ja) 電源回路、その電源回路を有するフラッシュメモリシステム、及び電源供給方法
KR20050086688A (ko) 전력 전송 디바이스, 보호 회로, 보호 방법 및 회로
JP2009232215A (ja) リセット回路および電源制御用半導体集積回路
KR101603776B1 (ko) 높은 전력변환 효율을 갖는 전압 레귤레이터
US10128680B2 (en) Constant current charging device
US20200161961A1 (en) Power source apparatus and communication apparatus
KR20130072657A (ko) 고전압 발생기 및 고전압 발생 방법
KR20160113396A (ko) 전압 생성 회로, 이를 구비한 반도체 메모리 장치 및 동작 방법
JP4713357B2 (ja) 充電装置及びその故障検出方法
KR102403285B1 (ko) 역전류 방지 장치 및 이를 구비하는 공급 전원 안정화 장치
JP2990591B2 (ja) 充電式電池パック
US10790030B1 (en) Non-volatile memory device and method capable of pausing and resuming programming operation
JP5150188B2 (ja) バックゲート切替回路、充電制御装置、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right