JP2005269812A - パワーシーケンス回路 - Google Patents

Abstract

【課題】 従来の電源シーケンス回路では電源切断時のシーケンスを保つのが困難であった。
【解決手段】 電源レベル検出器８で電圧を監視し、ある一定の電圧になったときに、半導体スイッチであるトランジスタ１０を用いて放電する事で、電源投入状態での消費電力を増やす事無く、電源切断時のシーケンスを守れる様にする。
【選択図】 図１

Description

本発明はパワーシーケンス回路に関し、特に緊急電源切断時や活線挿抜時にも対応した回路方式に関する。

電源切断時における従来のパワーシーケンス回路について説明する。

従来、特許文献１の様に、コンデンサ等を用いて各異種電源の切断タイミングをずらす方法がよく知られている。この電源シーケンス実現手段を簡単に説明する。各電源供給回路に対して電圧比較器を用意する。電圧比較器の入力は全電圧比較器に対して充電される単一のコンデンサの正端子と各電圧を投入するタイミングを決める基準電圧とからなる。各電圧比較器はそれぞれの電源供給回路の投入信号に接続され、コンデンサの充電電圧により、おのおのの電源供給回路が順番に投入されていく仕組みを提供している。

この技術の位置づけを、図４を用いて説明する。図４において回路部分１’は大元の電源供給部分を表している。また、電源部２および３はそれぞれ電源ラインVc1,Vc2の電源を供給する電源回路である。付加容量（付加静電容量）４および６はそれぞれ電源ラインVc1およびVc2に接続されている静電容量成分の総量を表している。また、付加抵抗５および６はそれぞれ電源ラインVc1およびVc2に接続される付加抵抗成分の総量を表している。回路部分２０は電源部２および３をオンオフできるパワーシーケンス回路を提供している。この回路部分２０を用いてパワーシーケンスを実現する手段こそが特許文献１に代表される従来実現されているパワーシーケンス回路方法である。しかしながら、この方法では次の様な問題点が存在する。

問題を説明するため、図４において電源ラインVc1の方が電源ラインVc2よりも先に放電させたい場合を考える。図４において付加容量４が大きく、付加抵抗５の抵抗値が大きい場合には、回路部分２０による切断タイミングをずらす方式では、電源ラインVc1の放電時間が非常に長くなる場合に電源ラインVc2の方が先に放電してしまい、パワーシーケンスを守れない場合が出てくるという点である。このことを表したのが図５のタイミング図である。

図５のタイミング図についてまず説明する。図５のグラフは、図４における電源ラインVc1,Vc2の電圧推移を時間軸上で表している。電源切断時に、図５において時刻Ｔ１に電源ラインVc1は切断される。次に従来のパワーシーケンス回路によりVc2を後に落とす為に、時刻Ｔ１よりも遅れた時刻Ｔ２に電源ラインVc2が切断される。

電源ラインVc2は図４における付加容量６と付加抵抗７により決まる時刻Ｔ３に０Ｖ付近まで電圧を降下させるが、電源ラインVc1は図４における付加容量４と付加抵抗５の値により期待される時刻、これは時刻Ｔ３よりも前の時間を期待する場合を考えているが、それが守れなくなっている。

次にこの問題の解決策として広く知られているパワーシーケンス用放電回路を,図６を用いて説明する。

図６において、抵抗３０は付加容量４の電荷を引き抜く経路を提供する。この付加抵抗３０により、極端に付加容量４が大きいわりに付加抵抗５の抵抗値が大きい電源ラインVc1の全体の付加抵抗を増やして、パワーシーケンスを保つ事が可能となる。

しかしながら、従来の強制放電回路においては、次のような課題がある。

第１の課題は、抵抗３０に常時電流が流れるため、回路全体の消費電力が大きくなるということである。消費電力が大きくなる事は、電源部２の設計を困難にしたり、定格電力のために抵抗３６の選択を困難にするため、望ましくない。

次に放電回路を用いている別の文献として特許文献２がある。

図７は特許文献２について説明されている図である。図７をもって特許文献２の構成を説明する。

７１はおおもとの電源供給回路であり、電源スイッチ回路に電源供給機能を付加したブロックとなる。７２および７３は Vcc2およびVcc3を供給するレギュレータで上述した電源部２および３と機能は同じである。デバイス１３０は電源Vcc2の電圧を監視する電源電圧レベル検出器である。デバイス１４０は電源Vcc1の電圧を監視しており、デバイス１５にその結果を通知する。デバイス１５は状態保持回路（レジスタ）であり、デバイス１３０およびデバイス１４０からの出力信号を受けて半導体スイッチ５０および６０のオンオフを行う。

特許文献２では、電源切断時に図７において電源電圧レベル検出器１３０が設定電圧以下になった事を検出すると状態保持回路１５にその状態を保持させる。状態保持デバイス１５は保持した状態で持って半導体スイッチ５０および６０をオンさせ、放電動作をさせる。

特許文献２における問題点は次の点である。

すなわち、第２の課題として、本来電源切断時にパワーシーケンスを必要とする異種電源VCC2,VCC3以外の電圧VCC1を監視して、VCC1,VCC2,VCC3の三種の電源のパワーシーケンスを保持させる必要が出てくる点である。

その理由は、VCC2,VCC3のシーケンスを保持するための回路手段の一部である状態保持回路１５は電源VCC1により動作しているからである。

特許文献３には、放電回路部を設け、制御回路により電源回路をオン／オフすると共に、放電回路をオン／オフして、電源オフ時のシーケンスを制御することが開示されている。この構成では、放電回路をオン／オフする制御回路を別電源にて動作させる必要がある。これは特許文献２でも問題となっている点である。

特許文献４には、異電源間にダイオードを配置する事で、ダイオードの閾値の合計を越える電圧が異電源に掛かった場合に、ダイオードを通して放電させる事で電源オフ時のシーケンスを守ることが開示されている。

特開昭６０−１２０４１４号公報 特開２０００−１５２４９７号公報 特開２００２−２７１９７８号公報 特開平１１−９５８７７号公報

第１の問題点は、 従来技術では電源の緊急切断時のパワーシーケンスを保持する為に、常時の消費電力の増大を招く回路構成となっていたということである
その理由は、各電源系統に付属する付加容量（静電容量）と付加抵抗がまちまちである事に起因する。図４において電源が切断される際の放電時間は各電源ラインVc1,Vc2の付加容量（静電容量）４および６と付加抵抗５および７の積で決まるが、例えば付加容量（静電容量）４に対して付加抵抗６の抵抗値が大きい場合には、電源ラインVc1の放電時間は長くなる。従来技術を表す図６において付加抵抗２０を並列に接続する方式により、放電時間を短くする手段が一般に採られているが、この抵抗２０を付加する場合にはこの抵抗に常時電流が流れる事になるため、消費電力の増大を招くことになるからである。

第２の問題点は、複数の電源間にたいする従来のパワーシーケンス回路を使用する場合は、パワーシーケンスを必要とする電源以外にもパワーシーケンス保持回路用電源との間で、新たにパワーシーケンスの制御が必要になることである。

その理由は、第一の問題点の解決策となるパワーシーケンスを保持する回路を用意する手段、例えば図７の様な構成が知られているが、図７における従来のパワーシーケンス回路には回路部１５の動作を維持するために別電源Vcc1が必要となり、その別電源Vcc1と、本来パワーシーケンスを必要とする電源Vcc2およびVcc3との間で電源切断の順番を守る必要がでてくるからである。

本発明の目的は、異種電源システムにて電源切断時に確実にパワーシーケンスを守ることのできるパワーシーケンス回路手段を提供することである。

本発明の他の目的は、通常電源投入状態であっても、消費電力の大幅な増加を招かないパワーシーケンス回路方式を提供することにある。

さらに本発明の他の目的は、パワーシーケンス回路を維持する為の新たな電源を必要としない回路方式、すなわちより簡便で経済的な回路方式を提供する事にある。

本発明によるパワーシーケンス回路は以下のとおりである。

（１） 回路群に複数の電源ラインを介して複数電源を供給する電源システムにて、前記回路群への前記複数電源の供給をストップする際に使用されるパワーシーケンス回路において、前記複数の電源ラインのうちの第１の電源ラインと接地との間に接続されたトランジスタと、前記複数の電源ラインのうちの第２の電源ラインの電圧が、前記接地の電位よりも高い、規定の電圧まで下がったことを検出する電源電圧レベル検出器と、前記電源電圧レベル検出器が前記第２の電源ラインの電圧が前記規定の電圧まで下がったことを検出した時に、前記トランジスタをオンにして、前記第１の電源ラインの電荷を前記グランドに放電させることを特徴とするパワーシーケンス回路。

（２） 上記（１）に記載のパワーシーケンス回路において、前記電源システムは、前記第２の電源ラインに、前記規定の電圧よりも高い電圧を供給し、前記第１の電源ラインに、前記第２の電源ラインに供給する電圧よりも高い電圧を供給するものであることを特徴とするパワーシーケンス回路。

（３） 回路群に複数の電源ラインを介して複数電源を供給する電源システムにて、前記回路群への前記複数電源の供給をストップする際に使用されるパワーシーケンス回路において、前記複数の電源ラインのうちの高電源側ラインと接地との間に接続されたトランジスタと、前記複数の電源ラインのうちの低電源側ラインの電圧が、前記接地の電位よりも高い、規定の電圧まで下がったことを検出する電源電圧レベル検出器と、前記電源電圧レベル検出器が前記低電源側ラインの電圧が前記規定の電圧まで下がったことを検出した時に、前記トランジスタをオンにして、前記高電源側ラインの電荷を前記グランドに放電させることを特徴とするパワーシーケンス回路。

（４） 上記（３）に記載のパワーシーケンス回路において、
前記電源電圧レベル検出器は、前記電源電圧レベル検出器が前記低電源側ラインの電圧が前記規定の電圧まで下がったことを検出した時に、論理レベル‘１’を出力するものであり、
前記パワーシーケンス回路は、更に、前記高電源側ラインと前記接地との間に接続され、前記電源電圧レベル検出器の論理レベル‘１’出力を受けてオフ状態となり、該オフ状態となることによって前記トランジスタをオンにする別のトランジスタを有することを特徴とするパワーシーケンス回路。

（５） 上記（４）に記載のパワーシーケンス回路において、
前記トランジスタ及び前記別のトランジスタの各々は、ＰＮＰトランジスタであることを特徴とするパワーシーケンス回路。

（６） 上記（３）に記載のパワーシーケンス回路において、
前記電源電圧レベル検出器は、前記電源電圧レベル検出器が前記低電源側ラインの電圧が前記規定の電圧まで下がったことを検出した時に、論理レベル‘０’を前記トランジスタに出力し、前記トランジスタをオンにするものであることを特徴とするパワーシーケンス回路。

（７） 上記（６）に記載のパワーシーケンス回路において、
前記トランジスタは、ＰＮＰトランジスタであることを特徴とするパワーシーケンス回路。

本発明によれば、異種電源システムにて電源切断時に確実にパワーシーケンスを守ることのできるパワーシーケンス回路手段を得ることができる。

このようなパワーシーケンスを守る事は、異種電源を必要とする部品群に対して、仕様以上の負荷を与えないことにより、信頼性を向上させる事につながる。

更に本発明によれば、通常電源投入状態であっても、消費電力の大幅な増加を招かないパワーシーケンス回路方式を得ることができる。

また、本発明によれば、パワーシーケンス回路を維持する為の新たな電源を必要としない回路方式、すなわちより簡便で経済的な回路方式を得ることができる。

次に本発明の実施例について図面を参照して説明する。

図１を参照すると、本発明の一実施例としての回路例が示されている。図１において、８、９、１０、１１、１２、１３、１４が強制放電部を構成し、２はVc1を生成しVc1をVc1ラインに供給する電源部、３はVc2を生成しVc2をVc2ラインに供給する電源部、１は電源Vc0をオンオフする電源スイッチ回路（または活線挿抜対応回路部）である。

電源部２および３、電源スイッチ回路１はよく知られた構成で内部動作も本発明とは直接関与しないため詳細な構成は省略する。

強制放電部を構成する８、９、１０、１１、１２、１３、１４についてさらに詳しく説明する。この強制放電部は、半導体スイッチであるトランジスタ（ＰＮＰ接合トランジスタ）９および１０、電圧検出用の電源電圧レベル検出器８、抵抗１１、１２、１３、１４で構成される。

電源電圧レベル検出器８は、電源電圧Vc2を監視し、規定の電圧Vtまで電圧が下がった場合に論理レベル‘１’を出力する。トランジスタ９は電源電圧レベル検出器８の‘１’出力を受け、トランジスタ９自身はオフ状態となり、トランジスタ１０をオンする。トランジスタ１０は、トランジスタ９のオフ状態において、電源Vc1とグランド（接地）GNDとの間をトランジスタ１０自身のオン抵抗で結合させる。

図２のタイミング図を用いて図１の強制放電回路による電源電圧の推移を説明する。図２の時刻Ｔ１において電源ラインVc1への電源供給が停止される。次に時刻Ｔ２において電源ラインVc2への電源供給が停止される。ここでは別のパワーシーケンス回路、図４における回路部２０相当のものを用いてＴ１とＴ２をずらす場合を考えているが、本来の図１のように回路部２０がない。従ってＴ１およびＴ２がほぼ同時刻に電源供給をやめる場合においても、変更を加える必要はない。次に時刻Ｔ２’において図１の電源電圧レベル検出器８によりVc2がVtに到達した事が検出される。このとき、図１の電源電圧レベル検出器８が‘１’を出力するため、トランジスタ９はオフする。トランジスタ９がオフされると、トランジスタ１０がオンされ、電源ラインVc1にたまった電荷を放電する。このため電源ラインVc1の電荷は時刻Ｔ２’より時刻Ｔ４’までの間電荷を放出する。

本発明の別の実施例としてさらに図３の様な構成もとれる。

この構成は部品点数を少なくする点でさらに工夫がなされている。これについて説明する。

図３において回路要素１、２、３および部品４、５、６、７、電源ラインVc1,Vc2については図１の各要素と同じ働きをするため、説明を省略する。電源電圧レベル検出器８の動作は図１とは別の動作を行うが、後に説明する。半導体スイッチとなるトランジスタ１０および抵抗１２、１３、１４は図１における本発明の基本構成と同じ働きをする。

この別の実施例においては、図３の電源電圧レベル検出器８は図１の実施例と異なり、電源ラインVc1がVtに到達したことを検出すると‘０’を出力する。このため、電源電圧レベル検出器８の‘０’出力をトランジスタ１０のベースに直接与え、トランジスタ１０をオンにする構成にすることにより、図１における半導体スイッチとなるトランジスタ９が省略可能となり、図３の回路方式が可能となる。

以上説明したように、本発明の実施例によれば、第１の問題点は異種電源システムの切断時パワーシーケンスとして、電源電圧レベル検出器と、半導体スイッチであるトランジスタで構成される強制放電回路部を用いる事により、トランジスタをオンする事で、切断時パワーシーケンスを実現する事により解決される。

また、本発明の実施例によれば、第２の問題点は電源電圧レベル検出器として、低電圧動作を保証しているリセット出力回路を用いる事で可能となる。このリセット出力回路を使用することでシーケンスを必要とする異種電源間の電源のみを使用してパワーシーケンスを実現する事が可能となる。

上記特許文献４では、トランジスタではなく、ダイオードを用いている。この特許文献４の方式では通常動作状態時にはダイオードに電流が流れず、なおかつ一定電圧差が生じた場合には電流が流れるというダイオードの選択が必要となる。つまり実現できるかどうかは必要な閾値を持つダイオードの存在に大きく左右される。これに対して、本発明では、強制放電回路はオフされ、電源が切断された状態を認識したときに動作してシーケンスを守るように働く、つまりオン／オフがなされればいいため、実現性の可否に際してトランジスタの特性に大きく左右される事はない。

以下に本発明の実施例による効果を列挙する。

第１の効果は付加抵抗を並列に追加する方法に比べて消費する電力が少ないことである。

その理由は、電源投入状態においては電圧とGNDの間が切断されているために、常時電流が流れる訳ではないからである。

第２の効果は問題となっている異電源間のパワーシーケンスを考慮するだけでよい点である。

その理由は電源電圧レベル検出器の電源そのものもパワーシーケンスをとる電源から供給を受けられる構成であるため、他の電源を必要としないからである。

本発明の一実施例のブロック図である。 図１の動作を説明するためのタイムチャートである。 本発明の別の実施例のブロック図である。 従来例のブロック図である。 図４の動作を説明するためのタイムチャートである。 別の従来例のブロック図である。 更に別の従来例のブロック図である。

符号の説明

１ 電源スイッチ回路
２ 電源部
３ 電源部
４ 付加容量
５ 付加抵抗
６ 付加容量
７ 付加抵抗
８ 電源電圧レベル検出器
９ トランジスタ
１０ トランジスタ
１１ 抵抗
１２ 抵抗
１３ 抵抗
１４ 抵抗

Claims (7)

1. 回路群に複数の電源ラインを介して複数電源を供給する電源供給システムにて、前記回路群への前記複数電源の供給をストップする際に使用されるパワーシーケンス回路において、前記複数の電源ラインのうちの第１の電源ラインと接地との間に接続されたトランジスタと、前記複数の電源ラインのうちの第２の電源ラインの電圧が、前記接地の電位よりも高い、規定の電圧まで下がったことを検出する電源電圧レベル検出器と、前記電源電圧レベル検出器が前記第２の電源ラインの電圧が前記規定の電圧まで下がったことを検出した時に、前記トランジスタをオンにして、前記第１の電源ラインの電荷を前記グランドに放電させることを特徴とするパワーシーケンス回路。
2. 請求項１に記載のパワーシーケンス回路において、前記電源供給システムは、前記第２の電源ラインに、前記規定の電圧よりも高い電圧を供給し、前記第１の電源ラインに、前記第２の電源ラインに供給する電圧よりも高い電圧を供給するものであることを特徴とするパワーシーケンス回路。
3. 回路群に複数の電源ラインを介して複数電源を供給する電源供給システムにて、前記回路群への前記複数電源の供給をストップする際に使用されるパワーシーケンス回路において、前記複数の電源ラインのうちの高電源側ラインと接地との間に接続されたトランジスタと、前記複数の電源ラインのうちの低電源側ラインの電圧が、前記接地の電位よりも高い、規定の電圧まで下がったことを検出する電源電圧レベル検出器と、前記電源電圧レベル検出器が前記低電源側ラインの電圧が前記規定の電圧まで下がったことを検出した時に、前記トランジスタをオンにして、前記高電源側ラインの電荷を前記グランドに放電させることを特徴とするパワーシーケンス回路。
4. 請求項３に記載のパワーシーケンス回路において、
   前記電源電圧レベル検出器は、前記電源電圧レベル検出器が前記低電源側ラインの電圧が前記規定の電圧まで下がったことを検出した時に、論理レベル‘１’を出力するものであり、
   前記パワーシーケンス回路は、更に、前記高電源側ラインと前記接地との間に接続され、前記電源電圧レベル検出器の論理レベル‘１’出力を受けてオフ状態となり、該オフ状態となることによって前記トランジスタをオンにする別のトランジスタを有することを特徴とするパワーシーケンス回路。
5. 請求項４に記載のパワーシーケンス回路において、
   前記トランジスタ及び前記別のトランジスタの各々は、ＰＮＰトランジスタであることを特徴とするパワーシーケンス回路。
6. 請求項３に記載のパワーシーケンス回路において、
   前記電源電圧レベル検出器は、前記電源電圧レベル検出器が前記低電源側ラインの電圧が前記規定の電圧まで下がったことを検出した時に、論理レベル‘０’を前記トランジスタに出力し、前記トランジスタをオンにするものであることを特徴とするパワーシーケンス回路。
7. 請求項６に記載のパワーシーケンス回路において、
   前記トランジスタは、ＰＮＰトランジスタであることを特徴とするパワーシーケンス回路。
   
   

Images