JP2014500700A - リチウム電池保護回路 - Google Patents

Abstract

本発明は、リチウム電池保護回路に関する。本発明のリチウム電池保護回路は、過充電保護回路と、第一ロジック出力端と第二ロジック出力端を備えるロジック回路と、前記第一ロジック出力端と第二ロジック出力端とに接続されているレベルシフト回路と、前記レベルシフト回路に接続されているベーススイッチング回路と、リチウム電池の負極と外部回路の負極との間に増幅管と、をさらに含む。前記レベルシフト回路は、過充電保護状態になる場合、第一ロジック出力端と前記第二ロジック出力端と出力した信号を高電圧レベルに変換する。前記レベルシフト回路は、前記第二ロジック出力に接続されている第一インバーターと、一組のＰＭＯＳトランジスターと、一組のＮＭＯＳトランジスターとを含む。

Description

本発明は、半導体集積回路に関し、特にリチウム電池用保護回路に関するものである。

リチウム電池が充放電する過程において、充電電圧が高すぎる場合、リチウム電池が爆発する恐れがある。充電電圧が低すぎる場合、リチウム電池の寿命に影響を与える。また、リチウム電池が充放電する過程において、過電流、短絡などのような異常状態が発生することもできる。厳重な異常状態は、使用者の人身安全を脅かすこともできる。前述した異常状態を避けるためには、特定な保護回路を設けて充放電するリチウム電池を保護しなければならない。

図１は、従来のリチウム電池を保護する回路構造を示す図である。図１に示す通り、前記回路は、制御回路１（集積ＩＣ）と、高圧増幅管Ｍ１及びＭ２と、抵抗Ｒ１及びＲ２と、コンデンサーＣ１とから構成された。増幅管Ｍ１のドレインと増幅管Ｍ２のドレインとは、接続され、増幅管Ｍ１のゲートと増幅管Ｍ２のゲートは、両方とも制御回路１に接続されている。増幅管Ｍ１のソースは、接地され、増幅管Ｍ２のソースは、抵抗Ｒ２の一端に接続されると共に、外部回路の負極「Ｂ−」に接続されている。抵抗Ｒ２の他端は、制御回路１に接続されている。

抵抗Ｒ１の一端は、リチウム電池の正極に接続され、他端は、コンデンサーＣ１の一端に接続されている。コンデンサーＣ１の他端は、接地されると共に、リチウム電池の負極に接続されている。リチウム電池の両端は、外部回路の正極「Ｂ＋」と負極「Ｂ−」にそれぞれ接続されている。リチウム電池の両端の間に負荷をかける場合、リチウム電池が放電しながら負荷に電流を提供する。リチウム電池の両端の間に充電器をかける場合、リチウム電池が充電される。

前記制御回路１は、バイアス基準回路と、多重スイッチと、過放電保護回路と、過充電保護回路とを含む。前記過放電保護回路と過充電保護回路は、両方とも前記多重スイッチに接続されている。前記過放電保護回路と過充電保護回路は、両方とも遅延回路を介してロジック回路２に接続されている。ロジック回路２は、制御回路１の外部の増幅管Ｍ１、Ｍ２のゲートに接続されていると共に、システム休止回路５に接続されている。過電流保護回路３と短絡保護回路４は、制御回路１の外部の抵抗Ｒ２に接続されていると共に、遅延回路を介してロジック回路２に接続されている。

リチウム電池が充電する過程において、リチウム電池の電圧が過充電保護電圧（一般的には、４．２Ｖ〜４．３Ｖである）を超える場合、ロジック回路２が増幅管Ｍ２をオフさせる。即ち、充電回路を遮断して、充電を中止する。増幅管Ｍ２をオフされる場合、負荷に電流が流れないので、充電器が出力する電圧が高くなる。この場合、外部回路の負極「Ｂ−」にマイナス高圧（−２０Ｖに達することができる）が発生するので、ロジック回路２、過電流保護回路３、短絡保護回路４、増幅管Ｍ２等が前記マイナス高圧を受けなれればならない。従って、前記保護回路が前記高電圧の充電器の中で作動することを保護すると共に、色々な場所に応用される保護回路の安定性を向上させることができる。

放電する過程において、リチウム電池の電圧が過放電保護電圧（通常は２Ｖ〜２．５Ｖである）より低くなるとともに、低電圧の持続時間が所定の持続時間を超える場合、ロジック回路２が増幅管Ｍ１をオフして、放電を中止する。前述した状態は、リチウム電池の電気を消耗し尽くしたことを説明する。リチウム電池を保護するため、ロジック回路２がシステム休止回路５を起動して、制御回路１６が休止状態になるようにし、制御回路１による電力消耗を大幅に減らす。放電する過程において、放電電流が大きすぎるか或いは短絡が発生する場合も、ロジック回路２が増幅管Ｍ１をオフして、放電を中止する。従って、リチウム電池を保護する効果を奏することができる。

図１に示す保護回路は、リチウム電池が充放電する過程中の安全性問題を解決することができる。しかし、前記保護回路において、制御回路１のみが集積チップであり、他の部品はすべてが外部部品であるので、集積度が低く、製造コストが高いという欠点がある。

図２は、従来のリチウム電池を保護する他の回路構造を示す図である。図２の回路構造と図１の回路構造を比較して見ると、図２に示す回路構造においては、外部抵抗Ｒ１、Ｒ２と、増幅管Ｍ１、Ｍ２とが制御回路１中に集積されている。且つ、レベルシフト回路６とベーススイッチング回路７とをさらに設けることにより増幅管Ｍ１とＭ２を一体にし、チップの面積とコストを減らした。前記レベルシフト回路６は、ロジック回路と、ベーススイッチング回路７と、増幅管Ｍ１とのゲートに接続されている。前記ベーススイッチング回路７は、増幅管Ｍ１のベース端とレベルシフト回路６を接続する。

図２に示されている保護回路は、図１に示されている保護回路と比較してみると、集積度を高めるともに、コストを減らすことができる。しかし、図２の過電流保護回路３、短絡保護回路４、レベルシフト回路６、ベーススイッチング回路７などには、低圧ＭＯＳ装置（低圧ＭＯＳ装置のゲートソース両端の電圧とソースドレイン両端の電圧が低い）のみが用いられ、且つ他の保護措置が設けられていないので、過充電保護状態になる場合、外部回路の負極「Ｂ−」のマイナス高圧に耐えることができない。即ち、保護回路の安定性がよくない。

前述した問題点に鑑みて、本発明は、前述した問題を解決することができるリチウム電池保護回路を提供することを目的とする。

上記の課題を解決するため、本発明において、以下のようなリチウム電池保護回路を提供する。前記リチウム電池保護回路は、過充電保護回路と、ロジック回路とを含む。前記ロジック回路は、第一ロジック出力端と第二ロジック出力端を備える。前記リチウム電池保護回路は、前記ロジック回路の第一ロジック出力端と前記第二ロジック出力端とに接続されているレベルシフト回路をさらに含む。前記レベルシフト回路は、過充電保護状態になる場合、第一ロジック出力端と前記第二ロジック出力端と出力した信号を高電圧レベルに変換する。前記リチウム電池保護回路は、前記レベルシフト回路に接続されているベーススイッチング回路と、リチウム電池の負極と外部回路の負極との間に増幅管と、をさらに含む。前記レベルシフト回路は、前記第二ロジック出力に接続されている第一インバーターと、一組のＰＭＯＳトランジスターと、一組のＮＭＯＳトランジスターとを含む。前記一組のＰＭＯＳトランジスターにおいて、少なくとも一個のＰＭＯＳトランジスターが高いソースドレイン電圧と低いゲートソース電圧とを有するＰＭＯＳトランジスターである。前記一組のＮＭＯＳトランジスターにおいて、少なくとも一個のＮＭＯＳトランジスターが低電圧ＮＭＯＳトランジスターである。

本発明においては、以下のようなリチウム電池保護回路も提供する。前記リチウム電池保護回路は、ロジック回路と、レベルシフト回路と、を含む。前記ロジック回路は、第一ロジック出力端と第二ロジック出力端を備える。前記レベルシフト回路は、前記ロジック回路の第一ロジック出力端と第二ロジック出力端に接続されている。過充電保護状態になる場合、前記レベルシフト回路は、前記第一ロジック出力端と第二ロジック出力端が出力した信号の電圧を昇圧する。前記リチウム電池保護回路は、前記レベルシフト回路に接続されているベーススイッチング回路と、リチウム電池の負極と外部回路の負極との間に増幅管と、をさらに含む。前記レベルシフト回路は、第二トランジスターを介して前記第一ロジック出力端に接続されている第一トランジスターと第一トランジスター組とを含む。前記第一トランジスター組は、直列並列接続方法により前記第一トランジスターのソースとドレインに接続されている第三トランジスターを含む。前記レベルシフト回路は、第五トランジスターを介して前記第二ロジック出力に接続されている第四トランジスターと第二トランジスター組をさらに含む。前記第二トランジスター組は、直列並列接続方法により第四トランジスターのソースとドレインに接続されている第六トランジスターをさらに含む。

従来の技術に係る（リチウム電池）保護回路を示す図である。 従来の他の技術に係る保護回路を示す図である。 本発明の実施例に係るリチウム電池保護回路を示す図である。 本発明の他の実施例に係るリチウム電池保護回路を示す図である。 本発明の他の実施例に係るリチウム電池保護回路を示す図である。 本発明の他の実施例に係るリチウム電池保護回路を示す図である。

本技術分野の技術者は、本発明の明細書、特許請求の範囲、図面により本発明を理解することができる。

本発明の実施例に係る細かい構造は、図面に記載されている。本発明の図面において、同様な符号は、通常同様又は類似する部品を示す。

図３は、本発明の実施例に係るリチウム電池保護回路３００を示す図である。図３に示すとおり、リチウム電池の正極と負極は、外部回路の「Ｂ＋」、「Ｂ−」にそれぞれ接続されている。制御回路１６（集積ＩＣ）は、コンデンサーＣ１とリチウム電池を接続することによりリチウム電池保護回路を形成する。即ち、リチウム電池保護回路は、集積ＩＣ型制御回路１６と、コンデンサーＣ１とを含む。

制御回路１６は、集積された複数の部品を含む。例えば、第一抵抗Ｒ１、第二抵抗Ｒ２、増幅管Ｍ１、バイアス回路、多重スイッチ、過放電保護回路、過充電保護回路、遅延回路、ロジック回路３０２、過電流保護回路３０３、短絡保護回路３０４、システム休止回路３０５、レベルシフト回路３０６、ベーススイッチング回路３０７、クランプ回路３０８である。前述した部品は、需要により適当に加減することができる。

具体的に説明すると、前記過放電保護回路と過充電保護回路とは、多重スイッチを介してリチウム電池の一端に接続されている（例えば、両方ともリチウム電池の正極に接続されている）。前記過放電保護回路と過充電保護回路とは、両方とも前記遅延回路に接続されている。前記過電流保護回路３０３と短絡保護回路３０４とは、増幅管Ｍ１と、抵抗Ｒ２と、クランプ回路３０８とを介してリチウム電池の他端に接続されている（例えば、リチウム電池の負極に接続されている）。

前記ロジック回路３０２は、遅延回路に接続されて、過放電保護回路、過充電保護回路、過電流保護回路３０３、短絡保護回路３０４などにより形成される充電／放電状態に関する情報を受信する。前記ロジック回路３０２は、システム休止回路３０５とレベルシフト回路３０６に接続されることもできる。この場合、ロジック回路３０２がシステム休止回路３０５とレベルシフト回路３０６を制御するので、電池保護用プログラムを実現することができる。

前記レベルシフト回路３０６は、増幅管Ｍ１のゲートに接続される共に、ベーススイッチング回路３０７に接続されている。これにより、レベルシフト回路３０６が増幅管Ｍ１のベースに接続されている。前記増幅管Ｍ１は、リチウム電池の一端（例えば、負極）と、対応する外部電極（例えば、負極「Ｂ−」）とに接続されているので、充電／放電回路を制御することができる。ここにおいて、他の構造を応用することもできる。

充電する過程において、前記リチウム電池の電圧が過充電保護電圧（一般的には、４．２Ｖ〜４．３Ｖである）超える場合、ロジック回路３０２がレベルシフト回路３０６を介して増幅管Ｍ１をオフする。従って、充電回路が遮断され、充電が中止される。放電する過程において、リチウム電池の電圧が過放電保護電圧（一般的には、２Ｖ〜２．５Ｖである）より小さくなるとともに、低電圧状態の持続時間が所定の持続時間を超える場合、前記ロジック回路３０２がレベルシフト回路３０６を介して増幅管Ｍ１をオフする。これにより、放電が中止される。

ロジック回路３０２がシステム休止回路３０５を介してすべての制御回路１６を休止状態にするので、制御回路１６により消耗を大幅に減らすことができる。放電する過程において、過大な電流が流れるか或いは短絡される場合も、ロジック回路３０２がレベルシフト回路３０６を介して増幅管Ｍ１をオフする。これにより、放電を中止して、リチウム電池を保護する。

リチウム電池が過充電保護状態になる場合、外部回路の負極「Ｂ−」がマイナス高圧を生成する。前記マイナス高圧は、充電回路において最低の電位である。増幅管Ｍ１を確実にオフするため、増幅管Ｍ１のベース及びゲートのマイナス高圧と負極「Ｂ−」の電圧とが同様になるようにする。このため、レベルシフト回路３０６がロジック低電圧をマイナス高圧に変換して増幅管Ｍ１に提供する。ベーススイッチング回路３０７は、増幅管Ｍ１のベース電圧をマイナス高圧に変換する。

リチウム電池が正常の放電状態になる場合、外部回路の負極電圧が０Ｖより大きくなることができる。過電流、短絡、過放電などが発生する時、増幅管Ｍ１を確実にオフするため、ベーススイッチング回路３０７が増幅管Ｍ１のベース電圧を最低電位０Ｖに変換する。前記レベルシフト回路３０６とベーススイッチング回路３０７との主な作用は、増幅管Ｍ１のゲート端の電位とベース端の電位とを変換することである。

リチウム電池が過充電状態になる場合、外部回路の負極「Ｂ−」は、マイナス高圧（最低−２０Ｖ）を生成し、クランプ回路３０８は、マイナス高圧が所定の範囲（−２Ｖ〜−３Ｖ）に入るように制限する。これにより、過電流保護回路３０３と短絡保護回路３０４との中の低電圧ＭＯＳ部品を保護し、このような回路／設備がマイナス高圧により破損されることを防ぐことができる。従って、リチウム電池保護回路の安定性を改善すると共に、前記保護回路の応用範囲を広げることができる。リチウム電池が正常の充電状態、放電状態又は過放電保護状態になる場合、前記クランプ回路３０８が作動しない時に出力する電圧と外部回路の負極「Ｂ−」の電圧とが同じである。

本発明の実施例に係るリチウム電池保護回路３００の中のトランジスターがマイナス高圧により破損されることを防ぐため、以下のような保護回路をさらに提供する。図４は、本発明の実施例に係るリチウム電池保護回路３００の保護回路４００を示す図である。

図４に示す通り、保護回路４００は、ロジック回路１５（又はロジック回路３０２）と、レベルシフト回路１３（又はレベルシフト回路３０６）と、ベーススイッチング回路１４（又はベーススイッチング回路３０７）と、増幅管Ｍ１と、クランプ回路１１とを含む。前述した部品は、需要に基づいて加減することができる。前記レベルシフト回路１３は、ロジック回路１５に接続し、ベーススイッチング回路１４は、レベルシフト回路１３と増幅管Ｍ１に接続し、前記クランプ回路１１は、外部回路の負極「Ｂ−」とベーススイッチング回路１４との間に接続することができる。

具体的には、前記レベルシフト回路１３は、電流源と、電流源Ｉｂと、画像生成ＰＭＯＳトランジスター（第一画像生成ＰＭＯＳトランジスターＰ１と、第二画像生成ＰＭＯＳトランジスターＰ２と、第三画像生成ＰＭＯＳトランジスターＰ３と、第五画像生成ＰＭＯＳトランジスターＰ５とを含む）と、ＮＭＯＳ電流源（第一ＮＭＯＳ電流源Ｎ１と、第二ＮＭＯＳ電流源Ｎ２と、第三ＮＭＯＳ電流源Ｎ３と、第四ＮＭＯＳ電流源Ｎ４と、第八ＮＭＯＳ電流源Ｎ８とを含む）とを含む。前記レベルシフト回路１３は、電圧のレベルシフトと反転を制御する第四画像生成ＰＭＯＳトランジスターＰ４と第六画像生成ＰＭＯＳトランジスターＰ６とをさらに含む。第一組のＮＭＯＳトランジスターを第四ＮＭＯＳトランジスターＮ４に接続することにより、第四ＮＭＯＳトランジスターＮ４のソースドレイン電圧を制限し、且つ第二組のＮＭＯＳトランジスターを第八ＮＭＯＳトランジスターＮ８に接続することにより、第八ＮＭＯＳトランジスターＮ８と第七ＰＭＯＳトランジスターＰ７と、第十二ＮＭＯＳトランジスターＮ１２とのソースドレイン電圧を制限する。従って、これにより増幅管Ｍ１のゲート電圧を制御する。

第一組のＮＭＯＳトランジスターは、直列ダイオード形に接続される１つのＮＭＯＳトランジスター或いは２つ又は２つ以上のＮＭＯＳトランジスターをさらに含むことができる。第二組のＮＭＯＳトランジスターは、直列ダイオード形に接続される１つのＮＭＯＳトランジスター或いは２つ又は２つ以上のＮＭＯＳトランジスターをさらに含むことができる。本発明の実施例において、図４に示すとおり、第一組は、直列接続される３つのＮＭＯＳトランジスターを含む。即ち、第五ＮＭＯＳトランジスターＮ５と、第六ＮＭＯＳトランジスターＮ６と、第七ＮＭＯＳトランジスターＮ７とを含む。第二組は、直列接続される３つのＮＭＯＳトランジスターを含む。即ち、第九ＮＭＯＳトランジスターＮ９と、第十ＮＭＯＳトランジスターＮ１０と、第十一ＮＭＯＳトランジスターＮ１１とを含む。

電流源Ｉｂは、第一ＮＭＯＳトランジスターＮ１のドレインに接続されている。第二ＮＭＯＳトランジスターＮ２は、第一ＮＭＯＳトランジスターＮ１にミラーリングコネクションされている。第一ＮＭＯＳトランジスターＮ１のゲートとドレインとが接続され、ソースとベースは接地されている。第二ＮＭＯＳトランジスターＮ２のゲートとドレインも接地されている。前述接続方法は、前述したとおり、２つ又は２つ以上のＭＯＳトランジスターにおいて、各トランジスターの共用ゲート、共用ソース、ソースがベースに接続され、且つ少なくとも１つのＭＯＳトランジスターのゲートとドレインが接続されることを示す。

第一ＰＭＯＳトランジスターＰ１と第二ＮＭＯＳトランジスターＮ２のドレインが接続されている。第二ＰＭＯＳトランジスターＰ２、第三ＰＭＯＳトランジスターＰ３、第五ＰＭＯＳトランジスターＰ５は、第一ＰＭＯＳトランジスターＰ１にミラーリングコネクションされ、第一ＰＭＯＳトランジスターＰ１のゲートとドレインは、接続されている。第三ＮＭＯＳトランジスターＮ３と第二ＮＭＯＳトランジスターＮ２とのドレインは、接続されている。第三ＮＭＯＳトランジスターＮ３は、第四ＮＭＯＳトランジスターＮ４と第八ＮＭＯＳトランジスターＮ８にミラーリングコネクションされ、且つ第三ＮＭＯＳトランジスターＮ３のゲートとドレインが接続されている。

第五ＮＭＯＳトランジスターＮ５と、第六ＮＭＯＳトランジスターＮ６と、第七ＮＭＯＳトランジスターＮ７とは、直列ダイオード形に接続されている。且つ、直列接続されている第五ＮＭＯＳトランジスターＮ５と第六ＮＭＯＳトランジスターＮ６と第七ＮＭＯＳトランジスターＮ７とは、第四ＮＭＯＳトランジスターＮ４に並列接続されている。前述した直列ダイオード形の直列接続方法は、直列接続されている２つ又は２つ以上のＭＯＳトランジスターにおいて、各トランジスターの共用ゲート、共用ソース、隣接するＭＯＳトランジスターのソースとドレインが接続され、且つ全てのＭＯＳトランジスターがベースを共用するとともに、ベースが最後のＭＯＳトランジスターのソースに接続されていることを示す。

第五ＮＭＯＳトランジスターＮ５と、第六ＮＭＯＳトランジスターＮ６と、第七ＮＭＯＳトランジスターＮ７とは、直列接続されている。且つ、直列接続されているＮＭＯＳトランジスターらは、第四ＮＭＯＳトランジスターＮ４に並列接続されている。即ち、第五ＮＭＯＳトランジスターＮ５のドレインは、第四ＮＭＯＳトランジスターＮ４のドレインに接続され、第七ＮＭＯＳトランジスターＮ７のソースは、第四ＮＭＯＳトランジスターＮ４のソースに接続されている。第四ＮＭＯＳトランジスターＮ４のソースは、第十四ＮＭＯＳトランジスターＮ１４のソースに接続され、第四ＮＭＯＳトランジスターＮ４のドレイン（と第四ＰＭＯＳトランジスターＰ４のドレイン）は、ベーススイッチング回路の第十四ＮＭＯＳトランジスターＮ１４のゲートに接続されている。第九ＮＭＯＳトランジスターＮ９と、第十ＮＭＯＳトランジスターＮ１０と、第十一ＮＭＯＳトランジスターＮ１１とは、直列ダイオード形に接続されている。且つ、直列接続されているＮＭＯＳトランジスターらは、第八ＮＭＯＳトランジスターＮ８に並列接続されている。

第四ＰＭＯＳトランジスターＰ４は、第三ＰＭＯＳトランジスターＰ３と第四ＮＭＯＳトランジスターＮ４との間に接続されている。即ち、第四ＮＭＯＳトランジスターＮ４のソースは、第三ＰＭＯＳトランジスターＰ３のドレインに接続され、第四ＰＭＯＳトランジスターＰ４と第四ＮＭＯＳトランジスターＮ４とは、ドレインを共用し（２つのドレインの接続される接合点をＳｂと命名する）、第四ＰＭＯＳトランジスターＰ４のベースとソースは、互いに接続され、第四ＰＭＯＳトランジスターＰ４とスイッチ回路１４中の第十三ＮＭＯＳトランジスターＮ１３とは、ゲートを共用し、第四ＰＭＯＳトランジスターＰ４のゲートは、ロジック回路１５の入力端ＳＢＩに接続されている。

第六ＰＭＯＳトランジスターＰ６は、第五ＰＭＯＳトランジスターＰ５と第八ＮＭＯＳトランジスターＮ８との間に接続されている。即ち、第六ＰＭＯＳトランジスターＰ６のソースは、第五ＰＭＯＳトランジスターＰ５のドレインに接続され、第六ＰＭＯＳトランジスターＰ６のドレインは、第八ＮＭＯＳトランジスターＮ８のドレインに接続されている（２つのドレインの接続される接合点をＧｔと命名する）。第六ＰＭＯＳトランジスターＰ６のベースとソースが接続され、第六ＰＭＯＳトランジスターＰ６のゲートは、ロジック回路１５の入力端Ｇｔｉに接続されている。

第七ＰＭＯＳトランジスターＰ７のゲートは、第一インバーターＩ５を介して第六ＰＭＯＳトランジスターＰ６のゲートに接続されている。即ち、第六ＰＭＯＳトランジスターＰ６のゲートは、第一インバーターＩ５の入力端に接続され、第七ＰＭＯＳトランジスターＰ７のゲートは、第一インバーターＩ５の出力端に接続されている。第七ＰＭＯＳトランジスターＰ７のソースとベースは、互いに接続され、第七ＰＭＯＳトランジスターＰ７のドレインは、増幅管Ｍ１のゲートに接続されている。

第十二ＮＭＯＳトランジスターＮ１２のゲートは、第八ＮＭＯＳトランジスターＮ８のゲートに接続され、第十二ＮＭＯＳトランジスターＮ１２と第八ＮＭＯＳトランジスターＮ８とは、ソースを共用する。第十二ＮＭＯＳトランジスターＮ１２のソートとベースとは、互いに接続され、第十二ＮＭＯＳトランジスターＮ１２のドレインは、増幅管Ｍ１のゲートに接続されている。即ち、第十二ＮＭＯＳトランジスターＮ１２のドレインは、第七ＰＭＯＳトランジスターＰ７のドレインに接続されている（２つのドレインの接続される接合点をＧｔＤと示す）。

前記ベーススイッチング回路１４は、増幅管Ｍ１のベース電圧を変換することができるいずれの部品又は回路を含むことができる。例えば、ベーススイッチング回路１４は、第十三ＮＭＯＳトランジスターＮ１３と、第十四ＮＭＯＳトランジスターＮ１４と、第十三ＮＭＯＳトランジスターＮ１３と第十四ＮＭＯＳトランジスターＮ１４との間に直列接続されている第三抵抗Ｒ１３となどを含むことができる。第十三ＮＭＯＳトランジスターＮ１３のドレインは、接地されると共に、増幅管Ｍ１のソースに接続されている。前記第十三ＮＭＯＳトランジスターＮ１３のソースは、クランプ回路１１の出力端に接続され、前記第十三ＮＭＯＳトランジスターＮ１３のゲートは、レベルシフト回路１３に接続されている。

第十四ＮＭＯＳトランジスターＮ１４のドレインは、外部回路の負極「Ｂ−」に接続され、第十四ＮＭＯＳトランジスターＮ１４のゲートは、レベルシフト回路１３に接続され、第十四ＮＭＯＳトランジスターＮ１４のソースは、増幅管Ｍ１のベースとレベルシフト回路１３とに接続されている。第十三ＮＭＯＳトランジスターＮ１３又は第十四ＮＭＯＳトランジスターＮ１４のソースは、ベースに接続されている。

電流源Ｉｂは、バイアス又は基準回路により形成することができる。即ち、第一ＮＭＯＳトランジスターＮ１、第二ＮＭＯＳトランジスターＮ２、第三ＮＭＯＳトランジスターＮ３、第四ＮＭＯＳトランジスターＮ４、第八ＮＭＯＳトランジスターＮ８、第一ＰＭＯＳトランジスターＰ１、第二ＰＭＯＳトランジスターＰ２、第三ＰＭＯＳトランジスターＰ３、第五ＰＭＯＳトランジスターＰ５などは、このようなトランジスターと電流源の種類と／又は規格により決めることができる。例えば、ある実施例において、第一ＮＭＯＳトランジスターＮ１と第二ＮＭＯＳトランジスターＮ２とは、普通なＮＭＯＳトランジスターであり、第三〜第十四ＮＭＯＳトランジスターＮ３〜１４は、低電圧ベース隔離型ＮＭＯＳトランジスターであり、第一〜第七ＰＭＯＳトランジスターＰ１〜Ｐ７は、ソースドレイン電圧が高く、ゲートソース電圧が低いＰＭＯＳトランジスターである（即ち、高いソースドレイン電圧を受けると共に、低いゲートソース電圧を受けることができるＰＭＯＳトランジスターである。）。

第五ＮＭＯＳトランジスターＮ５と、第六ＮＭＯＳトランジスターＮ６と、第七ＮＭＯＳトランジスターＮ７とが直列ダイオード形に接続され、且つ第三ＰＭＯＳトランジスターＰ３において流れえる電流が小さいので、接合点Ｓｂと増幅管Ｍ１のベース（ｓｕｂ）との間の電圧を３Ｖｇｓまで制限することができる（３倍のＮＭＯＳトランジスターのゲートソース電圧で、約２Ｖ〜３Ｖである）。従って、第四〜第七ＮＭＯＳトランジスターＮ４〜Ｎ７が相対的に低い電圧のみを受けることができる。

同様に、第八〜第十一ＮＭＯＳトランジスターＮ８〜Ｎ１１も相対的に低い電圧のみを受けることができる。また、第三ＮＭＯＳトランジスターＮ３がダイオード形に接続されている（即ち、ゲートとドレインが一体に接続されている）ので、ゲートソース電圧とソースドレインの電圧も低い。従って、第三ＮＭＯＳトランジスターＮ３も相対的に低い電圧のみを受けることができる。外部回路の負極「Ｂ−」にマイナス高圧が発生する場合、クランプ回路１１が前記電圧を−２Ｖ〜３Ｖ範囲まで制限する。第十三ＮＭＯＳトランジスターＮ１３のソース電圧が低いので、相対的に高い電圧レベルを受ける必要がない。

前述したレベルシフト回路１３とベーススイッチング回路１４との組合により、特定するリチウム電池の保護機能を実現実施ことができる。例えば、リチウム電池が放電する過程において、保護回路の最高電圧がリチウム電池の電圧になることができる。この電圧は、低電圧（例えば、４．３Ｖ又は４．３Ｖ以下）である。ロジック回路１５は、Ｓｂｉ接合点が高電圧を出力するように制御する。この場合、第十三ＮＭＯＳトランジスターＮ１３が導通され、第四ＰＭＯＳトランジスターＰ４がオフされる。第四ＰＭＯＳトランジスターＰ４がオフされる時、第四〜第七ＮＭＯＳトランジスターＮ４〜Ｎ７を流れる電流がなくなり、第四ＮＭＯＳトランジスターＮ４と第十四ＮＭＯＳトランジスターＮ１４とがオフされ、且つ接合点Ｓｂの電圧が増幅管Ｍ１のベース電圧（Ｖｓｕｂ）まで下がる。従って、増幅管Ｍ１のベースが抵抗Ｒ３により接地されるとともに、第十三ＮＭＯＳトランジスターＮ１３に接続される。且つ電圧が０Ｖになる。

正常の放電状態において、ロジック回路１５は、Ｇｔｉが高電圧を出力するように制御する。前記電圧は、第一インバーターＩ５により低電圧レベルに変化し、第七ＰＭＯＳトランジスターＰ７は、導通される。第六ＰＭＯＳトランジスターＰ６は、オフされ、接合点Ｇｔが低電圧になり、第十二ＮＭＯＳトランジスターＮ１２は、オフされる。接合点ＧｔＤが高電圧レベルを有しているので、増幅管Ｍ１が導通され、リチウム電池が正常に放電することができる。

過放電、過電流、短絡のいずれもない場合、ロジック回路１５に制御されるＧｔｉが低電圧レベルを出力する。この場合、第七ＰＭＯＳトランジスターＰ７が導通され、第六ＰＭＯＳトランジスターＰ６がオフされ、且つ第五ＰＭＯＳトランジスターＰ５の電流が、第八〜十一ＮＭＯＳトランジスターＮ８〜１１を通過する。接合点Ｇｔの電圧は、３Ｖｇｓ範囲（約２Ｖ〜３Ｖ）まで制限される。この電圧が第十二ＮＭＯＳトランジスターＮ１２の導通電圧より高いので、第十二ＮＭＯＳトランジスターＮ１２が導通され、接合点ＧｔＤの電圧レベルが低電圧レベルまで下げられる。また、増幅管Ｍ１がオフされ、放電回路が遮断されるので、異常な放電をするリチウム電池を保護することができる。

リチウム電池が正常に充電される場合、ロジック回路１５は、Ｓｂｉが低電圧を出力するように制御する。この場合、第十三ＮＭＯＳトランジスターＮ１３がオフされ、第四ＰＭＯＳトランジスターＰ４が導通され、且つ接合点Ｓｂの電圧が３Ｖｇｓ範囲（約２Ｖ〜３Ｖ）まで制限され、第十四ＮＭＯＳトランジスターＮ１４が導通され、増幅管Ｍ１のベース電圧（Ｖｓｕｂ）と外部回路の負極「Ｂ−」の電圧とが同じになる。この場合、リチウム電池の電圧が低く、且つ増幅管Ｍ１が導通されるので、回路全体が低電圧状態になることができる。

充電を所定の時間以上継続する場合、リチウム電池の電圧が過充電保護電圧を超えることができる。この場合、ロジック回路１５に制御されるＧｔｉが低電圧レベルを出力する。従って、第七ＰＭＯＳトランジスターＰ７がオフされ、十二ＮＭＯＳトランジスターＮ１２が導通され、接合点ＧｔＤの電圧レベルが低電圧レベルまで下げられ、増幅管Ｍ１がオフされる。また、外部回路の負極「Ｂ−」がマイナス高圧を生成する。従って、第十四ＮＭＯＳトランジスターＮ１４が導通され、増幅管Ｍ１のベース電圧もマイナス高圧になる。２つの接合点ＳｂとＧｔの電圧が３Ｖｇｓ＋Ｖｂ−（Ｖｂ−は、増幅管Ｍ１のベース電圧又は外部回路の負極「Ｂ−」の電圧である）になる。

入力信号ＳｂｉとＧｔｉが低電圧レベル（例えば０Ｖ）から高電圧レベル（３Ｖｇｓ＋Ｖｂ−、３Ｖｇｓは増幅管Ｍ１のベース電圧レベルより高い）に変化するので、電圧レベルの変換を実現することができる。リチウム電池の過充電保護状態において、外部回路の負極「Ｂ−」がマイナス高圧を生成すると共に、接合点ＳｂとＧｔもマイナス高圧３Ｖｇｓ＋Ｖｂ−を生成する。第三〜第六ＰＭＯＳトランジスターＰ３〜Ｐ６が前記マイナス高圧を受けるので、前記ＰＭＯＳトランジスターＰ３〜Ｐ６はソースドレイン電圧の高い特徴を有する。

且つ、第三ＮＭＯＳトランジスターＮ３のドレインは、マイナス高圧を生成し、第二ＰＭＯＳトランジスターＰ２が前記マイナス高圧を受ける。接合点ＳｂとＧｔにマイナス高圧があるが、第三〜十一ＮＭＯＳトランジスターＮ３〜Ｎ１１が受ける電圧が３Ｖｇｓより低い。従って、第三〜十一ＮＭＯＳトランジスターＮ３〜Ｎ１１が低電圧のみを受け、高電圧を受けない。

過充電保護状態において、第十二ＮＭＯＳトランジスターＮ１２と第十四ＮＭＯＳトランジスターＮ１４が導通され、且つ２つのＮＭＯＳトランジスターのドレインの電圧が０Ｖに接近し、２つのＮＭＯＳトランジスターのゲートソース電圧が３Ｖｇｓを超えない。即ち、第十二ＮＭＯＳトランジスターＮ１２と第十四ＮＭＯＳトランジスターＮ１４が低電圧レベルのみを受けることができる。また、クランプ回路１１が外部回路の負極「Ｂ−」のマイナス高圧が−２Ｖ〜３Ｖの範囲になるように制限するので、第十三ＮＭＯＳトランジスターＮ１３も低電圧レベルのみを受けることができる。しかし、前記第三抵抗Ｒ３の両端の電圧差が大きいので、第三抵抗Ｒ３が高電圧を受けなければならない。本発明のある実施例において、耐高電圧多結晶から構成される第三抵抗Ｒ３を用いることができる。

リチウム電池の過充電保護状態において、外部回路の負極「Ｂ−」は、マイナス高圧を生成し、ロジック回路１５は、接合点ＳｂｉとＧｔｉが低電圧レベル（例えば０Ｖ）を出力するように制限する。前記低電圧レベルがレベルシフト回路１３により高電圧レベル３Ｖｇｓ＋Ｖｂ−に変換され、且つ第十二ＮＭＯＳトランジスターＮ１２と第十四ＮＭＯＳトランジスターＮ１４が導通される。このような低電圧レベルにおいて、ベーススイッチング回路１４が外部回路の負極「Ｂ−」と低電圧レベル（例えば０Ｖ）の電圧の間で変化するように制御する。前記ベーススイッチング回路１４は、増幅管Ｍ１及びレベルシフト回路１３ともレベル変換を行う。

外部回路の負極「Ｂ−」のマイナス高圧は、高いソースドレイン電圧を有する第二〜第七ＰＭＯＳトランジスターＰ２〜Ｐ７と第三抵抗Ｒ３とに受け入れられる。他の低電圧ＮＭＯＳトランジスターの一端にも前記マイナス高圧が発生することができるが、前記ＮＭＯＳトランジスターが受ける電圧差が小さいので、高電圧ＮＭＯＳトランジスターを用いなくてもよい。

図５は、本発明の他の実施例に係るリチウム電池保護回路５００を示す図である。図５に示されている保護回路５００と図４に示されている保護回路４００とが類似する。図５に示すとおり、本実施例のベーススイッチング回路１４は、第二インバーターＩ８と、高いソースドレイン電圧を有する第八〜第九ＰＭＯＳトランジスターＰ８〜Ｐ９と、第十四ＮＭＯＳトランジスターＮ１４とを含む。

第二インバーターＩ８の入力端は、レベルシフト回路の中の第四ＰＭＯＳトランジスターＰ４のゲートに接続され、第二インバーターＩ８の出入端は、第八ＰＭＯＳトランジスターＰ８と第九ＰＭＯＳトランジスターＰ９のゲートに接続されている。第八ＰＭＯＳトランジスターＰ８と第九ＰＭＯＳトランジスターＰ９は、ソースを共用する。第八ＰＭＯＳトランジスターＰ８のソースは、ベースに接続され、第九ＰＭＯＳトランジスターＰ９のソースも、ベースに接続されている。第八ＰＭＯＳトランジスターＰ８のドレインは、接地されると共に、増幅管Ｍ１のソースに接続されている。

第九ＰＭＯＳトランジスターＰ９のドレインは、第十四ＮＭＯＳトランジスターＮ１４のソースと、レベルシフト回路１３の増幅管Ｍ１のベースと、第四ＮＭＯＳトランジスターＮ４のソースとに接続されている。且つ、第十四ＮＭＯＳトランジスターＮ１４のゲートは、レベルシフト回路１３の第四ＮＭＯＳトランジスターＮ４のソースに接続され、第十四ＮＭＯＳトランジスターＮ１４のドレインは、外部回路の負極「Ｂ−」に接続されている。

リチウム電池が充放電する過程において、ベーススイッチング回路１４が作動することができる。例えば、リチウム電池が放電する過程において、ロジック回路１５の制御Ｓｂiが出力した高レベル電圧は、第二インバーターＩ８により低レベル電圧に変換される。第八ＰＭＯＳトランジスターＰ８と第九ＰＭＯＳトランジスターＰ９は、導通され、第十四ＮＭＯＳトランジスターＮ１４はオフされる。

リチウム電池が過充電状態になる場合、増幅管Ｍ１のベース電圧（Ｖｓuｂ）を外部回路の負極「Ｂ−」と同様な電圧に変換しなければならない。そのため、第二インバーターＩ８が高電圧レベルを出力し、第八ＰＭＯＳトランジスターＰ８と第九ＰＭＯＳトランジスターＰ９がオフされ、第十四ＮＭＯＳトランジスターＮ１４が導通される。外部回路の負極「Ｂ−」がマイナス高圧になる場合、増幅管Ｍ１のベース電圧（Ｖｓuｂ）もマイナス高圧になる。マイナス高圧が高いソースドレイン電圧を有する第八及び第九ＰＭＯＳトランジスターＰ８及びＰ１０に受け入れられるので、図４に示されているクランプ回路１１と第三抵抗Ｒ３とが必要しなくなる。即ち、ベーススイッチング回路１４が、高いソースドレイン電圧特徴と低いゲートソース電圧特徴を有するＰＭＯＳトランジスターを使い、且つ１つのインバーターと低電圧ＮＭＯＳトランジスターを増加する場合、クランプ回路が必要しなくなり、且つベーススイッチング回路１４が高電圧を受けることもできる。

また、図４においてクランプ回路１１を用い、図４においてクランプ回路３０８を用いたが、実際の応用において、１つのクランプ回路を過電流保護回路、短絡保護回路、ベーススイッチング回路などに用いることができる。

図６は、本発明の他の実施例に係るリチウム電池保護回路６００を示す図である。図６に示されている保護回路６００と図３に示されている保護回路３００とが類似する。図６に示すとおり、本実施例のリチウム電池保護回路６００は、制御回路１６の中に集積されている過放電保護異常処理回路９をさらに含む。過放電保護異常処理回路９は、過放電保護回路１０に接続されている。

リチウム電池が放電する過程において、放電によりリチウム電池の電圧が過放電保護電圧（通常は２Ｖ〜２．５Ｖである）より低くなる場合、過放電保護回路１０が起動する。具体的には、過放電状態の信号が遅延回路１２を通過する場合、即ちリチウム電池の電圧が過放電保護電圧より低くなり、且つ持続時間が所定の持続時間を越える場合、ロジック回路３０２がレベルシフト回路３０６とベーススイッチング回路３０７とを介して増幅管Ｍ１をオフさせる。従って、リチウム電池がさらに放電することが停止される。且つ、ロジック回路３０２がシステム休止回路３０５を起動して、制御回路１６全体が休止状態になるようにして、制御回路１６による電力消耗を減らす。

リチウム電池が放電する過程において、何れかの異常が発生する可能性がある。前記異常により、リチウム電池の電圧が過放電保護電圧より低いという仮想が表示され、且つ過放電保護回路１０、ロジック回路３０２、システム休止回路３０５などによりシステムが休止状態になる恐れがある。しかし、実際的には、リチウム電池が過放電をしていない。保護回路６００は、このような異常が発生する時、システムを回復させて正常に作動するようにする。この場合、通常外部から回復信号又は復位信号を入力しなければならない。

前述した以外のことにより前述した問題が発生することを防ぎ、且つ外部の信号を入力することを避けるため、過放電保護異常処理回路９を制御回路１６に集積させる。過放電保護異常処理回路９は、過放電保護回路１０に接続されている。リチウム電池の電圧が過放電保護電圧より低くなる場合、過放電保護回路１０がまずリチウム電池の電圧状況を分析する。低電圧は、異常又は不正常の放電によることだと過放電保護回路１０が認定する場合、過放電保護異常処理回路９が前記異常又は不正常の放電を処理して、リチウム電池保護回路６００が休止状態から初期状態又は正常状態になるようにする。従って、保護回路６００を初期化するための外部復位信号が要らない。低電圧は、正常の放電によることだと過放電保護回路１０が認定し、且つ低電圧レベルの持続時間が所定時間を越える場合、ロジック回路３０２が次の処理ステップを起動する（例えば、休止状態を起動する）。

前述した方法とシステム、レベルシフト回路、ベース電圧スイッチング回路などは、高いソースドレイン電圧特徴を有するＰＭＯＳトランジスターと低電圧ＮＭＯＳトランジスターを用いる。クランプ回路、レベルシフト回路、ベース電圧スイッチング回路を集積したので、高いソースドレイン電圧特徴と高いゲートソース電圧特徴とを有するＰＭＯＳトランジスターとＮＭＯＳトランジスターを用いる必要がない。従って、保護回路と／又は他の設備のコストを大幅に減らすことができる。また、制御回路に過放電保護異常処理回路が集積されているので、異常な状況により過放電保護状態である休止状態になることを防ぎ、且つ外部の復位信号を入力して保護回路を初期化することを避けることができる。

本発明に記載されている実施例は、いずれかの半導体装置に用いることができる。本発明の実施例に対して容易に行うことができる色々な変換、改善は、当業者が容易に想到して得ることができるものである。

９ 過放電保護異常処理回路
１０ 過放電保護回路
１１ クランプ回路
１２ 遅延回路
１３ レベルシフト回路
１４ ベーススイッチング回路
１５ ロジック回路
１６ 制御回路
３００ リチウム電池保護回路
３０２ ロジック回路
３０３ 過電流保護回路
３０４ 短絡保護回路
３０５ システム休止回路
３０６ レベルシフト回路
３０７ ベーススイッチング回路
３０８ クランプ回路
４００ 保護回路
５００ リチウム電池保護回路
６００ リチウム電池保護回路
Ｂ− 外部回路の負極
Ｂ＋ 外部回路の正極
Ｃ１ コンデンサー
Ｒ１ 第一抵抗
Ｒ２ 第二抵抗
Ｍ１ 増幅管
Ｉｂ 電流源
Ｓｂｉ 接合点
Ｇｔｉ 接合点
ＧｔＤ 接合点
Ｐ ＰＭＯＳトランジスター
Ｎ ＮＭＯＳトランジスター
Ｉ８ 第二インバーター
Ｉ５ 第一インバーター
ｓｕｂ ベース

Claims (13)

1. 過充電保護回路と、
   前記過充電保護回路に接続され、且つ第一ロジック出力と第二ロジック出力を備えるロジック回路と、
   前記ロジック回路の第一ロジック出力と前記第二ロジック出力とに接続されて、過充電保護状態である時、前記第一ロジック出力と前記第二ロジック出力を高電圧レベルに変換するレベルシフト回路と、
   前記レベルシフト回路に接続されているベーススイッチング回路と、
   リチウム電池の負極と外部回路の負極との間に増幅管と、を含むリチウム電池保護回路において、
   前記レベルシフト回路は、
   前記第二ロジック出力に接続されている１つの第一インバーターと、
   少なくとも１つがソースドレイン高電圧とゲートソース低電圧とを有している複数のＰＭＯＳトランジスターと、
   少なくとも１つが低電圧ＮＭＯＳトランジスターである複数のＮＭＯＳトランジスターと、を含む、ことを特徴とするリチウム電池に接続されたリチウム電池保護回路。
2. 複数のＰＭＯＳトランジスターは、外部回路の負極のマイナス高圧を受けることができ、前記複数のＮＭＯＳトランジスターは、低電圧レベルのみを受けることができる、ことを特徴とする請求項１に記載のリチウム電池保護回路。
3. 前記ベーススイッチング回路は、増幅管のベースと、レベルシフト回路と、第一ロジック出力とに接続され、前記ベーススイッチング回路は、低電圧レベルを高電圧レベルに変換し、且つ前記第一ロジック出力に基づいて高電圧レベルを増幅管のベースとレベルシフト回路に提供する、ことを特徴とする請求項１に記載のリチウム電池保護回路。
4. 前記リチウム電池保護回路は、負電極とベーススイッチング回路との間に接続されているクランプ回路をさらに含み、前記クランプ回路は、過充電保護状態において、ベーススイッチング回路の１つのＮＭＯＳトランジスターのみが低電圧レベルを受けるようにする、ことを特徴とする請求項１に記載のリチウム電池保護回路。
5. 前記ベーススイッチング回路は、負極のマイナス高圧を受ける抵抗をさらに含み、前記抵抗は、過充電保護状態において少なくとも１つの低電圧ＮＭＯＳトランジスターを代替する、ことを特徴とする請求項３に記載のリチウム電池保護回路。
6. 前記リチウム電池保護回路は、過電流保護回路と、短絡保護回路と、クランプ回路とさらに含み、前記クランプ回路は、過電流保護回路、短絡保護回路とリチウム電池の負極との間に接続されて、過充電保護状態において、負電極上のマイナス高圧が過電流保護回路と短絡保護回路を破壊することを保護する、ことを特徴とする請求項１に記載のリチウム電池保護回路。
7. 前記第一ロジック出力は、第一トランジスター組に接続され、前記第一トランジスター組は、複数の直列ダイオード形に接続される第一組ＮＭＯＳトランジスターを含み、前記第一組ＮＭＯＳトランジスターは、一個の単独のＮＭＯＳトランジスターに接続されており、
   前記第二ロジック出力は、第二トランジスター組に接続され、前記第二トランジスター組は、複数の直列ダイオード形に接続される第二組ＮＭＯＳトランジスターを含み、前記第一組ＮＭＯＳトランジスターは、単独のＮＭＯＳトランジスターに接続され、他の一個の単独のＮＭＯＳトランジスターに並列接続されている、ことを特徴とする請求項１に記載のリチウム電池保護回路。
8. 前記複数のＰＭＯＳトランジスターは、第一〜第七である七個のＰＭＯＳトランジスターを含み、前記複数のＮＭＯＳトランジスターは、第一〜第十二である十二個のＮＭＯＳトランジスターを含み、第四ＮＭＯＳトランジスターは、第四ＰＭＯＳトランジスターを介して前記第一ロジック出力に接続されており、第一トランジスター組は、直列接続されている第五ＮＭＯＳトランジスターと、第六ＮＭＯＳトランジスターと、第七ＮＭＯＳトランジスターとを含み、且つ直列接続された３つのＮＭＯＳトランジスターは、第四ＮＭＯＳトランジスターに接続されており、第八ＮＭＯＳトランジスターは、第六ＰＭＯＳトランジスターを介して前記第二ロジック出力に接続されており、直列接続されている第九ＮＭＯＳトランジスターと、第十ＮＭＯＳトランジスターと、第十一ＮＭＯＳトランジスターとから構成される第二トランジスター組は、第八ＮＭＯＳトランジスターに接続され、第七ＰＭＯＳトランジスターは、第一インバーターを介して第二ロジック出力に接続されており、第十二ＮＭＯＳトランジスターのゲートとソースは、第八ＮＭＯＳトランジスターのドレインとソースにそれぞれ接続されており、前記第十二ＮＭＯＳトランジスターのドレインは、増幅管のゲートに接続されている、ことを特徴とする請求項１に記載のリチウム電池保護回路。
9. 前記ベーススイッチング回路は、前記前記第一ロジック出力に接続されている第二インバーターを含む、ことを特徴とする請求項１に記載のリチウム電池保護回路。
10. 過放電保護回路と、過放電保護回路に接続されてリチウム電池保護回路が休止状態から初期状態になるようにする過放電保護異常処理回路とをさらに含む、ことを特徴とする請求項１に記載のリチウム電池保護回路。
11. 第一ロジック出力と第二ロジック出力を備えるロジック回路と、
    前記ロジック回路の第一ロジック出力と前記第二ロジック出力とに接続されて、過充電保護状態である時、前記第一ロジック出力と前記第二ロジック出力の電圧を高電圧レベルに変換するレベルシフト回路と、
    前記レベルシフト回路に接続されているベーススイッチング回路と、
    リチウム電池の負極と外部回路の負極との間に増幅管と、を含むリチウム電池保護回路において、
    前記レベルシフト回路は、
    第二トランジスターを介して前記第一ロジック出力に接続されている第一トランジスターと、
    直列接続される第三トランジスターを備え、且つ前記第一トランジスターのソースとドレインに並列接続されている第一トランジスター組と、
    第五トランジスターを介して前記第二ロジック出力に接続されている第四トランジスターと、を含み、
    第二トランジスター組は、直列接続される第六トランジスターを含み、且つ第四トランジスターのソースとドレインに並列接続されている、ことを特徴とするリチウム電池保護回路。
12. 前記ベーススイッチング回路は、前記第一ロジック出力、レベルシフト回路中の第一トランジスターと第四トランジスターに接続され、且つレベルシフト回路に第一ロジック出力に基づいた電圧を提供する、ことを特徴とする請求項１１に記載のリチウム電池保護回路。
13. 前記ベーススイッチング回路は、第一ロジック回路に接続されているインバーターと、ゲートがインバーターの出力端に接続されている第七トランジスターとをさらに含む、ことを特徴とする請求項１２に記載のリチウム電池保護回路。