JP5663783B2 - ２次電池保護回路とバッテリ装置 - Google Patents

２次電池保護回路とバッテリ装置 Download PDF

Info

Publication number
JP5663783B2
JP5663783B2 JP2010041385A JP2010041385A JP5663783B2 JP 5663783 B2 JP5663783 B2 JP 5663783B2 JP 2010041385 A JP2010041385 A JP 2010041385A JP 2010041385 A JP2010041385 A JP 2010041385A JP 5663783 B2 JP5663783 B2 JP 5663783B2
Authority
JP
Japan
Prior art keywords
secondary battery
circuit
voltage level
overdischarge
cell balance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010041385A
Other languages
English (en)
Other versions
JP2011182484A (ja
Inventor
荒井　邦彰
邦彰 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Electronic Devices Co Ltd
Original Assignee
Ricoh Electronic Devices Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010041385A priority Critical patent/JP5663783B2/ja
Application filed by Ricoh Electronic Devices Co Ltd filed Critical Ricoh Electronic Devices Co Ltd
Priority to KR1020127021966A priority patent/KR101438295B1/ko
Priority to US13/578,781 priority patent/US9106081B2/en
Priority to EP11747270.4A priority patent/EP2539988A4/en
Priority to CA2790410A priority patent/CA2790410A1/en
Priority to PCT/JP2011/053602 priority patent/WO2011105309A1/en
Priority to CN2011800208023A priority patent/CN102870313A/zh
Publication of JP2011182484A publication Critical patent/JP2011182484A/ja
Application granted granted Critical
Publication of JP5663783B2 publication Critical patent/JP5663783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00—Safety devices for primary or secondary batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Battery Mounting, Suspending (AREA)

Description

本発明は、遅延時間を複数持つ複合型の電源ICの電圧レギュレータや電圧検出器、特に携帯電子機器などに用いる２次電池のバッテリパック（バッテリ装置）に内蔵されているリチウムイオン電池などを、過充電、過放電、充電過充電、放電過充電、短絡電流等から保護する技術に係り、特に、複数のバッテリ（セル）を直列に接続して電圧を上げたセルパック（多直パック）からなるバッテリ装置における満充電時の電圧バラツキを効率的に押さえるのに好適な技術に関するものである。
複数の２次電池（セル）を直列に接続して電圧を上げたセルパック（多直パック）からなるバッテリ装置における充電時・放電時の状態を監視する技術として、例えば特許文献１に記載のものがある。この特許文献１においては、充電中に過電流を検出した場合、充電禁止信号が入力されても、この充電禁止信号をキャンセルすることにより、負荷に電池電圧を供給できないロックモードを防止する技術が記載されている。
また、特許文献２においては、バッテリ電圧が、一定の電圧以上になるとセルバランスを取り始める保護回路が記載されている。この技術によれば、ある一定の電圧以上になった場合においてセルバランスを取ることができる。
尚、セルバランスとは、電池パック（多直パック）を構成する各バッテリの自己放電の大きさの相違（自己放電のアンバランス）に起因する各バッテリの充電量の差異を補正する（セルアンバランス補正）技術であり、特に大規模な直列電池パックでは、このセルバランス（セルアンバランス補正）を行う必要がある。
上述の特許文献２に記載の技術では、各バッテリ毎に、過放電を検出する回路（過放電検出回路）と過充電を検出する回路（過充電検出回路）および各バッテリに並列接続されたスイッチをオン・オフ制御する回路（セルバランス回路）を設け、充電中には、過充電検出回路の過充電検出結果に基づきセルバランス回路により、バッテリに並列接続されたスイッチをオン制御してセルバランスをとり、放電中には、過放電検出回路の過放電検出動作に基づき、過充電検出回路とセルバランス回路をオフ制御して消費電力を小さくして放電スピードを遅くすることでセルバランスをとる。
すなわち、各バッテリで特性バラツキが生じたことにより、放電中に１つのバッテリの電圧が他のバッテリの電圧よりも早く、過放電検出電圧よりも低くなった場合、当該バッテリの電圧低下を検出した当該バッテリの状態監視回路からの検出結果に基づき放電を禁止するが、当該バッテリの状態監視回路の消費電力が他のバッテリの状態監視回路よりも消費電力が小さい分、当該バッテリの放電スピードが他のバッテリよりの放電スピードよりも遅くなり、他のバッテリは今まで通りに放電するので、当該バッテリの電圧と他のバッテリの電圧を揃える（セルバランスをとる）ことができる。
また、各バッテリで特性バラツキが生じたことにより、充電中に、直列接続されたバッテリの１つの電圧が他のバッテリの電圧より早く所定のセルバランス電圧以上になると、当該バッテリに並列接続されたスイッチをオンして、当該バッテリを放電することで、セルバランスをとることができる。
このように、この技術では、各バッテリ毎に、過放電を検出する回路（過放電検出回路）と過充電を検出する回路（過充電検出回路）および各バッテリに並列接続されたスイッチをオン・オフ制御する回路（セルバランス回路）を設け、充電中には、過充電検出回路の過充電検出結果に基づきセルバランス回路により、バッテリに並列接続されたスイッチをオン制御してセルバランスをとるが、放電中には、過放電検出回路の過放電検出動作に基づき、過充電検出回路とセルバランス回路をオフ制御して消費電力を小さくして放電スピードを遅くすることでセルバランスをとっている。
すなわち、過放電検出時には、セルバランス回路によるスイッチのオン・オフ制御は行わずに、過充電検出回路とセルバランス回路をオフ制御して消費電力を小さくして、過放電が検出されたバッテリ自身の放電スピードを遅くすることでセルバランスをとっているだけであり、過放電が検出されたバッテリ以外のバッテリの放電スピードを積極的に早くすることはできない。
これは、この技術では、各バッテリ毎に、個別に独立して、セルバランス用のスイッチをオン・オフ制御する構成となっているためである。
また、このように、各バッテリ毎に個別に独立してセルバランス用のスイッチをオン・オフ制御する構成となっているため、各スイッチを連動させての、放電時・充電時のセルバランス制御を行うことができない。
解決しようとする問題点は、従来の技術では、各バッテリ毎に、個別に独立して、セルバランス用のスイッチをオン・オフ制御する構成となっているため、スイッチによるセルバランス動作は、充電時のみ可能であり、放電時にはスイッチによるセルバランス動作は利用できない点と、各スイッチを連動させての、放電時・充電時のセルバランス制御を行うことができない点である。
本発明の目的は、これら従来技術の課題を解決し、過放電が検出されたバッテリ以外のバッテリの放電スピードを積極的に早くすることで、放電に対するセルバランスの効率化を可能とすると共に、１つのバッテリの電圧状態に応じて、他の各バッテリに対するセルバランス制御を可能とすることである。
上記目的を達成するため、本発明は、複数の２次電池を直列に接続してなるセルパックのセルバランス制御を行う２次電池保護回路であって、
上記複数の２次電池のそれぞれに並列に接続される複数のセルバランス用スイッチ手段と、復帰電圧レベル以上の出力電圧となっている前記２次電池に接続された上記セルバランス用スイッチ手段のそれぞれをオンし、全ての前記２次電池の出力電圧が上記復帰電圧レベル以上になると各セルバランス用スイッチ手段をオフする充電スイッチ制御手段とを有し、
前記復帰電圧レベルは、満充電よりも小さい電圧レベルであることを特徴とする。
本発明によれば、各セル（２次電池）毎に設けられた放電監視手段、充電監視手段、放電パス形成スイッチ等の制御を連携させて行うことができ、１つの２次電池の電圧状態に応じて、他の２次電池に対するセルバランス制御が可能となる。例えば、１つのセルの過放電検出により形成された他の２次電池の放電パスの遮断を早めることで、セルバランスをとりながらの充電時における各２次電池の満充電までに要する時間を短縮することが可能となる。
本発明に係る２次電池保護回路の回路構成例を示す回路図である。 図１における２次電池保護回路の動作例を示すタイムチャートである。
以下、図を用いて本発明を実施するための形態例を説明する。図１において、cell1〜cell5はバッテリ（２次電池）、R11〜R14，R21〜R24，R31〜R34，R41〜R44，R51〜R54は抵抗、M11，M12，M21，M22，M31，M32，M41，M42，M51，M52はトランジスタスイッチ（NMOS）、NOR1〜６は否定論理和回路（NOR回路）、COMP1〜5は比較器、VC1〜5，VSSはバッテリ端子、CB1〜5はスイッチ制御端子、VREF1〜5は参照電圧であり、本発明に係る２次電池保護回路を構成している。この２次電池保護回路は、いわゆるノートパソコン等に用いられる、リチウムイオン電池などを複数直列に接続してなるバッテリ装置等に設けられる。
このような構成により、本例の２次電池保護回路は、充電時に、出力電圧が予め設定された復帰電圧レベル以上の２次電池cell1〜cell5に接続された各セルバランス用のトランジスタスイッチ（NMOS）M11，M21，M31，M41，M51のそれぞれをオンし、全ての２次電池cell1〜cell5の出力電圧が復帰電圧レベル以上になると各トランジスタスイッチ（NMOS）M11，M21，M31，M41，M51をオフにすることで、満充電時の各２次電池cell1〜cell5の電圧バラツキを抑えることができる。
すなわち、本例の２次電池保護回路においては、２以上ｎ個（本例ではｎ＝5）の２次電池cell1〜cell5を直列に接続してなるセルパックの過放電状態を検出して、セルパックの放電を停止させるための過放電検出信号VDETB2を出力する。尚、この過放電検出信号VDETB2は否定回路（NOT）によりVDET2に変換されDout端子から出力される。
トランジスタスイッチ（NMOS）M11，M21，M31，M41，M51は、本発明に係るセルバランス用スイッチ手段を構成し、それぞれ、ｎ個（５個）の２次電池cell1〜cell5のそれぞれに並列に接続される。
また、比較器COMP1〜5と抵抗R11〜54および参照電圧VREF1〜5と否定論理和回路（NOR回路）NOR6は、本発明に係る過放電検出信号出力手段を構成し、＋端子と−端子における負荷接続時に、ｎ個（５個）の２次電池cell1〜cell5の少なくとも１つが、当該２次電池cell1〜cell5の出力電圧が予め定められた検出電圧レベルVDET以下に低下した過放電状態になると、過放電検出信号VDETB2を出力する。
また、比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6は、本発明に係る放電スイッチ制御手段を構成し、過放電検出信号出力手段を構成する否定論理和回路（NOR回路）NOR6が過放電検出信号VDETB2を出力すると、過放電状態となった例えば２次電池cell1以外の各２次電池cell2〜5に接続されたセルバランス用スイッチ手段としてのトランジスタスイッチ（NMOS）M21，M31，M41，M51のそれぞれをオンして当該２次電池cell2〜5を放電させる抵抗R21〜31を含むパス回路を形成する。
そして、比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6は、本発明に係る充電スイッチ制御手段を構成し、ｎ個（５個）の２次電池cell1〜5の少なくとも１つ、例えば２次電池cell1が過放電状態からの、＋端子と−端子を介しての充電時、全ての２次電池cell1〜5の出力電圧が、検出電圧レベルVDET以上で予め設定された復帰電圧レベルVREF以上になるまで、各セルバランス用スイッチとしてのトランジスタスイッチ（NMOS）M21，M31，M41，M51をオンにする。
あるいは、トランジスタスイッチ（NMOS）M11，M21，M31，M41，M51は、本発明に係るセルバランス用スイッチ手段を構成し、それぞれ、ｎ個（５個）の２次電池cell1〜cell5のそれぞれに並列に接続され、また、比較器COMP1〜5と抵抗R11〜54および参照電圧VREF1〜5は、本発明に係る過放電検出信手段を構成し、＋端子と−端子における負荷接続時に、それぞれ対応する２次電池cell1〜cell5の出力電圧が予め定められた検出電圧レベルVDET以下に低下した過放電状態を個別に検出する。
さらに、否定論理和回路（NOR回路）NOR6は、本発明に係る過放電検出信号出力手段を構成し、比較器COMP1〜5と抵抗R11〜54および参照電圧VREF1〜5はからなる各過放電検出手段の少なくとも１つが過放電状態を検出すると過放電検出信号を出力し、また、比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6は、本発明に係る放電スイッチ制御手段を構成し、過放電検出信号出力手段を構成する否定論理和回路（NOR回路）NOR6が過放電検出信号VDETB2を出力すると、過放電状態となった例えば２次電池cell1以外の各２次電池cell2〜5に接続されたセルバランス用スイッチ手段としてのトランジスタスイッチ（NMOS）M21，M31，M41，M51のそれぞれをオンして当該２次電池cell2〜5を放電させる抵抗R21〜31を含むパス回路を形成する。
そして、比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6は、本発明に係る充電スイッチ制御手段を構成し、ｎ個（５個）の２次電池cell1〜5の少なくとも1つ、例えば２次電池cell1が過放電状態からの、＋端子と−端子を介しての充電時、全ての２次電池cell1〜5の出力電圧が、検出電圧レベルVDET以上で予め設定された復帰電圧レベルVREF以上になるまで、各セルバランス用スイッチとしてのトランジスタスイッチ（NMOS）M21，M31，M41，M51をオンにする。
あるいは、トランジスタスイッチ（NMOS）M11，M21，M31，M41，M51は、本発明に係るセルバランス用スイッチ手段を構成し、それぞれ、ｎ個（５個）の２次電池cell1〜cell5のそれぞれに並列に接続され、また、比較器COMP1〜5と抵抗R11〜54および参照電圧VREF1〜5は、本発明に係る過放電検出信手段を構成し、＋端子と−端子における負荷接続時に、それぞれ対応する２次電池cell1〜cell5の出力電圧が予め定められた検出電圧レベルVDET以下に低下した過放電状態を個別に検出する。
さらに、否定論理和回路（NOR回路）NOR6は、本発明に係る過放電検出信号出力手段を構成し、比較器COMP1〜5と抵抗R11〜54および参照電圧VREF1〜5はからなる各過放電検出手段の少なくとも１つが過放電状態を検出すると過放電検出信号を出力し、また、抵抗R12〜54とトランジスタスイッチM12，M22，M32，M42，M52は、本発明に係る検出レベル変更手段を構成し、過放電検出信号出力手段を構成する否定論理和回路（NOR回路）NOR6が過放電検出信号VDETB2を出力すると、過放電状態となった例えば２次電池cell1以外の各２次電池cell2〜5に対する、比較器COMP1〜5と抵抗R11〜54および参照電圧VREF1〜5からなる過放電検出手段による過放電状態の検出電圧を、検出電圧レベルVDET以上に設定された復帰電圧レベルVREFに変更する。
さらに、比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6は、本発明に係る第１，第２の放電スイッチ制御手段を構成し、過放電検出信号出力手段を構成する否定論理和回路（NOR回路）NOR6が過放電検出信号VDETB2を出力すると、過放電状態となった例えば２次電池cell1以外の各２次電池cell2〜5に接続されたセルバランス用スイッチ手段としてのトランジスタスイッチ（NMOS）M21，M31，M41，M51のそれぞれをオンして当該２次電池cell2〜5を放電させる抵抗R21〜31を含むパス回路を形成すると共に、比較器COMP1〜5と抵抗R11〜54および参照電圧VREF1〜5からなる各過放電検出手段が、抵抗R12〜54とトランジスタスイッチM12，M22，M32，M42，M52からなる検出レベル変更手段により変更された復帰電圧レベルVREF以下に出力電圧が低下した過放電状態の２次電池cell2〜5を検出すると、検出した過放電状態の２次電池cell2〜5に接続されたセルバランス用スイッチ手段としての当該トランジスタスイッチ（NMOS）M21，M31，M41，M51をオフして当該２次電池cell2〜5を放電させるパス回路を遮断する。
そして、比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6は、本発明に係る充電スイッチ制御手段を構成し、ｎ個（５個）の２次電池cell1〜5の少なくとも１つ、例えば２次電池cell1が過放電状態からの、＋端子と−端子を介しての充電時、全ての２次電池cell1〜5の出力電圧が、検出電圧レベルVDET以上で予め設定された復帰電圧レベルVREF以上になるまで、各セルバランス用スイッチとしてのトランジスタスイッチ（NMOS）M21，M31，M41，M51をオンにする。
このように、本例の２次電池保護回路では、各２次電池（バッテリ）cell1〜5毎に設けられたセルバランス用のトランジスタスイッチ（NMOS）M21，M31，M41，M51を、他の２次電池（バッテリ）cell1〜5の出力電圧の上下に連動させて、オン・オフ制御する構成とし、セルバランス用の各トランジスタスイッチ（NMOS）M21，M31，M41，M51による２次電池（バッテリ）cell1〜5に対するセルバランス動作を、充電時のみでなく、放電時にも可能となる。
これにより、過放電が検出された例えば２次電池（バッテリ）cell1以外の２次電池（バッテリ）cell2〜5の放電スピードを積極的に早くすることができ、放電に対するセルバランスの効率化が可能となる。
また、抵抗R12〜54とトランジスタスイッチM12，M22，M32，M42，M52からなる検出レベル変更手段により、１つのバッテリの電圧状態に応じて、他の各バッテリに対するセルバランス制御を変動して行うことができる。
以下、図１に示す２次電池保護回路の構成と動作の詳細を説明する。尚、図１においては、一般的な保護回路から、本発明に関連する機能部部を抜き出した回路を示す。
まず、比較器COMP1〜COMP5の検出電圧レベルVDETと復帰電圧レベルVREFについて説明する。
比較器COMP1〜5の反転レベルは、否定論理和回路（NOR回路）NOR6の出力がハイ（VDET2B=H）で、各比較器COMP1〜5（コンパレーター）のヒステリシス用のトランジスタスイッチM12,M22,M32,M42,M52が、ON（オン）の時は以下のようになり、この反転レベルを過放電検出レベル（検出電圧レベル）とする。
比較器COMP1の反転レベル（検出電圧レベル）は、「（VC1-VC2）×R13/（R12+R13）=VREF1」であり、このレベルをVDET21とする。
比較器COMP2の反転レベル（検出電圧レベル）は、「（VC2-VC3）×R23/（R22+R23）=VREF2」であり、このレベルをVDET22とする。
比較器COMP3の反転レベル（検出電圧レベル）は、「（VC3-VC4）×R33/（R32+R33）=VREF3」であり、このレベルをVDET23とする。
比較器COMP4の反転レベル（検出電圧レベル）は、「（VC4-VC5）×R43/（R42+R43）=VREF4」であり、このレベルをVDET24とする。
比較器COMP5の反転レベル（検出電圧レベル）は、「（VC5-VSS）×R53/（R52+R53）=VREF5」であり、このレベルをVDET25とする。
否定論理和回路（NOR回路）NOR6の出力VDET2B=Lで、各比較器（コンパレータ）のヒステリシス用のトランジスタスイッチM12,M22,M32,M42,M52がオフ（OFF）の時は、比較器COMP1〜5の反転レベルは、以下のようになる。この反転レベルを過放電復帰レベル（復帰電圧レベル）とする。
比較器COMP1の反転レベル（復帰電圧レベル）は、「（VC1-VC2）×(R13+R14)/（R12+R13+R14）=VREF1」であり、このレベルをVREL21とする。
比較器COMP2の反転レベル（復帰電圧レベル）は、「（VC2-VC3）×(R23+R24)/（R22+R23+R24）=VREF2」であり、このレベルをVREL22とする。
比較器COMP3の反転レベル（復帰電圧レベル）は、「（VC3-VC4）×(R33+R34)/（R32+R33+R34）=VREF3」であり、このレベルをVREL23とする。
比較器COMP4の反転レベル（復帰電圧レベル）は、「（VC4-VC5）×(R43+R44)/（R42+R43+R44）=VREF4」であり、このレベルをVREL24とする。
比較器COMP5の反転レベル（復帰電圧レベル）は、「（VC5-VSS）×(R53+R54)/（R52+R53+R54）=VREF5」であり、このレベルをVREL25とする。
次に、図１における構成での過放電検出復帰動作の概要を以下に示す。
全２次電池（バッテリ、セル）が過放電復帰電圧レベル（復帰電圧レベル）以上にある場合において、２次電池cell1のみの電圧が下降していく場合を例に以下説明する。
全２次電池（バッテリ、セル）が過放電復帰電圧レベル（復帰電圧レベル）以上にある時は、否定論理和回路（NOR回路）NOR6の出力VDET2Bはハイ（H）であり、トランジスタスイッチM12,M22,M23,M24,M25のNchMOSFETはONしている。
この時、２次電池cell1の出力電圧が下降し、抵抗R12,R13で分圧される比較器COMP1の-入力電圧が、VREF1電圧を下回ると、比較器COMP1の出力であるVD21信号は、ロジックレベルLからHになる。
VD21信号は、否定論理和回路（NOR回路）NOR6に入力されて、否定論理和回路（NOR回路）NOR6の出力VDET2B信号はHからLになる。尚、否定論理和回路（NOR回路）NOR6の出力VDET2B信号はインバーターに入力されてVDET2はLからHとなる。これにより過放電検出が行われて、Dout端子に、過放電検出信号を出力することになる。
また、この時、否定論理和回路（NOR回路）NOR6の出力VDET2BがHからLになるため、各トランジスタスイッチM12,M22,M23,M24,M25のNchMOSFETはOFFとなる。
これにより、抵抗R12,R13で分圧されていた比較器COMP1の-入力電圧が、抵抗R12,R13,R14で分圧されることになり、比較器COMP1の-入力電圧が上昇し、これにより、VD21がLに戻りにくくするためのヒステリシスができる。
次に、上述の状態から、２次電池cell1の電圧が上昇する場合を以下に示す。
２次電池cell1の電圧が上昇し、抵抗R12,R13,R14で分圧される比較器COMP1の-入力電圧が、VREF1電圧を上回ると、比較器COMP1の出力であるVD21信号は、ロジックレベルHからLになる。
このVD21信号は、否定論理和回路（NOR回路）NOR6に入力されて、否定論理和回路（NOR回路）NOR6の出力VDET2B信号はLからHになる。尚、VDET2B信号はインバーターに入力されてVDET2はHからLになる。これにより過放電復帰が行われて、DOUT端子に、過放電未検出信号を出力することになる。
また、この時、否定論理和回路（NOR回路）NOR6の出力VDET2BがLからHになるため、トランジスタスイッチM12,M22,M23,M24,M25のNchMOSFETはONする。
これにより、抵抗R12,R13,R14で分圧されていた比較器COMP1の-入力電圧が、抵抗R12,R13で分圧されることになり、比較器COMP1の-入力電圧が下降し、VD21がHに戻りにくくするためのヒステリシスができる。
本例の２次電池保護回路は、これらの過放電検出復帰動作時に、セルバランス用のトランジスタスイッチM12,M22,M23,M24,M25をON,OFFさせ、過放電状態からの充電初期にセルバランスを取る。
以下、図２を用いて、本例の２次電池保護回路の動作説明を行う。
図２における第１の期間（図中、丸付数字１で記載）においては、２次電池cell1〜cell5の全てが、過放電検出レベル（検出電圧レベル）以上にあるため、VD21, VD22, VD23, VD24, VD25はLとなっている。この時、否定論理和回路（NOR回路）NOR6の出力VDET2B=Hで、各比較器COMP1〜5のヒステリシス用のトランジスタスイッチM12,M22,M32,M42,M52は、ONしており、比較器COMP1〜5の反転レベルは、VDET21、VDET22、VDET23、VDET24、VDET25となっている。
第２の期間（図中、丸付数字２で記載）においては、２次電池cell1が、VDET2検出レベルを下回ったため、VD21=Hとなり、否定論理和回路（NOR回路）NOR6の出力VDET21B=Lとなり、比較器COMP1〜5のヒステリシス用のトランジスタスイッチM12,M22,M32,M42,M52はOFFし、比較器COMP1〜5の反転レベルは、VREL21、VREL22、VREL23、VREL4、VREL25となる。
２次電池cell2〜cell5は、VREL２以上のため、VD22,VD23,VD24,VD25はLであり、否定論理和回路（NOR回路）NOR6の出力VDET21B=Lのため、否定論理和回路（NOR回路）NOR2,NOR3,NOR4,NOR5の出力であるCB2,CB3,CB4,CB5はHとなる。
出力CB2,CB3,CB4,CB5がHとなると、トランジスタスイッチM21,M22,M23,M24,M25がONし、セルバランスをとるために放電したり、充電電流を逃がすための電流パスが、各２次電池cell2,cell3,cell4,cell5にできることになる。この第２の期間では、２次電池cell2の電圧が降下している。
第３の期間（図中、丸付数字３で記載）においては、放電により２次電池cell2がVREL22を下回るため、VD22=Hとなる。よって、CB2=Lとなり、トランジスタスイッチM21はOFFとなり、２次電池cell2に並列にできていた電流パスが遮断され、２次電池cell2の放電が停止する。
第４の期間（図中、丸付数字４で記載）においては、放電により２次電池cell3の電圧が下がり始める。
そして、第５の期間（図中、丸付数字５で記載）において、２次電池cell3の電圧がVREL23を下回るため、VD23=Hとなる。よって、CB3=Lとなり、トランジスタスイッチM31はOFFとなり、２次電池cell3に並列にできていた電流パスが遮断され、２次電池cell3の放電が停止する。
このように、２次電池cell2およびcell3は、２次電池cell1の過放電検出レベルVDET21よりも高い検出レベル（VREL）において、セルバランス用の放電が停止する。これにより、充電時における満充電までにかかる時間が短縮される。
第６の期間（図中、丸付数字６で記載）においては、２次電池cell4およびcell5に関して、２次電池cell2およびcell3と同様の動作が発生するが、ここでは説明を簡単にするため省略し、その後の充電動作に移行する。
第７の期間（図中、丸付数字７で記載）においては、第６の期間での充電開始に伴い２次電池cell3の電圧が上昇して、VREL23を上回るため、VD23=Lとなる。よって、CB3=Hとなり、トランジスタスイッチM31はONとなり、２次電池cell3に並列に電流パスができることになる。
また、第８の期間（図中、丸付数字８で記載）においては、２次電池cell2がVREL22を上回るため、VD22=Hとなる。よって、CB2=Hとなり、トランジスタスイッチM21はONとなり、２次電池cell2に並列に電流パスができることになる。
このように、第７，８の期間において２次電池cell2,3に並列な電流パスを形成することで、２次電池cell2,3のさらなる電圧上昇を抑えて、各２次電池cell2,3に対する過充電制御を行うことができる。
尚、第６の期間においては、第７，８の期間における各２次電池cell2,3に対する過充電制御と同じ制御が、各２次電池cell4,5に対して行われている。
第９の期間（図中、丸付数字９で記載）においては、２次電池cell1がVREL21を上回るため、VD21=Lとなる。
この段階で、全２次電池（セル）の電圧がVREL2より高いので、否定論理和回路（NOR回路）NOR6の出力VDET2B=Hとなる。
この否定論理和回路（NOR回路）NOR6の出力VDET2B=Hのため、否定論理和回路（NOR回路）NOR2,NOR3,NOR4,NOR5の出力である6CB2,CB3,CB4,CB5はロー（L）となり、トランジスタスイッチM21,M31,M41,M51はOFFとなり、２次電池cell2,cell3,cell4,cell5に並列にできていた電流パスが遮断される。
以上の動作により、少なくとも１つの２次電池（セル）で過放電を検出した場合、過放電復帰電圧以上のセルはNchMOSFETからなるトランジスタスイッチ（M11,M21,M31,M41,M51）により、放電される。
これにより、少なくとも１つのセルが過放電にある状態から充電させた場合、過放電復帰電圧（復帰電圧レベル）付近で、一旦、全２次電池（セル）がバランスし、バランスした状態から、満充電を目指して充電されることになる。これにより、満充電時の電圧バラツキを抑えることができる。
以上、図１，図２を用いて説明したように、本例の２次電池保護回路では、複数の２次電池cell1〜5を直列に接続してなるセルパックのセルバランス制御を行う２次電池保護回路であって、複数の２次電池cell1〜5のそれぞれに並列に接続される複数のセルバランス用スイッチとしてのトランジスタスイッチM11,M21,M31,M41,M51と、充電時に、出力電圧が予め設定された復帰電圧レベルVREＬ以上の２次電池cell1〜5に接続されたトランジスタスイッチM11,M21,M31,M41,M51のそれぞれをオンし、全ての２次電池cell1〜5の出力電圧が復帰電圧レベルVREＬ以上になると各トランジスタスイッチM11,M21,M31,M41,M51をオフする充電スイッチ制御手段（比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6からなる）とを有する構成とする。
より詳細には、２以上ｎ個の２次電池cell1〜5を直列に接続してなるセルパックのセルバランス制御を行う２次電池保護回路であって、ｎ個の２次電池cell1〜5のそれぞれに並列に接続されるｎ個のセルバランス用スイッチ手段としてのトランジスタスイッチM11,M21,M31,M41,M51と、ｎ個の２次電池cell1〜5のそれぞれの出力電圧が予め定められた検出電圧レベルVDET以下に低下した過放電状態を個別に検出するｎ個の過放電検出手段（比較器COMP1〜5と抵抗R11〜54および参照電圧VREF1〜5と否定論理和回路（NOR回路）NOR6からなる）と、このｎ個の過放電検出手段の少なくとも１つが過放電状態を検出すると過放電検出信号を出力する過放電検出信号出力手段（否定論理和回路（NOR回路）NOR6からなる）と、この過放電検出信号出力手段が過放電検出信号を出力すると、過放電状態となった２次電池以外の各２次電池に対する各過放電検出手段による過放電状態の検出電圧を、検出電圧レベル以上で予め設定された復帰電圧レベルに変更する検出レベル変更手段（抵抗R12〜54とトランジスタスイッチM12，M22，M32，M42，M52からなる）と、過放電検出信号出力手段が過放電検出信号を出力すると、過放電状態となった２次電池以外の各２次電池に接続されたセルバランス用スイッチ手段のそれぞれをオンして当該２次電池を放電させるパス回路を形成する第１の放電スイッチ制御手段（比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6からなる）と、過放電検出手段が、検出レベル変更手段により変更された復帰電圧レベル以下に出力電圧が低下した過放電状態の２次電池を検出すると、検出した過放電状態の２次電池に接続されたセルバランス用スイッチ手段をオフして当該２次電池を放電させるパス回路を遮断する第２の放電制御手段（比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6からなる）と、充電時、出力電圧が検出電圧レベル以上で予め設定された復帰電圧レベル以上の２次電池に接続されたセルバランス用スイッチ手段のそれぞれをオンし、全ての２次電池の出力電圧が復帰電圧レベル以上になると各セルバランス用スイッチ手段をオフする充電スイッチ制御手段（比較器COMP1〜5と否定論理和回路（NOR回路）NOR1〜5および否定論理和回路（NOR回路）NOR6からなる）とを有する構成とする。
このような構成とすることにより、本例の２次電池保護回路によれば、各セル（２次電池）毎に設けられた放電状態を監視する手段、充電状態を監視する手段、放電用パスを形成するスイッチ等の各制御を連携させて行うことができ、１つの２次電池の電圧状態に応じて、他の２次電池に対するセルバランス制御が可能となる。
例えば、二次電池を過放電以下から充電していく際に、過放電復帰電圧VREL付近でバランスさせてから、充電させることができ、満充電時の電圧バラツキを抑えることができると共に、１つのセルの過放電検出により形成された他の２次電池の放電パスの遮断を早める（VDET→VREL）ことで、セルバランスをとりながらの充電時における各２次電池の満充電までに要する時間を短縮することが可能となる。
尚、本発明は、図１，図２を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、５個のセル（２次電池）からなるセルパックを例に説明したが、セル（２次電池）の数は、３，４個等、２以上で良い。
また、本例の２次電池保護回路をバッテリ装置に設けた構成とすることにより、充電性能の良いバッテリ装置とすることができる。
cell1〜cell5：バッテリ（２次電池）、R11〜R14，R21〜R24，R31〜R34，R41〜R44，R51〜R54：抵抗、M11，M12，M21，M22，M31，M32，M41，M42，M51，M52：トランジスタスイッチ（NMOS）、NOR1〜６：否定論理和回路（NOR回路）、COMP1〜5：比較器、VC1〜5，VSS：バッテリ端子、CB1〜5：スイッチ制御端子、VREF1〜5：参照電圧。
特許３８６３０３１号公報 特開２００８−２７８６８８号公報

Claims (7)

  1. 複数の２次電池を直列に接続してなるセルパックのセルバランス制御を行う２次電池保護回路であって、
    上記複数の２次電池のそれぞれに並列に接続される複数のセルバランス用スイッチ手段と、
    復帰電圧レベル以上の出力電圧となっている前記２次電池に接続された上記セルバランス用スイッチ手段のそれぞれをオンし、全ての前記２次電池の出力電圧が上記復帰電圧レベル以上になると各セルバランス用スイッチ手段をオフする充電スイッチ制御手段とを有し、
    前記復帰電圧レベルは、満充電よりも小さい電圧レベルであることを特徴とする２次電池保護回路。
  2. 複数の２次電池を直列に接続してなるセルパックのセルバランス制御を行う２次電池保護回路であって、
    上記複数の２次電池のそれぞれに並列に接続される複数のセルバランス用スイッチ手段と、
    負荷接続時に上記複数の２次電池の少なくとも１つの出力電圧が、予め定められた検出電圧レベル以下に低下した過放電状態になると、過放電検出信号を出力する過放電検出信号出力手段と、
    該過放電検出信号出力手段が上記過放電検出信号を出力すると、過放電状態となった２次電池以外の各２次電池に接続された上記セルバランス用スイッチ手段のそれぞれをオンして当該２次電池を放電させるパス回路を形成する放電スイッチ制御手段と、
    充電時に、出力電圧が復帰電圧レベル以上の２次電池に接続された上記セルバランス用スイッチ手段のそれぞれをオンし、全ての２次電池の出力電圧が上記復帰電圧レベル以上になると各セルバランス用スイッチ手段をオフする充電スイッチ制御手段とを有し、
    前記復帰電圧レベルは、前記検出電圧レベル以上で満充電よりも小さい電圧レベルであることを特徴とする２次電池保護回路。
  3. ｎ個（ｎは２以上の整数）の２次電池を直列に接続してなるセルパックのセルバランス制御を行う２次電池保護回路であって、
    上記ｎ個の２次電池のそれぞれに並列に接続されるｎ個のセルバランス用スイッチ手段と、
    上記ｎ個の２次電池のそれぞれの出力電圧が予め定められた検出電圧レベル以下に低下した過放電状態を個別に検出するｎ個の過放電検出手段と、
    該ｎ個の過放電検出手段の少なくとも１つが過放電状態を検出すると過放電検出信号を出力する過放電検出信号出力手段と、
    該過放電検出信号出力手段が上記過放電検出信号を出力すると、過放電状態となった２次電池以外の各２次電池に接続された上記セルバランス用スイッチ手段のそれぞれをオンして当該２次電池を放電させるパス回路を形成する放電スイッチ制御手段と、
    充電時、出力電圧が復帰電圧レベル以上の２次電池に接続された上記セルバランス用スイッチ手段のそれぞれをオンし、全ての２次電池の出力電圧が上記復帰電圧レベル以上になると各セルバランス用スイッチ手段をオフする充電スイッチ制御手段とを有し、
    前記復帰電圧レベルは、前記検出電圧レベル以上で満充電よりも小さい電圧レベルであることを特徴とする２次電池保護回路。
  4. ｎ個（ｎは２以上の整数）の２次電池を直列に接続してなるセルパックのセルバランス制御を行う２次電池保護回路であって、
    上記ｎ個の２次電池のそれぞれに並列に接続されるｎ個のセルバランス用スイッチ手段と、
    上記ｎ個の２次電池のそれぞれの出力電圧が予め定められた検出電圧レベル以下に低下した過放電状態を個別に検出するｎ個の過放電検出手段と、
    該ｎ個の過放電検出手段の少なくとも１つが過放電状態を検出すると過放電検出信号を出力する過放電検出信号出力手段と、
    該過放電検出信号出力手段が上記過放電検出信号を出力すると、過放電状態となった２次電池以外の各２次電池に対する前記検出電圧レベルを、復帰電圧レベルに変更する検出レベル変更手段と、
    上記過放電検出信号出力手段が上記過放電検出信号を出力すると、過放電状態となった２次電池以外の各２次電池に接続された上記セルバランス用スイッチ手段のそれぞれをオンして当該２次電池を放電させるパス回路を形成する第１の放電スイッチ制御手段と、
    上記過放電検出手段が、上記検出レベル変更手段により変更された前記復帰電圧レベル以下に出力電圧が低下した過放電状態の２次電池を検出すると、検出した過放電状態の２次電池に接続された上記セルバランス用スイッチ手段をオフして当該２次電池を放電させるパス回路を遮断する第２の放電スイッチ制御手段と、
    充電時、出力電圧が前記復帰電圧レベル以上の２次電池に接続された上記セルバランス用スイッチ手段のそれぞれをオンし、全ての２次電池の出力電圧が上記復帰電圧レベル以上になると各セルバランス用スイッチ手段をオフする充電スイッチ制御手段とを有し、
    前記復帰電圧レベルは、前記検出電圧レベル以上で満充電よりも小さい電圧レベルであることを特徴とする２次電池保護回路。
  5. 前記充電スイッチ制御手段は、
    参照電圧および前記複数の２次電池の出力に基づく電圧がそれぞれ入力される複数の比較器と、
    前記複数の比較器の出力が入力される第１の否定論理和回路と、
    前記第１の否定論理和回路の出力および前記比較器の出力が入力される第２の否定論理和回路と、を含むことを特徴とする請求項１〜４のいずれか１項に記載の２次電池保護回路。
  6. 前記放電スイッチ制御手段は、
    参照電圧および前記複数の２次電池の出力に基づく電圧がそれぞれ入力される複数の比較器と、
    前記複数の比較器の出力が入力される第１の否定論理和回路と、
    前記第１の否定論理和回路の出力および前記比較器の出力が入力される第２の否定論理和回路と、を含むことを特徴とする請求項２〜４のいずれか１項に記載の２次電池保護回路。
  7. 請求項５に記載の複数の比較器と、第１の否定論理和回路と、第２の否定論理和回路とによって、請求項６に記載の複数の比較器と、第１の否定論理和回路と、第２の否定論理和回路とを構成した２次電池保護回路。
JP2010041385A 2010-02-26 2010-02-26 ２次電池保護回路とバッテリ装置 Expired - Fee Related JP5663783B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010041385A JP5663783B2 (ja) 2010-02-26 2010-02-26 ２次電池保護回路とバッテリ装置
US13/578,781 US9106081B2 (en) 2010-02-26 2011-02-15 Secondary cell protection circuit and battery
EP11747270.4A EP2539988A4 (en) 2010-02-26 2011-02-15 SECONDARY BATTERY PROTECTION CIRCUIT AND ACCUMULATOR
CA2790410A CA2790410A1 (en) 2010-02-26 2011-02-15 Secondary cell protection circuit and battery
KR1020127021966A KR101438295B1 (ko) 2010-02-26 2011-02-15 2차 전지 보호 회로 및 배터리
PCT/JP2011/053602 WO2011105309A1 (en) 2010-02-26 2011-02-15 Secondary cell protection circuit and battery
CN2011800208023A CN102870313A (zh) 2010-02-26 2011-02-15 蓄电池保护电路和电池

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010041385A JP5663783B2 (ja) 2010-02-26 2010-02-26 ２次電池保護回路とバッテリ装置

Publications (2)

Publication Number Publication Date
JP2011182484A JP2011182484A (ja) 2011-09-15
JP5663783B2 true JP5663783B2 (ja) 2015-02-04

Family

ID=44506718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010041385A Expired - Fee Related JP5663783B2 (ja) 2010-02-26 2010-02-26 ２次電池保護回路とバッテリ装置

Country Status (7)

Country Link
US (1) US9106081B2 (ja)
EP (1) EP2539988A4 (ja)
JP (1) JP5663783B2 (ja)
KR (1) KR101438295B1 (ja)
CN (1) CN102870313A (ja)
CA (1) CA2790410A1 (ja)
WO (1) WO2011105309A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545162B (zh) * 2010-12-09 2014-06-04 无锡华润上华半导体有限公司 锂电池保护电路
JP2013192394A (ja) * 2012-03-14 2013-09-26 Ricoh Co Ltd 充電制御回路及び電池装置
JP5932569B2 (ja) 2012-08-24 2016-06-08 ルネサスエレクトロニクス株式会社 半導体装置及び電池電圧監視装置
CN103683358A (zh) * 2012-09-20 2014-03-26 株式会社理光 电池电压均衡装置
JP5924418B2 (ja) * 2012-12-03 2016-05-25 トヨタ自動車株式会社 蓄電システム
JP6157880B2 (ja) * 2013-03-04 2017-07-05 株式会社東芝 複数電池を有する二次電池システム及び充放電電力等の配分方法
JP2015154606A (ja) 2014-02-14 2015-08-24 株式会社リコー 蓄電状態調整回路、蓄電状態調整システム、及び電池パック
US10107866B2 (en) 2014-02-17 2018-10-23 Lg Chem, Ltd. Battery management system for outputting signal, capable analyzing whether error has occured, and battery driving system including same
WO2015122746A1 (ko) * 2014-02-17 2015-08-20 주식회사 엘지화학 고장 발생 여부의 분석이 가능한 신호를 출력하는 배터리 관리 시스템 및 이를 포함하는 배터리 구동 시스템
JP2015195707A (ja) 2014-03-17 2015-11-05 株式会社リコー 蓄電状態調整回路、蓄電状態調整装置及び蓄電池パック
JP6628517B2 (ja) * 2015-07-30 2020-01-08 ラピスセミコンダクタ株式会社 半導体装置及び電池セルのセル電圧均等化方法
JP6907493B2 (ja) * 2016-09-28 2021-07-21 ブラザー工業株式会社 アクチュエータ装置、配線部材の接続構造、液体吐出装置、及び、アクチュエータ装置の製造方法
US11539221B2 (en) * 2019-06-11 2022-12-27 Ablic Inc. Charge-discharge control circuit including cell balancing circuits, cell balance detection circuits, overcharge detection circuits, and a control circuit

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3136677B2 (ja) * 1991-07-31 2001-02-19 ソニー株式会社 ２次電池の過充電及び過放電防止回路
US5547775A (en) * 1991-04-26 1996-08-20 Sony Corporation Circuit for preventing overcharge and overdischarge of secondary batteries
FR2731111B1 (fr) 1995-02-23 1997-05-23 Texas Instruments France Dispositif de protection d'elements rechargeables et transistor mosfet equipant ce dispositif
JP2001268817A (ja) * 2000-03-22 2001-09-28 Hitachi Ltd 直列二次電池群
JP3681624B2 (ja) 2000-08-31 2005-08-10 富士通株式会社 充電回路、充放電回路、及び電池パック
CN2442397Y (zh) * 2000-09-12 2001-08-08 廖增宁 一种蓄电池管理装置
TW552759B (en) 2001-02-15 2003-09-11 Seiko Instr Inc Battery state monitoring circuit
JP3844063B2 (ja) * 2002-02-01 2006-11-08 ミツミ電機株式会社 二次電池の保護回路
JP4035777B2 (ja) * 2003-02-10 2008-01-23 株式会社デンソー 組電池の放電装置
JP4500121B2 (ja) 2004-07-14 2010-07-14 株式会社ルネサステクノロジ 電池電圧監視システム
US7928691B2 (en) * 2004-11-10 2011-04-19 EaglePicher Technologies Method and system for cell equalization with isolated charging sources
JP4186916B2 (ja) 2004-11-18 2008-11-26 株式会社デンソー 組電池管理装置
JP2006338995A (ja) * 2005-06-01 2006-12-14 Nissan Motor Co Ltd 組電池の容量調整装置および組電池の容量調整方法
JP5091473B2 (ja) * 2006-12-14 2012-12-05 パナソニック株式会社 組電池制御方法、組電池制御回路、及びこれを備えた充電回路、電池パック
JP4764324B2 (ja) * 2006-12-25 2011-08-31 株式会社東芝 エネルギー均等化装置
US7782013B2 (en) * 2007-04-17 2010-08-24 Chun-Chieh Chang Rechargeable battery assembly and method for recharging same
JP2008278688A (ja) * 2007-05-02 2008-11-13 Seiko Instruments Inc バッテリ状態監視回路及びバッテリ装置
JP5364986B2 (ja) 2007-09-13 2013-12-11 株式会社リコー ２次電池保護用半導体装置
JP2009131060A (ja) * 2007-11-26 2009-06-11 Honda Motor Co Ltd 充放電回路の制御システム
JP4976323B2 (ja) 2008-03-06 2012-07-18 株式会社リコー 充電制御回路
JP2010041385A (ja) 2008-08-05 2010-02-18 Nec Corp ルータ及び輻輳制御方法
JP2010068618A (ja) 2008-09-10 2010-03-25 Ricoh Co Ltd 保護用半導体装置、バッテリパック、及び充電装置
JP5381534B2 (ja) 2009-09-14 2014-01-08 株式会社リコー 二次電池の充電回路
JP2011062034A (ja) 2009-09-14 2011-03-24 Ricoh Co Ltd 二次電池の充電回路
JP2011176930A (ja) 2010-02-24 2011-09-08 Ricoh Co Ltd 充電回路及び充電方法

Also Published As

Publication number Publication date
US9106081B2 (en) 2015-08-11
KR101438295B1 (ko) 2014-09-16
CN102870313A (zh) 2013-01-09
KR20120123461A (ko) 2012-11-08
EP2539988A4 (en) 2014-01-15
WO2011105309A1 (en) 2011-09-01
CA2790410A1 (en) 2011-09-01
JP2011182484A (ja) 2011-09-15
US20120306451A1 (en) 2012-12-06
EP2539988A1 (en) 2013-01-02

Similar Documents

Publication Publication Date Title
JP5663783B2 (ja) ２次電池保護回路とバッテリ装置
JP5682583B2 (ja) リチウムイオン二次電池の充放電方法及び充放電システム
JP5262034B2 (ja) 充放電保護回路および該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器
JP5423805B2 (ja) 充放電制御回路、半導体集積回路、充放電制御方法及び充放電制御プログラム
US8154250B2 (en) Battery charging controller and battery module using the same
CN101399440B (zh) 一种多节电池的保护电路及方法
JP5434168B2 (ja) 二次電池の保護用半導体装置およびそれを用いたバッテリパックならびに電子機器
US9515508B2 (en) Battery management system
KR101387733B1 (ko) 배터리 팩, 배터리 팩 장치 및 전기장치
JP2014063567A (ja) 電池パック及び電力消費機器
JP6169271B2 (ja) 誤作動防止アルゴリズムを含むバッテリー管理装置及び方法
JPWO2013042517A1 (ja) スイッチ装置及びブレーカ制御方法
JP2013192394A (ja) 充電制御回路及び電池装置
WO2014133009A1 (ja) 蓄電池、蓄電池の制御方法、制御装置及び制御方法
JP2016019387A (ja) 充放電制御回路及びバッテリ装置
JP2010259240A (ja) 保護回路
JP2008278688A (ja) バッテリ状態監視回路及びバッテリ装置
KR20160043543A (ko) 배터리 보호회로
KR20180035080A (ko) 배터리 셀 밸런싱 회로
CN212572162U (zh) 一种锂电池组保护电路
KR101084217B1 (ko) 배터리 팩, 및 배터리 팩의 제어 방법
CN103855689B (zh) 级联的电池保护电路及系统
WO2019069971A1 (ja) 組電池
JP2010259128A (ja) 充電装置
KR20160043544A (ko) 배터리 보호회로

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20141105

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5663783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees