JP5434168B2

JP5434168B2 - 二次電池の保護用半導体装置およびそれを用いたバッテリパックならびに電子機器

Info

Publication number: JP5434168B2
Application number: JP2009064319A
Authority: JP
Inventors: 純一菅野
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2009-03-17
Filing date: 2009-03-17
Publication date: 2014-03-05
Anticipated expiration: 2029-03-17
Also published as: US20100239896A1; US8471526B2; JP2010220389A

Description

本発明は、二次電池のセルが複数直列に接続された組電池を過放電、過充電から保護する保護用半導体装置に係り、特に保護用半導体装置内のコンパレータの入力オフセット電圧の影響による検出電圧精度の低下を抑えることができ、組み電池を構成しているセルの選択が可能であり、セルの数を変更しても、従来の回路構成からの変更が非常に少なくてすむようにした保護用半導体装置およびそれを用いたバッテリパックならびに電子機器に関する。

近年、ノートパソコン、携帯電話、ビデオカメラ、デジタルカメラ、ワンセグ対応の携帯機器、音楽視聴用の小型電子機器、ＰＤＡなどの携帯用電子機器が普及しており、これらの携帯電子機器では、取扱の簡便な電池パック（バッテリパック）が広く用いられている。電池パックは、１つ乃至複数個の二次電池を１つのパッケージに収納したものである。

二次電池としてはリチウムイオン電池や、リチウムポリマ電池、ニッケル水素電池など高容量のものが用いられている。高容量の電池は、内部に保持しているエネルギー量が極めて大きいため、過充電、過放電、過電流を行った場合は発熱し、時には発火に至ることもある。

そのため、従来、二次電池を過充電、過放電、充電過電流、放電過電流、短絡電流、および異常過熱などから保護する充放電保護回路が電池パック内に収められ、上記保護が必要な場合は、二次電池と充電器あるいは負荷装置との接続を遮断して、発熱、発火を防ぐと共に二次電池の劣化を防止している。

特許文献１（特開２００８−１６４５６７号公報）は、上記のような用途に開発された電池電圧監視装置である。この電圧監視装置は、複数の電池セルの電圧を検出する電圧センサと、この電圧センサの出力に基づいて、異常電圧を検出したことを示す電圧検出信号を出力する出力論理回路と、電圧センサの出力に所定の遅延を与えて出力論理回路へと入力する遅延回路とを有し、電圧センサは、ヒステリシス特性を有する比較器を有し、この比較器の出力に基づいて電池セルの電圧を検出するようにしている。

特許文献１に記載されている図３や図４の回路図から明らかなように、従来の電圧検出回路にはコンパレータが用いられ、しかもコンパレータの電源は直列接続された組電池全体の電圧より供給されていた。

ところで、コンパレータの電源電圧が同じ場合は、検出する入力電圧のレベルにより入力オフセット電圧が変化することが知られている。このため、従来のように全てのコンパレータの電源を組み電池全体の電圧から供給した場合、電源Vddに近い側に接続された二次電池セルの電圧を検出する場合と、接地端子ＧＮＤに近い側に接続された二次電池セルの電圧を検出する場合では同じ構成のコンパレータを使用していても入力オフセット電圧が変わってしまうため、同じ参照電圧と比較しても検出電圧が異なってしまうという問題が発生する。

また、電池パックに収められている二次電池の数は、使用する機器の電源電圧によって異なるが、小型電子携帯機器の場合は４セル未満（例えば、２個、３個）の二次電池を直列接続したものが多い。

充放電保護回路は通常ＩＣ化されているので、電池パックに収められている二次電池の直列接続されたセルの数に合致した保護用半導体装置を選択する必要がある。そのため、同じ機能の保護用半導体装置でも、直列接続されたセルの数に合わせてその種類を増やさなくてはならないという問題がある。

そこで、保護用半導体装置に、例えば４セル分の検出回路を内蔵して、セル数の少ない組電池に使用する場合は、使用しない二次電池セルを接続する外部端子間を短絡して、セル数に関係なく使用できる保護用半導体装置が望まれる。

しかし、このように、使用しない二次電池セルを接続する外部端子間を短絡すると、短絡された二次電池セルの過放電検出回路が動作してしまい、電池と負荷の間に設けたスイッチトランジスタをオフしてしまうという問題が発生する。

上記の問題を解決して、４セルまたは３セルのどちらでも使用可能な保護用半導体装置が発売されている。この保護用半導体装置は、非特許文献１（セイコーインスツル株式会社Ｓ−８２５４Ａシリーズ)によると、４セル分の電圧検出回路を内蔵しており、３セルの電池パックで使用する場合は、外部端子ＳＥＬにローレベルの信号を与える。すると４セル目の過放電検出用コンパレータの出力を強制的にローレベルとし、４セル目の過放電検出を無効するようにしている。

しかしながら、この方式は、電圧検出用のコンパレータ自体の回路構成を変更するため、従来のセル数の選択できない保護用半導体装置に対し大幅な回路変更が必要になるという問題がある。しかも４セル、３セル、２セルというように選択範囲を増やした場合は、回路変更するコンパレータの数が増え、回路変更がさらに多くなってしまう。

そこで、本発明の第１の目的は、コンパレータの入力オフセット電圧の影響による検出電圧精度の低下を抑えることである。

また、本発明の第２の目的は、セル選択が可能であり、しかも、対応可能なセルの数を増やしても、従来の回路構成からの変更が非常に少なくてすむようにした保護用半導体装置とそれを適用したバッテリパックや電子機器を提供することである。

本発明は、上記目的を達成するために、次のような構成を採用した。
本発明に係る保護用半導体装置は、Ｎ個（Ｎ：整数）またはＮ未満の数の二次電池のセルが直列接続された組電池と、前記Ｎ個分の二次電池の各セル電圧を検出し、検出したセル電圧が所定の電圧以下に低下した場合に出力を反転する低電圧検出回路と、前記Ｎ個分の二次電池の各セル電圧を検出し、検出したセル電圧が所定の電圧以上に上昇した場合に出力を反転する高電圧検出回路を備え、前記低電圧検出回路および前記高電圧検出回路は、前記セル毎に、前記セルの電圧を分圧する分圧抵抗と、前記分圧抵抗により分圧された分圧電圧と参照電圧を比較するコンパレータと、を備え、前記コンパレータの電源を検出対象の前記セルの電圧より供給するようにした保護用半導体装置であって、前記保護用半導体装置に接続される前記組電池のセル数を選択する選択端子と、前記セルの電圧が所定電圧以下であることを前記低電圧検出回路の前記コンパレータが検出した場合に、前記コンパレータの出力によりオフとなるＮ個の第１ＭＯＳトランジスタと、前記選択端子に接続された信号でオン／オフ制御されるＮ−１個以下の第２ＭＯＳトランジスタを備え、前記第１ＭＯＳトランジスタを直列接続し、さらに負荷を直列に接続して前記保護用半導体装置の電源端子間に接続し、前記第２ＭＯＳトランジスタを、前記直列接続されたＮ−１個以下の前記第１ＭＯＳトランジスタに並列接続し、前記第１ＭＯＳトランジスタと前記負荷との接続ノードから低電圧検出信号を出力するようにしたことを特徴とする。
これにより、各コンパレータの入力オフセット電圧が等しくなり、電圧検出精度の向上が図れると共に極めて簡単な回路の追加でＮ−１個以下のセル数に対応可能となったことを特徴とする。

また、保護用半導体装置において、前記第２ＭＯＳトランジスタを、前記直列接続されたＮ−１個以下の前記第１ＭＯＳトランジスタの任意の位置に並列接続することができる。

また、保護用半導体装置において、前記選択端子と前記第２ＭＯＳトランジスタを２個以上で、且つＮ−１個以下備え、前記第２ＭＯＳトランジスタを、前記直列接続された第１ＭＯＳトランジスタの最も端にある前記第１ＭＯＳトランジスタから順に並列接続することができる。以下同様に、第Ｎ−１の前記第２ＭＯＳトランジスタを、前記直列接続された前記第１ＭＯＳトランジスタの最も端にある前記第１ＭＯＳトランジスタからＮ−１番目までの前記第１ＭＯＳトランジスタの直列回路に並列接続することができる。これにより、極めて簡単な回路の追加で直列接続されたいずれかの端から順次収納されたＮ−１個以下のセル数に対応可能となる。

本発明に係るバッテリパックは、上記の如き保護用半導体装置を内蔵したバッテリパックであり、また、本発明に係る電子機器は、上記バッテリパックを用いた電子機器である。

本発明によれば、前記複数のコンパレータの電源が検出対象の二次電池セルの電圧から供給されているため、低電圧または高電圧を検出するときにこれらのコンパレータに供給されている電源電圧は全て同じ電圧となる。そのため、そのときに生じる入力オフセット電圧もほぼ同じ電圧となるので、低電圧または高電圧検出時の電圧精度を極めて高くすることができる。

また、本発明によれば、第２ＭＯＳトランジスタを追加して、第１ＭＯＳトランジスタに並列に接続するだけで、対応可能な二次電池のセル数を設定できるため、コンパレータなどの大幅な設計変更が不要で簡単に複数セル対応の保護用半導体装置の製造が可能となる。

本発明の第１の実施例に係る保護用半導体装置と二次電池セルの結線図である。本発明の第２の実施例に係る保護用半導体装置と二次電池セルの結線図である。本発明の第３の実施例に係る保護用半導体装置と二次電池セルの結線図である。本発明の第４の実施例に係る保護用半導体装置と二次電池セルの結線図である。本発明の第５の実施例に係る保護用半導体装置と二次電池セルの結線図である。本発明の第６の実施例に係る保護用半導体装置と二次電池セルの結線図である。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
（１）＜第１の実施例＞
図１は、本発明の第１の実施例に係る保護用半導体装置１００と二次電池セルの結線図である。

（構成の説明）
本実施例に係る保護用半導体装置１００には低電圧検出回路１０が内蔵されている。なお、保護用半導体装置１００は、図示しないが、低電圧検出回路１０以外にも高電圧検出回路や過電流検出回路などを含んでいる。また、図１は二次電池が４セルの場合であるが、４セルに限ることは無く、セル数はいくつでもかまわない。

保護用半導体装置１００は、４セル分の二次電池を接続するための電池接続端子ＶＣ１からＶＣ４、接地端子ＧＮＤ、電源端子Ｖdd、セル数を選択する選択端子ＳＥＬ１を備えている。

電池接続端子ＶＣ１には第１セルＢＡＴ１の正極が接続され、電池接続端子ＶＣ２には第１セルＢＡＴ１の負極と第２セルＢＡＴ２の正極が接続されている。電池接続端子ＶＣ２には第２セルＢＡＴ２の負極と第３セルＢＡＴ３の正極が接続されている。電池接続端子ＶＣ３には第３セルＢＡＴ３の負極と第４セルＢＡＴ４の正極が接続されている。接地端子ＧＮＤには第４セルＢＡＴ４の負極が接続されている。

選択端子ＳＥＬ１は接地端子ＧＮＤに接続され、電源端子Ｖddは図示しない電源、もしくは電池接続端子ＶＣ１に接続されている。

鎖線で囲った低電圧検出回路１０は、コンパレータ１から４、参照電圧Ｖr1からＶr4、分圧抵抗Ｒ１１からＲ４２、ＰＭＯＳトランジスタＭ１からＭ４、電流源Ｉ１からＩ４で構成されている。

このうち、コンパレータ１、抵抗Ｒ１１とＲ１２、参照電圧Ｖr1、ＰＭＯＳトランジスタＭ１、および電流源Ｉ１が第１セルＢＡＴ１の低電圧を検出するための回路を構成している。

抵抗Ｒ１１とＲ１２は直列接続され、電池接続端子ＶＣ１とＶＣ２間に接続されている。抵抗Ｒ１１とＲ１２の接続ノードはコンパレータ１の反転入力に接続されている。コンパレータ１の非反転入力と電池接続端子ＶＣ２間には参照電圧Ｖr1が接続されている。

コンパレータ１の電源端子は電池接続端子ＶＣ１とＶＣ２に接続され、出力はＰＭＯＳトランジスタＭ１のゲートに接続されている。
ＰＭＯＳトランジスタＭ１のソースは電池接続端子ＶＣ１に接続され、ドレインと接地端子ＧＮＤ間には電流源Ｉ１が接続されている。

第１セルＢＡＴ１の低電圧検出出力はＰＭＯＳトランジスタＭ１のドレインから出力される。

第２セルＢＡＴ２から第４セルＢＡＴ４の低電圧検出回路も上記の第１セルＢＡＴ１と全く同じ構成なので説明は省略する。なお、第２セルＢＡＴ２の低電圧検出出力はＰＭＯＳトランジスタＭ２のドレインから、第３セルＢＡＴ３の低電圧電検出出力はＰＭＯＳトランジスタＭ３のドレインから、第４セルＢＡＴ４の低電圧電検出出力はＰＭＯＳトランジスタＭ４のドレインから出力されている。

ＮＭＯＳトランジスタＭ１１からＭ１４は第１ＭＯＳトランジスタであり、ＮＭＯＳトランジスタＭ２１は第２ＭＯＳトランジスタである。

第１ＭＯＳトランジスタＭ１１からＭ１４は直列接続されている。第１ＭＯＳトランジスタのドレインと電源端子Ｖdd間には負荷となる電流源Ｉ５が接続されている。また、第１ＭＯＳトランジスタＭ１４のソースは接地端子ＧＮＤに接続されている。

第２ＭＯＳトランジスタＭ２１は第１ＭＯＳトランジスタＭ１４に並列に接続されている。第２ＭＯＳトランジスタＭ２１のゲートは選択端子ＳＥＬ１に接続されている。

第１セルＢＡＴ１の低電圧検出出力端であるＰＭＯＳトランジスタＭ１のドレインは第１ＭＯＳトランジスタＭ１１のゲートに接続されている。同様に、ＰＭＯＳトランジスタＭ２のドレインは第１ＭＯＳトランジスタＭ１２のゲートに、ＰＭＯＳトランジスタＭ３のドレインは第１ＭＯＳトランジスタＭ１３のゲートに、ＰＭＯＳトランジスタＭ４のドレインは第１ＭＯＳトランジスタＭ１４のゲートに接続されている。

第１ＭＯＳトランジスタＭ１１と電流源Ｉ５の接続ノードから低電圧検出信号ＬＶＳが出力され、図示しない内部回路に接続されている。

（動作の説明）
次に、図１に示した第１の実施例に係る回路の動作を説明する。
選択端子ＳＥＬ１が接地端子ＧＮＤに接続されているので、第２ＭＯＳトランジスタＭ２１はオフしており、以下の回路動作には関与していない。

まず、直列接続されている二次電池セルＢＡＴ１からＢＡＴ４の全ての電池電圧が検出電圧より高い場合は、抵抗Ｒ１１からＲ４２のそれぞれの接続ノードから出力される分圧電圧が、参照電圧Ｖr1からＶr4より高くなっている。

その結果、コンパレータ１から４の出力は全てローレベルとなり、ＰＭＯＳトランジスタＭ１からＭ４は全てオンとなる。ＰＭＯＳトランジスタＭ１からＭ４がオンの場合は、低電圧検出回路１０の出力は全てハイレベルとなるので、第１ＭＯＳトランジスタＭ１１からＭ１４も全てオンとなり、低電圧検出信号ＬＶＳはローレベルとなる。

今、第１セルＢＡＴ１の電圧が低下して、抵抗Ｒ１１と抵抗Ｒ１２の接続ノードの電圧が参照電圧Ｖr1以下になったとする。するとコンパレータ１の出力がハイレベルに反転するので、ＰＭＯＳトランジスタＭ１はオフとなる。すると第１セルＢＡＴ１の低電圧検出出力であるＰＭＯＳトランジスタＭ１のドレインはローレベルとなるので、第１ＭＯＳトランジスタＭ１１がオフとなる。

そのため低電圧検出信号ＬＶＳはハイレベルとなり、組電池の中で低電圧になった電池セルがあることを他の回路に知らせる。他の電池セルの電圧検出動作も上記と同じである。すなわち、組電池内の電池セルの内１つでも低電圧になると、低電圧検出信号ＬＶＳがハイレベルになる。

図１の回路では、コンパレータ１から４の電源が検出対象の二次電池セルの電圧から供給されているため、低電圧を検出するときにコンパレータ１から４に供給されている電源電圧は全て同じ電圧となる。そのため、そのときに生じる入力オフセット電圧もほぼ同じ電圧となるので、低電圧検出時の電圧精度を極めて高くすることができる。

（２）＜第２の実施例＞
図２は、本発明の第２の実施例に係る保護用半導体装置１００と二次電池セルの結線図である。

（構成の説明）
保護用半導体装置１００には高電圧検出回路２０が内蔵されている。なお、保護用半導体装置１００は、高電圧検出回路２０以外にも図１に示した低電圧検出回路１０や、図示しないが過電流検出回路などを含んでいる。また、図２は二次電池が４セルの場合であるが、４セルに限ることは無く、セル数はいくつあってもかまわない。

高電圧検出回路２０は、図１で説明した低電圧検出回路１０と全く同じ構成である。ただし、リファレンス電圧Ｖr5からＶr8の電圧、または分圧抵抗Ｒ１３からＲ４４の比を変えることで、コンパレータ５から８が反転する電圧を高くしてある。

第１セルＢＡＴ１の高電圧検出出力はＰＭＯＳトランジスタＭ５のドレインから出力され、ＮＭＯＳトランジスタＭ３１のゲートに接続されている。同様に、第２セルＢＡＴ２の高電圧検出出力はＮＭＯＳトランジスタＭ３２のゲートに接続され、第３セルＢＡＴ３の高電圧検出出力はＮＭＯＳトランジスタＭ３３のゲートに接続され、第４セルＢＡＴ４の高電圧検出出力はＮＭＯＳトランジスタＭ３４のゲートに接続されている。

ＮＭＯＳトランジスタＭ３１からＭ３４のソースは全て接地端子ＧＮＤに接続され、ドレインは全て共通接続され、負荷である電流源Ｉ６を介して電源端子Ｖddに接続されている。

ＮＭＯＳトランジスタＭ３１からＭ３４のドレインと電流源Ｉ６の接続ノードから高電圧検出信号ＨＶＳが出力され、図示しない内部回路に接続されている。

（動作の説明）
次に、図２に示した第２の実施例に係る回路の動作を説明する。
まず、直列接続されている二次電池セルＢＡＴ１からＢＡＴ４の全ての電池電圧が検出電圧より低い場合は、抵抗Ｒ１２からＲ４４のそれぞれの接続ノードから出力される分圧電圧が、参照電圧Ｖr5からＶr8より低くなっている。その結果、コンパレータ５から８の出力は全てハイレベルとなり、ＰＭＯＳトランジスタＭ５からＭ８は全てオフとなる。

ＰＭＯＳトランジスタＭ５からＭ８がオフの場合は、高電圧検出回路２０の出力は全てローレベルとなるので、ＮＭＯＳトランジスタＭ３１からＭ３４は全てオフとなり、高電圧検出信号ＨＶＳはハイレベルを出力する。

今、第１セルＢＡＴ１の電圧が上昇して、抵抗Ｒ１３と抵抗Ｒ１４の接続ノードの電圧が参照電圧Ｖr5以上になったとする。するとコンパレータ５の出力がローレベルに反転するので、ＰＭＯＳトランジスタＭ５はオンとなる。すると第１セルＢＡＴ１の高電圧検出出力であるＰＭＯＳトランジスタＭ５のドレインはハイレベルとなるので、ＮＭＯＳトランジスタＭ３１がオンとなる。

そのため高電圧検出信号ＨＶＳはローレベルとなり、組電池の中で高電圧になった電池があることを他の回路に知らせる。他の電池セル電圧検出の動作も上記と同じである。すなわち、組電池内のセルの内１つでも高電圧になると、高電圧検出信号ＨＶＳがハイレベルになる。

図１の回路と同様、コンパレータ５から８の電源が検出対象の二次電池セルの電圧から供給されているため、高電圧を検出するときにコンパレータ５から８に供給されている電源電圧は全て同じ電圧となるため、そのときに生じる入力オフセット電圧もほぼ同じ電圧となるので、高電圧検出精度を極めて高くすることができる。

（３）＜第３の実施例＞
図３は、本発明の第３の実施例に係る保護用半導体装置１００と二次電池セルの結線図である。

（構成の説明）
図３に示した低電圧検出回路１０は、図１に示した低電圧検出回路１０と全く同じ回路である。図１との違いは、選択端子ＳＥＬ１が電源端子Ｖddに接続され、組電池セル数が３つになり、そのため電池接続端子ＶＣ４が接地端子ＧＮＤに接続されているところである。

選択端子ＳＥＬ１が電源端子Ｖddに接続されたため、第２ＭＯＳトランジスタＭ２１はオンとなる。このため、第１ＭＯＳトランジスタＭ１４は低電圧検出動作に関与しなくなる。すなわち電池接続端子ＶＣ４が接地端子ＧＮＤに接続されたため、第１ＭＯＳトランジスタＭ１４はオフになるが、並列に接続されている第２ＭＯＳトランジスタＭ２１がオンになっているため、第１ＭＯＳトランジスタＭ１４がオフになることによって低電圧検出信号ＬＶＳがハイレベルになることはない。そのため、低電圧検出回路１０は電池接続端子ＶＣ１からＶＣ４に接続された３セルだけの低電圧検出を行なうことができるようになる。

（４）＜第４の実施例＞
図４は、本発明の第４の実施例に係る保護用半導体装置１００と二次電池セルの結線図である。

（構成の説明）
図４が図３と違っている点は、第２ＭＯＳトランジスタＭ２１が第１ＭＯＳトランジスタＭ１１に並列に接続され、３セルの組電池が電池接続端子ＶＣ２から接地端子ＧＮＤ間に接続され、電池接続端子ＶＣ１とＶＣ２が接続されている点である。

選択端子ＳＥＬ１が電源端子Ｖddに接続されているので、第２ＭＯＳトランジスタＭ２１はオンである。このため、第１ＭＯＳトランジスタＭ１１は低電圧検出動作に関与しなくなる。すなわち電池接続端子ＶＣ１がＶＣ２に接続されたため、第１ＭＯＳトランジスタＭ１１はオフになるが、並列に接続されている第２ＭＯＳトランジスタＭ２１がオンになっているため、第１ＭＯＳトランジスタＭ１１がオフになることによって低電圧検出信号ＬＶＳがハイレベルになることはない。そのため、低電圧検出回路１０は電池接続端子ＶＣ２から接地端子ＧＮＤに接続された３セルだけの低電圧検出を行なうことができるようになる。

上記のように、第２ＭＯＳトランジスタＭ２１を、直列接続された第１ＭＯＳトランジスタＭ１１からＭ１４の最も端にある第１ＭＯＳトランジスタＭ１１、またはＭ１４に並列に接続することで、低電圧検出回路１０が備えているＮ個の検出回路に対し、Ｎ−１個のセルに対応することができるようになる。

（５）＜第５の実施例＞
図５は、本発明の第５の実施例に係る保護用半導体装置１００と二次電池セルの結線図である。

（構成の説明）
本実施例に係る保護用半導体装置１００は、組電池のセル数が４個から２個まで対応可能にしたものである。

図５の回路は、図３の回路に、さらに第２ＭＯＳトランジスタＭ２２が第１ＭＯＳトランジスタＭ１３に並列に接続され、第２ＭＯＳトランジスタＭ２２のゲートは追加された選択端子ＳＥＬ２に接続されている。

図５の接続では、選択端子ＳＥＬ１とＳＥＬ２の両方が電源端子Ｖddに接続されているので、第２ＭＯＳトランジスタＭ２１とＭ２２の両方ともオンとなるので、組電池が２セルの場合である。

選択端子ＳＥＬ１を電源端子Ｖddに、ＳＥＬ２を接地端子ＧＮＤに接続した場合は、３セルに対応でき、選択端子ＳＥＬ１とＳＥＬ２を共に接地端子に接続すれば、４セル対応となる。

なお、図５の回路では、接地端子ＧＮＤ側にある第１ＭＯＳトランジスタＭ１４とＭ１３に第２ＭＯＳトランジスタＭ２１とＭ２２を並列接続したが、負荷Ｉ５側の第１ＭＯＳトランジスタＭ１１とＭ１２に並列に接続してもかまわない。

このときは、二次電池セルを接地端子側から順に接続し、電池端子が接続されない電池接続端子は、電池セルＢＡＴ１の正極端子が接続された電池接続端子にまとめて接続すればよい。

（６）＜第６の実施例＞
図６は、本発明の第６の実施例に係る保護用半導体装置１００と二次電池セルの結線図である。

本実施例の保護用半導体装置１００も組電池のセル数が４個から２個まで対応可能にしたものである。

図６が図５と違っている点は、図５で追加した第２ＭＯＳトランジスタＭ２２のソースを接地端子ＧＮＤに接続した点である。

この回路では、選択端子ＳＥＬ２だけを電源端子Ｖddに接続するだけで２セルの組電池に対応できる。

３セルに対応する場合は、選択端子ＳＥＬ１を電源端子Ｖddに、ＳＥＬ２を接地端子ＧＮＤに接続し、４セルに対応する場合は、選択端子ＳＥＬ１とＳＥＬ２を共に接地端子に接続するのは図５の場合と同じである。

なお、図６の回路でも、第２ＭＯＳトランジスタＭ２１とＭ２２を負荷電流源Ｉ５側の第１ＭＯＳトランジスタＭ１１とＭ１２に接続するようにしてもかまわない。

（７）＜第７の実施例＞
第７の実施例はより一般的にした実施例である。
上述した第３の実施例〜第６の実施例では、直列に接続されたＮ個分の第１ＭＯＳトランジスタのうち、最も端にある１つまたは２つの第１ＭＯＳトランジスタに対して第２ＭＯＳトランジスタを用いて並列接続するようにしているが、必ずしも最も端にある第１ＭＯＳトランジスタに限定する必要はない。

そこで、第７の実施例は、直列接続されたＮ個分の第１ＭＯＳトランジスタのうち、任意の位置の、また（Ｎ−１）以下の任意の数の第１ＭＯＳトランジスタに対して、１個以上の第２ＭＯＳトランジスタを並列接続するようにしたものである。なお、直列接続された第１ＭＯＳトランジスタに対して１個以上の第２ＭＯＳトランジスタを並列接続する場合の接続構成としては、図３〜図６と同様の組み合わせの接続構成を含め、様々な接続構成が考えられる。

（８）＜第８の実施例＞
第８の実施例は、本発明に係る保護用半導体装置の応用に関する実施例である。上記実施例で説明した保護用半導体装置を、バッテリパックに組み込んで実用化したり、さらには、上記保護用半導体装置を組み込んだバッテリパックを、ノートパソコン、携帯電話、ビデオカメラ、デジタルカメラ、ワンセグ対応の携帯機器、音楽視聴用の小型電子機器、ＰＤＡなどの各種携帯用電子機器に組み込んで使用する。本発明は、このようなバッテリパックや電子機器にも及ぶものである。

１〜８：コンパレータ
１０：低電圧検出回路
２０：高電圧検出回路
１００：保護用半導体装置
ＢＡＴ１〜ＢＡＴ３：二次電池セル
Ｍ１１〜Ｍ１４：第１ＭＯＳトランジスタ
Ｍ２１，Ｍ２２：第２ＭＯＳトランジスタ
Ｖr1〜Ｖr8：参照電圧

特開２００８−１６４５６７号公報

データシート（Rev.4.4_00 ３セル／４セル直列用バッテリー保護ＩＣ S-8254Aシリーズ）

Claims

Ｎ個（Ｎ：整数）またはＮ未満の数の二次電池のセルが直列接続された組電池と、
前記Ｎ個分の二次電池の各セル電圧を検出し、検出したセル電圧が所定の電圧以下に低下した場合に出力を反転する低電圧検出回路と、
前記Ｎ個分の二次電池の各セル電圧を検出し、検出したセル電圧が所定の電圧以上に上昇した場合に出力を反転する高電圧検出回路を備え、
前記低電圧検出回路および前記高電圧検出回路は、
前記セル毎に、前記セルの電圧を分圧する分圧抵抗と、前記分圧抵抗により分圧された分圧電圧と参照電圧を比較するコンパレータと、を備え、
前記コンパレータの電源を検出対象の前記セルの電圧より供給するようにした保護用半導体装置であって、
前記保護用半導体装置に接続される前記組電池のセル数を選択する選択端子と、
前記セルの電圧が所定電圧以下であることを前記低電圧検出回路の前記コンパレータが検出した場合に、前記コンパレータの出力によりオフとなるＮ個の第１ＭＯＳトランジスタと、
前記選択端子に接続された信号でオン／オフ制御されるＮ−１個以下の第２ＭＯＳトランジスタを備え、
前記第１ＭＯＳトランジスタを直列接続し、さらに負荷を直列に接続して前記保護用半導体装置の電源端子間に接続し、
前記第２ＭＯＳトランジスタを、前記直列接続されたＮ−１個以下の前記第１ＭＯＳトランジスタに並列接続し、
前記第１ＭＯＳトランジスタと前記負荷との接続ノードから低電圧検出信号を出力するようにしたことを特徴とする保護用半導体装置。
請求項１に記載の保護用半導体装置において、前記第２ＭＯＳトランジスタを、前記直列接続されたＮ−１個以下の前記第１ＭＯＳトランジスタの任意の位置に並列接続したことを特徴とする保護用半導体装置。
請求項１に記載の保護用半導体装置において、前記選択端子と前記第２ＭＯＳトランジスタを２個以上で、且つＮ−１個以下備え、
前記第２ＭＯＳトランジスタを、前記直列接続された第１ＭＯＳトランジスタの最も端にある前記第１ＭＯＳトランジスタから順に並列接続した保護用半導体装置。
請求項１に記載の保護用半導体装置において、前記選択端子と前記第２ＭＯＳトランジスタを２個以上で、且つＮ−１個以下備え、
第１の前記第２ＭＯＳトランジスタを、前記直列接続された第１ＭＯＳトランジスタの最も端にある前記第１ＭＯＳトランジスタに並列接続し、
第２の前記第２ＭＯＳトランジスタを、前記直列接続された第１ＭＯＳトランジスタの最も端にある前記第１ＭＯＳトランジスタと２番目の前記第１ＭＯＳトランジスタの直列回路に並列接続し、
以下同様に、第Ｎ−１の前記第２ＭＯＳトランジスタを、前記直列接続された前記第１ＭＯＳトランジスタの最も端にある前記第１ＭＯＳトランジスタからＮ−１番目までの前記第１ＭＯＳトランジスタの直列回路に並列接続した保護用半導体装置。
請求項１から４のいずれかに記載の保護用半導体装置を内蔵したことを特徴とするバッテリパック。
請求項５記載のバッテリパックを用いたことを特徴とする電子機器。