JP7345416B2

JP7345416B2 - 充放電制御装置及びバッテリ装置

Info

Publication number: JP7345416B2
Application number: JP2020055620A
Authority: JP
Inventors: 貴士小野; 亮一安斎; 康博上島
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2020-03-26
Filing date: 2020-03-26
Publication date: 2023-09-15
Anticipated expiration: 2040-03-26
Also published as: JP2021158752A

Description

本発明は、充放電制御装置及びバッテリ装置に関する。

図４は、従来のバッテリ装置を示す回路図である。
従来のバッテリ装置は、充電制御ＦＥＴ１と、放電制御ＦＥＴ２と、二次電池３と、充放電制御装置５０を備え、充電器４からの充電や負荷５への放電を制御している。充放電制御装置５０は、電圧検出回路５１と、チャージポンプ５２と、低電圧検出回路５３と、制御回路５４と、駆動回路５５と、スイッチ５８と、ＮＭＯＳトランジスタ５９と、電源端子ＶＤＤ、接地端子ＶＳＳ、出力端子ＣＯ及びＤＯ、入力端子ＶＭを備えている。

以上のように構成されたバッテリ装置は、二次電池３の電圧が低電圧検出回路５３の検出電圧よりも低い場合、駆動回路５５の遮断回路５６がオフ、ＮＭＯＳトランジスタ５９がオンしてスイッチ５８がオンするため、充電制御ＦＥＴ１のゲート電圧は充電器４の電圧が印加されている入力端子ＶＭの電圧となる。従って、二次電池３の電圧が低い場合であっても、充電制御ＦＥＴ１がオンすることが出来るので、二次電池３に充電することができる（例えば、特許文献１参照）。

特許第６６１４３８８号公報

しかしながら、従来のバッテリ装置の低電圧検出回路５３は、図５に示すように、ゲートが電源端子ＶＤＤに接続されたＮＭＯＳトランジスタ５３１と抵抗５３２を入力端子ＶＭと接地端子ＶＳＳの間に直列接続した回路構成（特許文献１図５）のため、電源端子ＶＤＤの電圧が高い通常状態において、入力端子ＶＭと接地端子ＶＳＳの間に常時電流が流れることになる。

本発明は上記課題に顧みてなされたもので、電圧が低い二次電池３に充電可能な機能を備えながら、消費電流が少ない充放電制御装置及びバッテリ装置を提供することを目的とする。

上記課題を解決するために、本発明の充放電制御装置は、二次電池の正極端子が接続される電源端子と、前記二次電池の負極端子が接続される接地端子と、充電制御ＦＥＴのゲートと接続される充電制御端子と、正極外部端子と接続される入力端子と、前記二次電池の過放電を検出する過放電検出回路と、前記過放電検出回路の過放電検出信号を受けて前記二次電池の充放電を制御する制御回路と、前記制御回路によって制御されるチャージポンプと、前記過放電検出回路の過放電検出信号が入力されているときに、前記入力端子の電圧が前記電源端子の電圧より高くなったことを検出する電圧検出回路と、前記チャージポンプと充電制御端子の間に設けられ、前記制御回路及び前記電圧検出回路によって制御される第一のスイッチと、前記電源端子と前記充電制御端子の間に設けられ、前記制御回路及び前記電圧検出回路によって制御される第二のスイッチと、前記入力端子と前記充電制御端子の間に設けられ、前記制御回路及び前記電圧検出回路によって制御される第三のスイッチと、を備え、電圧検出回路は、電源端子と接地端子の間の第一の抵抗を有し、入力端子の電圧が電源端子の電圧より高くなったことを検出している間のみ第一の抵抗に電流を流すことを特徴とする。
また、本発明のバッテリ装置は、上記充放電制御装置を備えることを特徴とする。

本発明の充放電制御装置及びバッテリ装置によれば、電圧が低い二次電池３に充電可能な機能を備えながら、消費電流が少ない充放電制御装置及びバッテリ装置を提供することが出来る。

本発明のバッテリ装置の一実施形態を示す回路図である。本実施形態の電圧検出回路の一例を示す回路図である。本実施形態の電圧検出回路の他の例を示す回路図である。従来のバッテリ装置を示す回路図である。従来のバッテリ装置の低電圧検出回路を示す回路図である。

図１は、本発明の実施形態のバッテリ装置を示す回路図である。
本実施形態のバッテリ装置は、充電制御ＦＥＴ１と、放電制御ＦＥＴ２と、二次電池３と、充放電制御装置１０を備え、正極外部端子と負極外部端子の間に接続される充電器４からの充電や負荷５への放電を制御している。

充放電制御装置１０は、過放電検出回路１１と、過充電検出回路１２と、制御回路１３と、チャージポンプ１４及び１５と、ＶＭ－ＶＤＤ間の電圧を検出する電圧検出回路１６と、スイッチ２１、２２、２３、２４、２５と、ＮＭＯＳトランジスタ２６と、電源端子ＶＤＤ、接地端子ＶＳＳ、出力端子ＣＯ（充電制御端子）及びＤＯ（放電制御端子）、入力端子ＶＭを備えている。

電源端子ＶＤＤは、二次電池３の正極端子と接続されている。接地端子ＶＳＳは、二次電池３の負極端子と接続されている。出力端子ＣＯは、充電制御ＦＥＴ１のゲートと接続されている。出力端子ＤＯは、放電制御ＦＥＴ２のゲートと接続されている。入力端子ＶＭは、正極外部端子と接続されている。

過放電検出回路１１は、入力端子が電源端子ＶＤＤと接続され、出力端子が制御回路１３の第一入力端子と接続されている。過充電検出回路１２は、入力端子が電源端子ＶＤＤと接続され、出力端子が制御回路１３の第二入力端子と接続されている。制御回路１３は、第一出力端子がチャージポンプ１４の入力端子と接続され、第二出力端子がチャージポンプ１５の入力端子と接続され、第三～七出力端子が夫々スイッチ２１、２２、２３、２４、２５の制御端子と接続されている。

チャージポンプ１４の出力端子は、スイッチ２３を介して出力端子ＣＯと接続されている。チャージポンプ１５の出力端子は、スイッチ２４を介して出力端子ＤＯと接続されている。スイッチ２１は、入力端子ＶＭと出力端子ＣＯの間に接続されている。スイッチ２２は、電源端子ＶＤＤと出力端子ＣＯの間に接続されている。スイッチ２５は、入力端子ＶＭと出力端子ＤＯの間に接続されている。

電圧検出回路１６は、第一入力端子が電源端子ＶＤＤと接続され、第二入力端子が入力端子ＶＭと接続され、第三入力端子が過放電検出回路１１の出力端子と接続され、出力端子がスイッチ２２、２３の制御端子及びＮＭＯＳトランジスタ２６のゲートと接続されている。ＮＭＯＳトランジスタ２６は、ソースが接地端子ＶＳＳと接続され、ドレインがスイッチ２１の制御端子と接続されている。

以下に、上述のように構成した本実施形態のバッテリ装置の動作について説明する。
二次電池３の電圧が過放電検出電圧と過充電検出電圧の間にある通常状態のときは、スイッチ２１、２２、２５がオフし、スイッチ２３、２４がオンしている。そして、ＣＯ端子から充電制御ＦＥＴ１をオンするチャージポンプ１４の出力信号が出力され、ＤＯ端子から放電制御ＦＥＴ２をオンするチャージポンプ１５の出力信号が出力されている。

過充電検出回路１２は、二次電池３の過充電を検出すると、過充電検出信号ＶＤＨを出力する。制御回路１３は、過充電検出信号ＶＤＨを受けると、スイッチ２３をオフし、スイッチ２２をオンする。即ち、制御回路１３は、出力端子ＣＯから充電制御ＦＥＴ１をオフする電源端子ＶＤＤの電圧を出力し、二次電池３への充電を禁止する。

過放電検出回路１１は、二次電池３の過放電を検出すると、過放電検出信号ＶＤＬを出力する。制御回路１３は、過放電検出信号ＶＤＬを受けると、チャージポンプ１４、１５とスイッチ２３、２４をオフし、スイッチ２１、２５をオンする。即ち、制御回路１３は、出力端子ＣＯから入力端子ＶＭの電圧を出力し、出力端子ＤＯから放電制御ＦＥＴ２をオフする入力端子ＶＭの電圧を出力し、二次電池３からの放電を禁止する。

電圧検出回路１６は、過放電検出信号ＶＤＬが入力されているときに充電器４が接続されて入力端子ＶＭの電圧が電源端子ＶＤＤの電圧よりも高くなったことを検出すると、検出信号ＶＤを出力する。

以上のように構成された本実施形態のバッテリ装置は、二次電池３が充電制御ＦＥＴ１をオンすることができない過放電状態において、充電器４が接続されたとき以下のように二次電池３を充電する。

二次電池３が過放電状態のため、過放電検出回路１１は、過放電検出信号ＶＤＬを出力する。電圧検出回路１６は、過放電検出信号ＶＤＬが入力されているため、充電器４が接続されて、入力端子ＶＭの電圧が電源端子ＶＤＤの電圧よりも高くなると、検出信号ＶＤを出力する。スイッチ２２、２３は、検出信号ＶＤを受けてオフする。ＮＭＯＳトランジスタ２６はゲートに検出信号ＶＤを受けるとオンするため、スイッチ２１はオンする。従って、充電制御ＦＥＴ１は、ゲートに入力端子ＶＭの電圧が印加されるためオンする。これにより、二次電池３は、充電器４より放電制御ＦＥＴ２のボディダイオードを経由して充電電流が供給される。
このとき、充電制御ＦＥＴ１のソース端子から放電制御ＦＥＴ２のソース端子に発生する電圧は、充電制御ＦＥＴ１の閾値電圧、充電制御ＦＥＴ１のソース―ドレイン飽和電圧と放電制御ＦＥＴ２のボディダイオードの順方向電圧の合計値のいずれか大きい方で決定される。

二次電池３が充電されてその電圧が過放電検出電圧を超えると、過放電検出回路１１は、過放電検出信号ＶＤＬを停止する。制御回路１３は、チャージポンプ１４、１５とスイッチ２３、２４をオンし、スイッチ２１、２２、２５をオフする。また、電圧検出回路１６は、過放電検出信号ＶＤＬが入力されないため、検出信号ＶＤを停止し、ＮＭＯＳトランジスタ２６をオフする。即ち、バッテリ装置は通常状態になる。

図２は、本実施形態のバッテリ装置の電圧検出回路の一例を示す回路図である。
図２の電圧検出回路１６は、ＮＯＴ回路１６０と、ＰＭＯＳトランジスタ１６１と、ＮＭＯＳトランジスタ１６２及び１６３と、抵抗１６４及び１６５と、を備えている。

ＮＯＴ回路１６０は、入力が電圧検出回路１６の第三入力端子に接続され、出力がＮＭＯＳトランジスタ１６３のゲートに接続されている。ＮＭＯＳトランジスタ１６３は、ソースが接地端子ＶＳＳに接続され、ドレインが電圧検出回路１６の出力端子に接続されている。ＰＭＯＳトランジスタ１６１は、ソースが電圧検出回路１６の第二入力端子に接続され、ドレインが抵抗１６５を介して出力端子に接続されている。ＮＭＯＳトランジスタ１６２は、ソースが接地端子ＶＳＳに接続され、ドレインが抵抗１６４を介して電圧検出回路１６の第一入力端子に接続されている。

次に、図２の電圧検出回路１６の動作について説明する。
過放電検出信号ＶＤＬが停止している通常状態では、ＮＯＴ回路１６０にロウレベルが入力されているので、ＮＭＯＳトランジスタ１６３はオンして、出力端子にロウレベルが出力されている。このとき、ＮＭＯＳトランジスタ１６２、ＰＭＯＳトランジスタ１６１がオフしているので、抵抗１６４及び１６５には電流が流れない。

過放電状態になり過放電検出信号ＶＤＬが入力されると、ＮＯＴ回路１６０はロウレベルを出力するので、ＮＭＯＳトランジスタ１６３はオフする。このときも同様に、抵抗１６４及び１６５には電流が流れない。ここで、充電器４が接続されると、入力端子ＶＭの電圧が電源端子ＶＤＤの電圧より高くなるので、ＰＭＯＳトランジスタ１６１はオンする。従って、出力端子にハイレベルの検出信号ＶＤが出力される。

図３は、本実施形態のバッテリ装置の電圧検出回路の他の例を示す回路図である。
図３の電圧検出回路１６は、図２のＮＯＴ回路１６０に替えて、抵抗１６６及び１６７とスイッチ１６８とＮＭＯＳトランジスタ１６９を備えている。

ＮＭＯＳトランジスタ１６９は、ソースが接地端子ＶＳＳに接続され、ドレインが抵抗１６６の一方の端子に接続され、ゲートがＰＭＯＳトランジスタ１６１のドレインに接続されている。抵抗１６６の他方の端子は、スイッチ１６８の一方の端子とＮＭＯＳトランジスタ１６３のゲートに接続されている。スイッチ１６８は、制御端子が電圧検出回路１６の第三入力端子に接続され、他方の端子が抵抗１６７を介して電源端子ＶＤＤに接続されている。

次に、図３の電圧検出回路１６の動作について説明する。
過放電検出信号ＶＤＬが停止している通常状態では、スイッチ１６８の制御端子にロウレベルが入力されているのでオンして、ＮＭＯＳトランジスタ１６３はオンして、出力端子にロウレベルが出力されている。このとき、ＮＭＯＳトランジスタ１６２、１６９、及びＰＭＯＳトランジスタ１６１がオフしているので、抵抗１６４、１６５、１６７及び１６９には電流が流れない。

過放電状態になり過放電検出信号ＶＤＬが入力されると、スイッチ１６８はオフするが、ＮＭＯＳトランジスタ１６３はオンしている。このときも同様に、抵抗１６４及び１６５には電流が流れない。ここで、充電器４が接続されると、入力端子ＶＭの電圧が電源端子ＶＤＤの電圧より高くなるのでＰＭＯＳトランジスタ１６１はオンする。従って、ＮＭＯＳトランジスタ１６９がオンして、ＮＭＯＳトランジスタ１６３はオフするので、出力端子にハイレベルの検出信号ＶＤが出力される。

以上説明したように、本発明のバッテリ装置によれば、電圧検出回路１６が通常状態、及び充電器４が接続されていない過放電状態において電流を流さないので、消費電流を低減することが出来る。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。

例えば、本実施形態において、過放電検出信号ＶＤＬがハイレベルであればＮＯＴ回路１６０はなくてよい。また例えば、本実施形態において、充電制御ＦＥＴ１を制御するチャージポンプ１４と、放電制御ＦＥＴ２を制御するチャージポンプ１５を備えているが、チャージポンプは１つであってもよい。

１０充放電制御装置
１１過放電検出回路
１２過充電検出回路
１３制御回路
１４、１５チャージポンプ
１６電圧検出回路
１６０ＮＯＴ回路

Claims

二次電池の正極端子が接続される電源端子と、
前記二次電池の負極端子が接続される接地端子と、
充電制御ＦＥＴのゲートと接続される充電制御端子と、
正極外部端子と接続される入力端子と、
前記二次電池の過放電を検出する過放電検出回路と、
前記過放電検出回路の過放電検出信号を受けて前記二次電池の充放電を制御する制御回路と、
前記制御回路によって制御されるチャージポンプと、
前記過放電検出回路の過放電検出信号が入力されているときに、前記入力端子の電圧が前記電源端子の電圧より高くなったことを検出する電圧検出回路と、
前記チャージポンプと充電制御端子の間に設けられ、前記制御回路及び前記電圧検出回路によって制御される第一のスイッチと、
前記電源端子と前記充電制御端子の間に設けられ、前記制御回路及び前記電圧検出回路によって制御される第二のスイッチと、
前記入力端子と前記充電制御端子の間に設けられ、前記制御回路及び前記電圧検出回路によって制御される第三のスイッチと、を備え、
前記電圧検出回路は、前記電源端子と前記接地端子の間の第一の抵抗を有し、前記入力端子の電圧が前記電源端子の電圧より高くなったことを検出している間のみ前記第一の抵抗に電流を流す
ことを特徴とする充放電制御装置。
前記電圧検出回路は、
前記電源端子と前記接地端子の間に直列に接続された前記第一の抵抗、及び第一のＭＯＳトランジスタと、
前記入力端子と前記接地端子の間に直列に接続された第二のＭＯＳトランジスタ、第二の抵抗、及び第三のＭＯＳトランジスタと、を備え、
前記第三のＭＯＳトランジスタは、前記過放電検出信号によってオフして、
前記第二のＭＯＳトランジスタは、前記入力端子の電圧が前記電源端子の電圧より高くなるとオンして出力端子に検出信号を出力し、
前記第一のＭＯＳトランジスタは、前記出力端子の検出信号によってオンする
ことを特徴とする請求項１に記載の充放電制御装置。
前記二次電池の過充電を検出する過充電検出回路と、
前記チャージポンプと放電制御端子の間に設けられ、前記制御回路によって制御される第四のスイッチと、
前記入力端子と前記放電制御端子の間に設けられ、前記制御回路によって制御される第五のスイッチと、
を更に備えることを特徴とする請求項１または２に記載の充放電制御装置。
正極外部端子と負極外部端子の間に直列に接続される二次電池と充電制御ＦＥＴと放電制御ＦＥＴと、
前記二次電池の電圧によって前記充電制御ＦＥＴ及び前記放電制御ＦＥＴを制御する請求項１から３のいずれかに記載の充放電制御装置と
を備えたことを特徴とするバッテリ装置。