JP5588370B2 - 出力回路、温度スイッチｉｃ、及び、電池パック - Google Patents

Description

本発明は、片側の出力がハイインピーダンスである出力回路に関し、特に電源電圧が低い時に安定して動作する出力回路に関する。また、その出力回路を備えた温度スイッチＩＣ、及び電池パックに関する。

従来の出力回路について説明する。図７は、従来の出力回路を示す回路図である。
従来の出力回路は、入力端子に接続されたインバータ９７と、出力ドライバであるＮＭＯＳトランジスタ９３と、電源と接地の間に設けられたダイオード接続されたＮＭＯＳトランジスタ９５及び容量９６と、それらによって制御されるＮＭＯＳトランジスタ９４と、を備える。

回路に電源が投入されると、電源電圧ＶＤＤは徐々に高くなる。ＮＭＯＳトランジスタ９５は、電源電圧ＶＤＤが閾値電圧Ｖｔｈｎ９５よりも低い間は、非導通である。ＮＭＯＳトランジスタ９４は、容量９６により、ゲート電圧が接地電圧ＶＳＳになるのでオフする。よって、出力回路の出力端子はハイインピーダンス状態である。従って、電源投入時などの電源電圧ＶＤＤが回路の最低動作電圧よりも低い場合、出力回路の出力端子は必ずハイインピーダンス状態に確定される。

電源電圧ＶＤＤがＮＭＯＳトランジスタ９５の閾値電圧Ｖｔｈｎ９５よりも高くなると、ＮＭＯＳトランジスタ９５は導通する。容量９６は、ＮＭＯＳトランジスタ９５の流す電流によって充電される。ＮＭＯＳトランジスタ９４は、ゲート電圧が徐々に高くなり、閾値電圧よりも高くなるとオンする。ＮＭＯＳトランジスタ９４がオンすると、ＮＭＯＳトランジスタ９３は、機能が有効になり、インバータ９７の出力を出力端子に伝える。出力回路の入力端子の電圧がローレベルの場合は、ＮＭＯＳトランジスタ９３はオンし、出力端子の出力電圧ＶＯＵＴは接地電圧ＶＳＳになる。また、出力回路の入力端子の電圧がハイレベルの場合は、ＮＭＯＳトランジスタ９３はオフし、出力端子の出力電圧ＶＯＵＴはハイインピーダンス状態になる（例えば、特許文献１参照）。

特開平０６−０９５６６８号公報

従来の出力回路は、ＮＭＯＳトランジスタ９３と直列にＮＭＯＳトランジスタ９４が設けられている。出力ドライバであるＮＭＯＳトランジスタ９３は、ドライブ能力が要求されるので、大きいサイズのＮＭＯＳトランジスタが用いられる。従って、ＮＭＯＳトランジスタ９４は、ＮＭＯＳトランジスタ９３と同等以上のドライブ能力が要求される。
従来の出力回路は、ＮＭＯＳトランジスタ９４はサイズが大きいので、出力回路の面積が大きくなってしまう、という課題があった。

本発明の出力回路は、上記課題に鑑みてなされ、面積の小さい出力回路を提供する。

本発明は、上記課題を解決するため、オープンドレイン出力の出力回路であって、前記出力回路の入力端子に接続されたインバータ回路と、ゲートが前記インバータ回路の出力端子に接続され、ドレインが前記出力回路の出力端子に接続され、ソースが第１電源端子に接続された出力ＭＯＳトランジスタと、前記インバータ回路と第２電源端子の間に設けられたスイッチ回路と、前記出力ＭＯＳトランジスタのゲートと前記第１電源端子との間に設けられた電流源と、を備え、前記スイッチ回路は、電源電圧が前記出力回路の最低動作電圧よりも低いとオフすることを特徴とする出力回路を提供する。

本発明の出力回路は、電源電圧が回路の動作電圧以下のとき、インバータの動作を停止させ、出力ドライバのゲートを制御してオフする、ように構成した。従って、出力ドライバのソースと電源の間にサイズの大きいＭＯＳトランジスタを必要としないので、電源電圧が動作電圧以下でも出力が不定にならず、かつ面積の小さい出力回路を提供することができる。

本実施形態の出力回路を示す回路図である。 本実施形態の出力回路の他の例を示す回路図である。 本実施形態の出力回路の他の例を示す回路図である。 電池パックを示すブロック図である。 電池保護ＩＣを示すブロック図である。 温度スイッチＩＣを示すブロック図である。 従来の出力回路を示す回路図である。

以下、本発明の実施形態を、図面を参照して説明する。
図１は、本実施形態の出力回路を示す回路図である。
出力回路１０は、ＰＭＯＳトランジスタ１１及び１２と、ＮＭＯＳトランジスタ２１及び２２と、電流源３１を備える。

ＰＭＯＳトランジスタ１１は、ゲートが出力回路１０の入力端子に接続され、ソースがＰＭＯＳトランジスタ１２のドレインに接続され、ドレインがＮＭＯＳトランジスタ２２のゲートに接続される。ＮＭＯＳトランジスタ２１は、ゲートが出力回路の入力端子に接続され、ソースが接地端子（接地電圧側の電源供給端子）に接続され、ドレインがＮＭＯＳトランジスタ２２のゲートに接続される。ＰＭＯＳトランジスタ１２は、ゲートが接地端子に接続され、ソースが電源端子（電源電圧側の電源供給端子）に接続される。ＰＭＯＳトランジスタ１２は、ＰＭＯＳトランジスタ１１及びＮＭＯＳトランジスタ２１で構成されるインバータ３６の電源供給ラインに設けられる。

電流源３１は、ＰＭＯＳトランジスタ１１のドレインと接地端子との間に設けられる。ＮＭＯＳトランジスタ２２は、ソースが接地端子に接続され、ドレインが出力回路１０の出力端子に接続される。ＮＭＯＳトランジスタ２２は、オープンドレイン形式の出力ドライバである。

ここで、ＰＭＯＳトランジスタ１２の閾値電圧の絶対値｜Ｖｔｈｐ１２｜は、ＰＭＯＳトランジスタ１１の閾値電圧の絶対値｜Ｖｔｈｐ１１｜よりも高く、出力回路１０の最低動作電源電圧である。電源電圧ＶＤＤが最低動作電源電圧よりも低いと、ＰＭＯＳトランジスタ１２はオフして電源電圧ＶＤＤをインバータ３６に供給しない。また、電流源３１はＮＭＯＳトランジスタ２２をオフさせる。

次に、出力回路１０の動作について説明する。
電源が投入され、電源電圧ＶＤＤが高くなる。この時、電源電圧ＶＤＤがＰＭＯＳトランジスタ１２の閾値電圧の絶対値｜Ｖｔｈｐ１２｜よりも低いと、ＰＭＯＳトランジスタ１２はオフする。すると、電源電圧ＶＤＤは、インバータ３６に供給されない。よって、このインバータ３６の出力端子が電流源３１によってプルダウンされるので、インバータ３６の出力電圧は接地電圧ＶＳＳである。出力ドライバであるＮＭＯＳトランジスタ２２は、ゲート電圧が接地電圧ＶＳＳになるのでオフし、出力回路１０の出力端子はハイインピーダンス状態になる。従って、出力回路１０の出力端子は、それを入力端子に接続する後段の回路の電源電圧にプルアップされるので、後段の回路は誤動作しない。

電源電圧ＶＤＤがＰＭＯＳトランジスタ１２の閾値電圧の絶対値｜Ｖｔｈｐ１２｜よりも高くなると、ＰＭＯＳトランジスタ１２はオンする。すると、電源電圧ＶＤＤは、インバータ３６に供給される。

ここで、出力回路１０の入力端子の電圧がローレベルであると、インバータ３６により、ＮＭＯＳトランジスタ２２のゲート電圧はハイレベルになり、ＮＭＯＳトランジスタ２２はオンし、出力電圧ＶＯＵＴは接地電圧ＶＳＳになる。なお、電流源３１の駆動能力は、ＰＭＯＳトランジスタ１１の駆動能力よりも低く設計されている。

また、出力回路１０の入力端子の電圧がハイレベルであると、インバータ３６により、ＮＭＯＳトランジスタ２２のゲート電圧はローレベルになり、ＮＭＯＳトランジスタ２２はオフし、出力回路１０の出力端子はハイインピーダンス状態になる。

本実施形態の出力回路によれば、電源電圧が回路の動作電圧以下のとき、インバータの動作を停止させ、出力ドライバのゲートを電流源によってオフするように構成したので、出力ドライバと電源間にサイズの大きいＭＯＳトランジスタを必要としない。従って、出力回路１０の面積を小さくすることが出来る。

また、電源投入時などの電源電圧ＶＤＤが出力回路１０の最低動作電源電圧よりも低い場合、出力電圧ＶＯＵＴは必ずハイインピーダンスになるので、後段の回路が誤動作しない。

図２は、本実施形態の出力回路の他の例を示す回路図である。図２の出力回路１０は、更に、電流源３２とＰＭＯＳトランジスタ１３を備えている。

ＰＭＯＳトランジスタ１３と電流源３２は、電源端子と接地端子の間に直列に接続される。ＰＭＯＳトランジスタ１３は、ゲート及びドレインが接地端子に接続される。電流源３２とＰＭＯＳトランジスタ１３のソースとの接続点は、ＰＭＯＳトランジスタ１２のゲートと接続される。

このような構成にすると、出力回路１０の最低動作電源電圧は、電流源３２及び２個のＰＭＯＳトランジスタ１２〜１３で設定される。即ち、電源電圧ＶＤＤが２個のＰＭＯＳトランジスタ１２及び１３の閾値電圧の絶対値の合計電圧よりも高くなると、ＰＭＯＳトランジスタ１２はオンし、電源電圧ＶＤＤがインバータ３６に供給される。

なお、図２の出力では、ＰＭＯＳトランジスタ１２のゲートと接地端子との間に、ダイオード接続されるＰＭＯＳトランジスタ１３が設けられているが、ダイオード接続されるＮＭＯＳトランジスタが設けられても良い。

図３は、本実施形態の出力回路の他の例を示す回路図である。図３に示すように、ＮＭＯＳトランジスタ２２のゲートは、ＰＭＯＳトランジスタ１１のドレインに抵抗３３を介して接続されてもよい。

このような構成にすると、抵抗３３とＮＭＯＳトランジスタ２２のゲート・ソース間容量によってローパスフィルタが構成されるので、サージによるＮＭＯＳトランジスタ２２の誤動作が少なくなる。なお、抵抗３３とＮＭＯＳトランジスタ２１のドレインとの接続点に接続されても良い。

なお、図１の出力回路において、インバータ３６へ電源電圧ＶＤＤの供給を制御するためのＮＭＯＳトランジスタが、インバータ３６と接地端子との間に設けられても良い。また、図１では、オープンドレイン形式のＮＭＯＳトランジスタ２２が使用され、電源電圧ＶＤＤが出力回路１０の最低動作電源電圧よりも低い場合、出力電圧ＶＯＵＴは電源電圧ＶＤＤになる。しかし、図示しないが、オープンドレイン形式のＰＭＯＳトランジスタが使用され、電源電圧ＶＤＤが出力回路１０の最低動作電源電圧よりも低い場合、出力電圧ＶＯＵＴは接地電圧ＶＳＳになるようにしても良い。この時、インバータ３６への電源電圧ＶＤＤの供給を制御するためのＮＭＯＳトランジスタのゲートは、電源端子に接続され、ソースは、接地端子に接続され、ドレインは、ＮＭＯＳトランジスタ２１のソースに接続される。オープンドレイン形式のＰＭＯＳトランジスタのゲートは、インバータ３６の出力端子に接続され、ソースは、電源端子に接続され、ドレインは、出力回路１０の出力端子に接続される。電流源３１は、電源端子とインバータ３６の出力端子との間に設けられる。抵抗４１は、出力回路１０の出力端子と接地端子との間に設けられる。

ここで、電源電圧ＶＤＤがＮＭＯＳトランジスタの閾値電圧Ｖｔｈｎよりも高くなると、ＮＭＯＳトランジスタはオンし、電源電圧ＶＤＤがインバータ３６に供給される。

また、電源電圧ＶＤＤがＰＭＯＳトランジスタ１２の閾値電圧の絶対値｜Ｖｔｈｐ１２｜よりも低いと、ＰＭＯＳトランジスタ１２はオフする。すると、電源電圧ＶＤＤは、インバータ３６に供給されない。よって、このインバータ３６の出力端子は電流源３１によってプルアップされるので、インバータ３６の出力電圧は電源電圧ＶＤＤである。ＰＭＯＳトランジスタはオフし、抵抗４１により、出力回路１０の出力端子はプルダウンされ、出力電圧ＶＯＵＴは接地電圧ＶＳＳである。

次に、出力回路１０の適用例の１つについて説明する。まず、出力回路１０を備える温度スイッチＩＣ、及び、電池保護ＩＣを備える電池パックの構成について説明する。ここで、温度スイッチＩＣは、異常温度を検出する。電池保護ＩＣは、電池を過充電・過放電から保護する。図４は、電池パックを示すブロック図である。図５は、電池保護ＩＣを示すブロック図である。図６は、温度スイッチＩＣを示すブロック図である。

電池パック５０は、図４に示すように、電池保護ＩＣ５１、温度スイッチＩＣ５２、Ｐ型ＦＥＴ５３〜５５、抵抗５７、及び、電池５８を備える。また、電池パック５０は、外部端子ＥＢ＋、及び、外部端子ＥＢ−を備える。

電池保護ＩＣ５１は、図５に示すように、基準電圧生成回路６１〜６２、過充電検出コンパレータ６４、及び、過放電検出コンパレータ６３を備える。また、電池保護ＩＣ５１は、電源端子、接地端子、充電制御端子ＣＯ、及び、放電制御端子ＤＯを備える。

温度スイッチＩＣ５２は、図６に示すように、温度電圧生成回路７５、基準電圧生成回路７１〜７２、高温検出コンパレータ７３、低温検出コンパレータ７４、ＮＯＲ回路７６、及び、出力回路１０を備える。温度電圧生成回路７５は、図示しないが、ＰＮＰバイポーラトランジスタ等によって構成される。また、温度スイッチＩＣ５２は、電源端子、接地端子、及び、出力端子ＤＥＴを備える。

電池保護ＩＣ５１の電源端子は、電池５８の正極端子に接続され、接地端子は、電池５８の負極端子に接続され、放電制御端子ＤＯは、Ｐ型ＦＥＴ５３のゲートに接続され、充電制御端子ＣＯは、Ｐ型ＦＥＴ５４のゲート及びＰ型ＦＥＴ５５のドレインに接続される。温度スイッチＩＣ５２の電源端子は、電池５８の正極端子に接続され、接地端子は、電池５８の負極端子に接続され、出力端子ＤＥＴは、Ｐ型ＦＥＴ５５のゲートに接続される。

抵抗５７は、外部端子ＥＢ＋と、出力端子ＤＥＴとＰ型ＦＥＴ５５のゲートとの接続点と、の間に設けられる。Ｐ型ＦＥＴ５３のソース及びバックゲートは、電池５８の正極端子に接続され、ドレインは、Ｐ型ＦＥＴ５４のドレインに接続される。Ｐ型ＦＥＴ５４のソース及びバックゲートは、外部端子ＥＢ＋に接続される。Ｐ型ＦＥＴ５５のソース及びバックゲートは、外部端子ＥＢ＋に接続される。外部端子ＥＢ−は、電池５８の負極端子に接続される。つまり、Ｐ型ＦＥＴ５３〜５４は、電池５８の充放電経路に直列に設けられる。

基準電圧生成回路６１〜６２と過充電検出コンパレータ６４と過放電検出コンパレータ６３とは、電源端子と接地端子との間に設けられる。過充電検出コンパレータ６４の反転入力端子は、基準電圧生成回路６２の出力端子に接続され、非反転入力端子は、電源端子に接続され、出力端子は、充電制御端子ＣＯに接続される。過放電検出コンパレータ６３の反転入力端子は、電源端子に接続され、非反転入力端子は、基準電圧生成回路６１の出力端子に接続され、出力端子は、放電制御端子ＤＯに接続される。

基準電圧生成回路７１〜７２と高温検出コンパレータ７３と低温検出コンパレータ７４と温度電圧生成回路７５とＮＯＲ回路７６と出力回路１０とは、電源端子と接地端子との間に設けられる。高温検出コンパレータ７３の非反転入力端子は、基準電圧生成回路７１の出力端子に接続され、反転入力端子は、温度電圧生成回路７５の出力端子に接続される。低温検出コンパレータ７４の非反転入力端子は、温度電圧生成回路７５の出力端子に接続され、反転入力端子は、基準電圧生成回路７２の出力端子に接続される。ＮＯＲ回路７６の第一入力端子は、高温検出コンパレータ７３の出力端子に接続され、第二入力端子は、低温検出コンパレータ７４の出力端子に接続され、出力端子は、出力回路１０の入力端子に接続される。出力回路１０の出力端子は、出力端子ＤＥＴに接続される。

温度スイッチＩＣ５２は、異常温度を検出すると、出力電流を流す。出力電流に基づき、抵抗５７は電圧を発生する。Ｐ型ＦＥＴ５５は、抵抗５７に発生する電圧により、オンする。すると、充電制御用のＰ型ＦＥＴ５４はオフし、充電が制御される。また、電池５８が過充電状態になると、電池保護ＩＣ５１はＰ型ＦＥＴ５４がオフするよう動作する。電池５８が過放電状態になると、放電制御用のＰ型ＦＥＴ５３がオフするよう動作する。

次に、電池パック５０の動作について説明する。
［電池５８が過充電状態である時の動作］電池パック５０に充電器（図示せず）が接続される。基準電圧生成回路６２は、電池５８が過充電状態であることを示す過充電電圧に対応した基準電圧ＶＲＥＦ２を生成する。過充電検出コンパレータ６４は、電池５８の電圧の分圧電圧と基準電圧ＶＲＥＦ２とを比較し、比較結果により、出力電圧を反転させる。具体的には、電池５８の電圧の分圧電圧が基準電圧ＶＲＥＦ２以上になると、過充電検出コンパレータ６４の出力電圧は反転してハイレベルになる。すると、Ｐ型ＦＥＴ５４はオフし、電池５８への充電が停止する。

［電池５８が過放電状態である時の動作］電池パック５０に負荷（図示せず）が接続される。基準電圧生成回路６１は、電池５８が過放電状態であることを示す過放電電圧に対応した基準電圧ＶＲＥＦ１を生成する。過放電検出コンパレータ６３は、電池５８の電圧の分圧電圧と基準電圧ＶＲＥＦ１とを比較し、比較結果により、出力電圧を反転させる。具体的には、電池５８の電圧の分圧電圧が基準電圧ＶＲＥＦ１以下になると、過放電検出コンパレータ６３の出力電圧は反転してハイレベルになる。すると、Ｐ型ＦＥＴ５３はオフし、電池５８からの放電が停止する。

［高温の異常温度時の動作］温度電圧生成回路７５は、温度に基づいた温度電圧ＶＴＥＭＰを生成する。温度電圧生成回路７５は、温度が高くなると温度電圧ＶＴＥＭＰが低くなる特性を有する。基準電圧生成回路７１は、検出されるべき高温の異常温度に対応した基準電圧ＶＲＥＦ３を生成する。高温検出コンパレータ７３は、温度電圧ＶＴＥＭＰと基準電圧ＶＲＥＦ３とを比較し、比較結果により、出力電圧を反転させる。具体的には、温度が高くなることにより、温度電圧ＶＴＥＭＰが低くなり、温度電圧ＶＴＥＭＰが基準電圧ＶＲＥＦ３以下になると、高温検出コンパレータ７３の出力電圧はハイレベルになる。つまり、温度が高温の異常温度以上になると、高温検出コンパレータ７３の出力電圧はハイレベルになる。すると、ＮＯＲ回路７６の出力電圧はローレベルになり、出力回路１０がオンして抵抗５７に電流を流し、抵抗５７に電圧が発生し、出力端子ＤＥＴの電圧はローレベルになる。すると、Ｐ型ＦＥＴ５５はオンし、Ｐ型ＦＥＴ５４はオフし、電池５８への充電が停止する。

［低温の異常温度時の動作］基準電圧生成回路７２は、検出されるべき低温の異常温度に対応した基準電圧ＶＲＥＦ４を生成する。低温検出コンパレータ７４は、温度電圧ＶＴＥＭＰと基準電圧ＶＲＥＦ４とを比較し、比較結果により、出力電圧を反転させる。具体的には、温度が低くなることにより、温度電圧ＶＴＥＭＰが高くなり、温度電圧ＶＴＥＭＰが基準電圧ＶＲＥＦ４以上になると、低温検出コンパレータ７４の出力電圧はハイレベルになる。つまり、温度が低温の異常温度以下になると、低温検出コンパレータ７４の出力電圧はハイレベルになる。すると、前述のように、電池５８への充電が停止する。

このようにすると、前述の出力回路１０の動作により、電源電圧ＶＤＤが出力回路１０の最低動作電源電圧よりも低い場合、温度スイッチＩＣ５２の出力回路１０は必ずオフする。すると、出力回路１０の出力端子つまり温度スイッチＩＣ５２の出力端子ＤＥＴの電圧は、抵抗５７により、外部端子ＥＢ＋の電圧に必ずプルアップされる。よって、電源電圧ＶＤＤが出力回路１０の最低動作電源電圧よりも低い場合、Ｐ型ＦＥＴ５５は必ずオフするので、温度スイッチＩＣ５２はＰ型ＦＥＴ５５を介してＰ型ＦＥＴ５４を必ず制御することができない。すると、例えば、電池５８が０ボルト付近の電圧になっている状態から充電される場合、電池５８の電圧（電源電圧ＶＤＤ）が低いことから、温度スイッチＩＣ５２が誤動作してＰ型ＦＥＴ５４をオフさせ、電池５８の電圧が低いにも拘らず、充電が停止してしまうということが防止される。

なお、図６に示すように、電池パック５０の保護機能として過充電検出コンパレータ６４及び過放電コンパレータ６３が必要になっている。しかし、図示しないが、電池パック５０の仕様上、保護機能として過放電検出機能が不要になる場合、過放電検出コンパレータ６３は削除されても良い。この時、Ｐ型ＦＥＴ５３も削除される。

また、図６に示すように、電池パック５０の保護機能として高温検出コンパレータ７３及び低温検出コンパレータ７４が必要になっている。しかし、電池パック５０の仕様上、保護機能として低温検出機能または高温検出機能が不要になる場合、低温検出コンパレータ７４または高温検出コンパレータ７３がなくても良い。
また、抵抗５７やＰ型ＦＥＴ５５などは、温度スイッチＩＣ５２によって内蔵されても良い。

また、図４では、充放電制御用のＰ型ＦＥＴ５３〜５４が外部端子ＥＢ＋と電池５８の正極端子との間に設けられたが、図示しないが、２つのＮ型ＦＥＴが外部端子ＥＢ−と電池５８の負極端子との間に設けられても良い。この時、Ｐ型ＦＥＴ５５と抵抗５７と電池保護ＩＣ５１の内部回路と温度スイッチＩＣ５２の内部回路とは、適宜変更される。

また、温度スイッチＩＣ５２は、図４では、充電制御用のＰ型ＦＥＴ５４のみを制御しているが、図示しないが、放電制御用のＰ型ＦＥＴ５３のみを制御しても良い。また、Ｐ型ＦＥＴ５３〜５４の両方を制御しても良い。

１０ 出力回路
３１ 電流源
５０ 電池パック
５１ 電池保護ＩＣ
５２ 温度スイッチＩＣ
５８ 電池
６１、６２、７１、７２ 基準電圧生成回路
６３ 過放電検出コンパレータ
６４ 過充電検出コンパレータ
７３ 高温検出コンパレータ
７４ 低温検出コンパレータ
７５ 温度電圧生成回路

Claims (3)

1. オープンドレイン出力の出力回路であって、
   前記出力回路の入力端子に接続されたインバータ回路と、
   ゲートが前記インバータ回路の出力端子に接続され、ドレインが前記出力回路の出力端子に接続され、ソースが第１電源端子に接続された出力ＭＯＳトランジスタと、
   前記インバータ回路と第２電源端子の間に設けられたスイッチ回路と、
   前記出力ＭＯＳトランジスタのゲートと前記第１電源端子との間に設けられた電流源と、を備え、
   前記スイッチ回路は、前記インバータ回路と第２電源端子の間に設けられた第１のＭＯＳトランジスタと、第１電源端子と第２電源端子の間に直列に設けられた第２の電流源と第２のＭＯＳトランジスタとを備え、前記第２の電流源と前記第２のＭＯＳトランジスタとの接続ノードが前記第１のＭＯＳトランジスタのゲートに接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタの閾値電圧の絶対値の合計電圧が前記出力回路の最低動作電圧であり、電源電圧が前記出力回路の最低動作電圧よりも低いとオフすることを特徴とする出力回路。
2. 温度に基づいた温度電圧を生成する温度電圧生成回路と、
   異常温度に対応した基準電圧を生成する基準電圧生成回路と、
   前記温度電圧と前記基準電圧とを比較し、比較結果により、出力電圧を反転させるコンパレータと、
   前記コンパレータの出力端子に接続される、請求項１記載の出力回路と、を備えることを特徴とする温度スイッチＩＣ。
3. 電池と前記電池の充放電を制御する電池保護ＩＣを備えた電池パックであって、
   前記電池の充放電経路に設けられる充電制御用ＦＥＴと、
   異常温度を検出する請求項２記載の温度スイッチＩＣと、を備え
   前記温度スイッチＩＣが異常温度を検出すると、前記充電制御用ＦＥＴをオフすることを特徴とする電池パック。

Images