JPH02210913A - Ｍｏｓ集積回路 - Google Patents
Ｍｏｓ集積回路Info
- Publication number
- JPH02210913A JPH02210913A JP1029982A JP2998289A JPH02210913A JP H02210913 A JPH02210913 A JP H02210913A JP 1029982 A JP1029982 A JP 1029982A JP 2998289 A JP2998289 A JP 2998289A JP H02210913 A JPH02210913 A JP H02210913A
- Authority
- JP
- Japan
- Prior art keywords
- output
- mos
- channel
- circuit
- power voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＰチャネルＭＯ８）−ランジスタとＮチャネ
ルデプレッション型ＭＯＳトランジスタからなる電源電
圧検出回路（以下、検出回路という）とレシオ型インバ
ータを混在させたＭＯＳ集積回路に関する。
ルデプレッション型ＭＯＳトランジスタからなる電源電
圧検出回路（以下、検出回路という）とレシオ型インバ
ータを混在させたＭＯＳ集積回路に関する。
（従来の技術）
第２図は従来のＭＯ３集積回路を示している。
第２図において、１１は入力信号、１２は相補型ＭＯＳ
インバータ、１３はＮチャネルエンハンスメント型ＭＯ
Ｓトランジスタ、１４は出力端子、１５は保護抵抗であ
る。
インバータ、１３はＮチャネルエンハンスメント型ＭＯ
Ｓトランジスタ、１４は出力端子、１５は保護抵抗であ
る。
このような回路においては、入力信号１１を相補型ＭＯ
Ｓインバータ１２でレベルを安定にして、Ｎチャネルエ
ンハンスメント型ＭＯＳトランジスタ１３により保護抵
抗１５を介して、出力端子１４にハイインピーダンスあ
るいはローレベルを出力する。
Ｓインバータ１２でレベルを安定にして、Ｎチャネルエ
ンハンスメント型ＭＯＳトランジスタ１３により保護抵
抗１５を介して、出力端子１４にハイインピーダンスあ
るいはローレベルを出力する。
（発明が解決しようとする課題）
しかしながら、上記従来の構成では電源電圧がＭＯＳ）
−ランジスタのスレッショルド電圧（以下。
−ランジスタのスレッショルド電圧（以下。
■、という）前後の時、入力信号１１を出力する電源を
有する回路のリセット動作がされていないために入力信
号１１は不定であり、出力端子１４の論理レベルを固定
できないという問題があった。
有する回路のリセット動作がされていないために入力信
号１１は不定であり、出力端子１４の論理レベルを固定
できないという問題があった。
本発明は上記従来の問題を解決するものであり、電源電
圧が７８前後の時、出力端子の論理レベルを固定するこ
とのできるＭＯＳ集積回路を提供することを目的とする
ものである。
圧が７８前後の時、出力端子の論理レベルを固定するこ
とのできるＭＯＳ集積回路を提供することを目的とする
ものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、検出回路の出力を
レシオ型インバータに入力し、レシオ型インバータの出
力を従来のＭＯ３出力回路に付加したものである。
レシオ型インバータに入力し、レシオ型インバータの出
力を従来のＭＯ３出力回路に付加したものである。
（作 用）
したがって１本発明によれば、マイクロコンピュータが
動作する電源電圧よりも低い電源電圧においても、出力
回路の論理レベルを確定することができるという作用を
有する。
動作する電源電圧よりも低い電源電圧においても、出力
回路の論理レベルを確定することができるという作用を
有する。
（実施例）
第１図は本発明の一実施例におけるＭＯ８集積回路の構
成を示したものである。第１図において。
成を示したものである。第１図において。
Ａは検出回路であって、ＰチャネルＭＯＳトランジスタ
１とＮチャネルデプレッション型ＭＯＳトランジスタ２
からなる。Ｂはレシオ型インバータであって、Ｎチャネ
ルデプレッション型ＭＯＳトランジスタ２とＮチャネル
エンハンスメント型ＭＯＳトランジスタ３からなる。４
は相補型ＭＯＳインバータ、５は入力信号、６は出力信
号、７は保護抵抗、８は検出回路の出力信号、９はレシ
オ型インバータの出力信号、１０は入力信号５と出力信
号９のＮＯＲ出力信号である。
１とＮチャネルデプレッション型ＭＯＳトランジスタ２
からなる。Ｂはレシオ型インバータであって、Ｎチャネ
ルデプレッション型ＭＯＳトランジスタ２とＮチャネル
エンハンスメント型ＭＯＳトランジスタ３からなる。４
は相補型ＭＯＳインバータ、５は入力信号、６は出力信
号、７は保護抵抗、８は検出回路の出力信号、９はレシ
オ型インバータの出力信号、１０は入力信号５と出力信
号９のＮＯＲ出力信号である。
次に上記実施例の動作について説明する。上記実施例に
おいて、相補型ＭＯ８集積回路が動作する電源電圧より
も低い電′ｇ電圧領域において、ＰチャネルＭＯＳトラ
ンジスタ１はオフ状態であり、直列に接続されているト
ランジスタはＮチャネルデプレッション型ＭＯＳトラン
ジスタ２であるので出力信号８はローレベルとなる。同
様にして出力信号９は、レシオ型インバータＢにおいて
Ｎチャネルエンハンスメント型ＭＯＳトランジスタ３゜
がオフ状態であるので、電源電圧レベル（Ｖｏｏ）から
Ｎチャネルデプレッション型ＭＯＳトランジスタ２によ
る電圧降下分を引いたレベルとなる。
おいて、相補型ＭＯ８集積回路が動作する電源電圧より
も低い電′ｇ電圧領域において、ＰチャネルＭＯＳトラ
ンジスタ１はオフ状態であり、直列に接続されているト
ランジスタはＮチャネルデプレッション型ＭＯＳトラン
ジスタ２であるので出力信号８はローレベルとなる。同
様にして出力信号９は、レシオ型インバータＢにおいて
Ｎチャネルエンハンスメント型ＭＯＳトランジスタ３゜
がオフ状態であるので、電源電圧レベル（Ｖｏｏ）から
Ｎチャネルデプレッション型ＭＯＳトランジスタ２によ
る電圧降下分を引いたレベルとなる。
この出力信号９により出力回路のＮチャネルエンハンス
メント型ＭＯＳトランジスタ３がオン状態となり、出力
信号１０は入力信号５に関係なくローレベルを出力する
。したがって、この結果出力端子６はハイインピーダン
スが実現できる。
メント型ＭＯＳトランジスタ３がオン状態となり、出力
信号１０は入力信号５に関係なくローレベルを出力する
。したがって、この結果出力端子６はハイインピーダン
スが実現できる。
また、相補型ＭＯ８集積回路の動作電源電圧領域では、
ＰチャネルＭＯＳトランジスタ１がオン状態となり出力
信号８はハイレベルとなる。出力信号８がハイレベルな
ので出力信号９はローレベルになり、第１図は従来例の
第２図と等価な回路になる。
ＰチャネルＭＯＳトランジスタ１がオン状態となり出力
信号８はハイレベルとなる。出力信号８がハイレベルな
ので出力信号９はローレベルになり、第１図は従来例の
第２図と等価な回路になる。
上記は、マイクロコンピュータの出力を確定させる方法
に適用したものの例であるが、本発明はこれに限らずマ
イクロコンピュータ以外のＭＯ８集積回路にも勿論適用
できる。
に適用したものの例であるが、本発明はこれに限らずマ
イクロコンピュータ以外のＭＯ８集積回路にも勿論適用
できる。
（発明の効果）
本発明は上記実施例から明らかなように、検出回路の出
力をレシオ型インバータで受ける構成とすることにより
、ＭＯ８出力回路の論理レベルを固定することができる
優れた効果を有する。
力をレシオ型インバータで受ける構成とすることにより
、ＭＯ８出力回路の論理レベルを固定することができる
優れた効果を有する。
第１図は本発明の一実施例のＭＯ８集積回路の論理回路
図、第２吋は従来のＭＯ８集積回路の論理回路図である
。 Ａ・・・検出回路、 Ｂ ・・・ レシオ型インバータ
、 １ ・・・ ＰチャネルＭＯＳトランジスタ、 ２
・・・Ｎチャネルデプレッション型ＭＯ８Ｉ−ランジス
タ、３．１３・・・Ｎチャネルエンハンスメント型ＭＯ
８ｈランジスタ、 ４，１２・・・相補型ＭＯＳインバ
ータ、 ５，１１・・・入力信号、 ６，１４・・・出
力信号、 ７，１５・・・保護抵抗、 ８ ・・・検出
回路の出力信号、 ９ ・・・ レシオ型インバータの
出力信号、１０・・・入力信号５と出力信号９のＮＯＲ
出力信号。 特許出願人 松下電器産業株式会社 第 図 ・Ｐ＋ヤネンレＭＯ５）ランジスタ ２°°Ｎ＋＼キンレゾ゛プレッシタンｔＭｏｓトランジ
スタ３・・ＮケＪｆキンレエ、ンハンスメント型ＭＯＳ
トランシスク４ ＠槽でＭＯＳインバータ ５・人力を春 ６・ヱ勺堝５ ７ 保護体流８〜
１０ ・・田カ（Ｓぢ 第２図 １］ ・・・ ２＼、カイき号 ２ ・ 才目拘型Ｍｏ５ＩＩソバ−ター１３ ・ Ｎ
す駕キンレエンハンスヌントｔＭｏ計うンジスク１４
・ 比力塙３ １５゛・ 停護ＩＵ氾
図、第２吋は従来のＭＯ８集積回路の論理回路図である
。 Ａ・・・検出回路、 Ｂ ・・・ レシオ型インバータ
、 １ ・・・ ＰチャネルＭＯＳトランジスタ、 ２
・・・Ｎチャネルデプレッション型ＭＯ８Ｉ−ランジス
タ、３．１３・・・Ｎチャネルエンハンスメント型ＭＯ
８ｈランジスタ、 ４，１２・・・相補型ＭＯＳインバ
ータ、 ５，１１・・・入力信号、 ６，１４・・・出
力信号、 ７，１５・・・保護抵抗、 ８ ・・・検出
回路の出力信号、 ９ ・・・ レシオ型インバータの
出力信号、１０・・・入力信号５と出力信号９のＮＯＲ
出力信号。 特許出願人 松下電器産業株式会社 第 図 ・Ｐ＋ヤネンレＭＯ５）ランジスタ ２°°Ｎ＋＼キンレゾ゛プレッシタンｔＭｏｓトランジ
スタ３・・ＮケＪｆキンレエ、ンハンスメント型ＭＯＳ
トランシスク４ ＠槽でＭＯＳインバータ ５・人力を春 ６・ヱ勺堝５ ７ 保護体流８〜
１０ ・・田カ（Ｓぢ 第２図 １］ ・・・ ２＼、カイき号 ２ ・ 才目拘型Ｍｏ５ＩＩソバ−ター１３ ・ Ｎ
す駕キンレエンハンスヌントｔＭｏ計うンジスク１４
・ 比力塙３ １５゛・ 停護ＩＵ氾
Claims (1)
- ＰチャネルＭＯＳトランジスタとＮチャネルデプレッシ
ョン型ＭＯＳトランジスタおよびレシオ型インバータか
らなる論理回路を備え、電源電圧が相補型ＭＯＳインバ
ータの動作電圧よりも低い電圧（約１Ｖ）で、出力端子
の論理レベルを固定できることを特徴とするＭＯＳ集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029982A JPH02210913A (ja) | 1989-02-10 | 1989-02-10 | Ｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029982A JPH02210913A (ja) | 1989-02-10 | 1989-02-10 | Ｍｏｓ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02210913A true JPH02210913A (ja) | 1990-08-22 |
Family
ID=12291168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029982A Pending JPH02210913A (ja) | 1989-02-10 | 1989-02-10 | Ｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210913A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008096473A (ja) * | 2006-10-06 | 2008-04-24 | Hitachi Displays Ltd | 表示装置 |
| JP2012080380A (ja) * | 2010-10-04 | 2012-04-19 | Fujitsu Ltd | 半導体集積回路 |
| CN102624371A (zh) * | 2011-01-25 | 2012-08-01 | 精工电子有限公司 | 输出电路、温度开关ic以及电池组 |
| JP2012186768A (ja) * | 2011-03-08 | 2012-09-27 | Ricoh Co Ltd | 半導体集積回路の出力バッファ回路、及び半導体集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281809A (ja) * | 1985-10-04 | 1987-04-15 | Nec Corp | 半導体集積論理回路 |
-
1989
- 1989-02-10 JP JP1029982A patent/JPH02210913A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281809A (ja) * | 1985-10-04 | 1987-04-15 | Nec Corp | 半導体集積論理回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008096473A (ja) * | 2006-10-06 | 2008-04-24 | Hitachi Displays Ltd | 表示装置 |
| JP2012080380A (ja) * | 2010-10-04 | 2012-04-19 | Fujitsu Ltd | 半導体集積回路 |
| CN102624371A (zh) * | 2011-01-25 | 2012-08-01 | 精工电子有限公司 | 输出电路、温度开关ic以及电池组 |
| JP2012156718A (ja) * | 2011-01-25 | 2012-08-16 | Seiko Instruments Inc | 出力回路、温度スイッチｉｃ、及び、電池パック |
| US9118326B2 (en) | 2011-01-25 | 2015-08-25 | Seiko Instruments Inc. | Output circuit, temperature switch IC, and battery pack |
| JP2012186768A (ja) * | 2011-03-08 | 2012-09-27 | Ricoh Co Ltd | 半導体集積回路の出力バッファ回路、及び半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4551841A (en) | One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function | |
| US5512844A (en) | Output circuit with high output voltage protection means | |
| US20040090259A1 (en) | CMOS level shifters using native devices | |
| JPS62217714A (ja) | 高電圧検出回路 | |
| JPH02210913A (ja) | Ｍｏｓ集積回路 | |
| JP2636749B2 (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| JPS5928986B2 (ja) | 半導体集積回路 | |
| KR910006478B1 (ko) | 반도체집적회로 | |
| KR100221941B1 (ko) | 출력회로 | |
| KR930005834Y1 (ko) | 과전류 보호회로 | |
| JPS59149424A (ja) | 半導体集積回路装置 | |
| JPH07325780A (ja) | マイコンの入出力回路 | |
| JPH03103025A (ja) | 半導体集積回路装置 | |
| JPH09166648A (ja) | 半導体集積装置 | |
| KR0128241Y1 (ko) | 전류보상 티버스회로 | |
| KR100710643B1 (ko) | 반도체 메모리의 전류 감소 회로 | |
| JPH02135915A (ja) | 半導体回路 | |
| KR960003220B1 (ko) | 다입력 낸드회로 | |
| KR100290887B1 (ko) | 고전압보호회로 | |
| JPS60189322A (ja) | 半導体回路装置 | |
| JPS61269544A (ja) | バスタ−ミネ−タ | |
| JPH0222477B2 (ja) | ||
| JPS58175324A (ja) | 入力回路 | |
| JPH02254816A (ja) | 貫通電流防止型出力回路 | |
| JPH03148913A (ja) | 低消費電力型入力回路 |