JPH09166648A

JPH09166648A - 半導体集積装置

Info

Publication number: JPH09166648A
Application number: JP7346780A
Authority: JP
Inventors: Michiaki Nishikawa; 道明西川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-12-13
Filing date: 1995-12-13
Publication date: 1997-06-24
Anticipated expiration: 2015-12-13
Also published as: JP2850825B2

Abstract

(57)【要約】【課題】テストモード信号の誤発生及び誤停止の防止
と、通常動作／テスト動作兼用外部端子をテストモード
時にも通常電圧範囲とすることとが両立できなかった。【解決手段】通常動作／テスト動作兼用外部端子１０
１，１０２に、それぞれ、低電圧検出回路１０４，１０
７及び高電圧検出回路１０５，１０８を接続する。外部
端子１０１の電圧Ｖ₁が異常な高電圧となりかつ外部端
子１０２の電圧Ｖ₂が異常な低電圧となったときに、ア
ンド回路１０９によりフリップフロップ１１１をセット
してテストモードに移行する。外部端子１０１の電圧Ｖ
₁が異常な低電圧となりかつ外部端子１０２の電圧Ｖ₂が
異常な高電圧となったときに、アンド回路１１０により
フリップフロップ１１１をリセットしてユーザモードに
移行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はシングルチップマイ
クロコンピュータ等の半導体集積装置に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】ＣＰ
Ｕ，ＲＯＭ，ＲＡＭ等を同一チップ上に有するシングル
チップマイクロコンピュータにおいて、そのマイクロコ
ンピュータの機能テストを行う場合、ＲＯＭからの命令
の供給だけではなく、ＲＯＭ以外からの命令を供給する
必要がある。このため、シングルチップマイクロコンピ
ュータは、ＲＯＭより命令を供給するユーザモードの外
に、外部端子からＣＰＵに命令を供給するテストモード
を有する。

【０００３】図３は従来のシングルチップマイクロコン
ピュータを示す回路図である。図３において、１はＣＰ
Ｕ、２はプログラムカウンタ（ＰＣ）、３はＲＯＭ、４
はＲＡＭであって、これらは内部バス５によって相互に
接続されている。図３において、外部端子３０１、３０
２は通常動作及びテスト動作兼用端子である。従って、
外部端子３０１はインバータ３０３を介して内部バス５
に接続されると共に、テスト動作のために高電圧検出回
路３０４に接続されている。他方、外部端子３０２はイ
ンバータ３０５を介して内部バス５に接続されると共
に、テスト動作のために低電圧検出回路３０６に接続さ
れている。

【０００４】高電圧検出回路３０４は、ＰチャネルＭＯ
Ｓトランジスタ３０４１、ＮチャネルＭＯＳトランシス
タ３０４２、インバータ３０４３、３０４４により構成
されており、この場合、ＰチャネルＭＯＳトランジスタ
３０４１のオン抵抗はＮチャネルＭＯＳトランシスタ３
０４２のオン抵抗より小さい。従って、外部端子３０１
の電圧Ｖ₁が電源電圧Ｖ_DDより高くなると（正確には、
ＰチャネルＭＯＳトランジスタ３０４１のしきい値電圧
｜Ｖ_thp｜分以上高くなると）、高電圧検出回路３０４
の出力Ｓ₁はハイレベルとなる。

【０００５】低電圧検出回路３０６は、ＮチャネルＭＯ
Ｓトランジスタ３０６１、ＰチャネルＭＯＳトランシス
タ３０６２、インバータ３０６３により構成されてお
り、この場合、ＮチャネルＭＯＳトランジスタ３０６１
のオン抵抗はＰチャネルＭＯＳトランシスタ３０６２の
オン抵抗より小さい。従って、外部端子３０２の電圧Ｖ
₂が接続電圧ＧＮＤより低くなると（正確には、Ｎチャ
ネルＭＯＳトランジスタ３０６１のしきい値電圧Ｖ_thn
分以上高くなると）、低電圧検出回路３０６の出力Ｓ₂
はハイレベルとなる。

【０００６】高電圧検出回路３０４及び低電圧検出回路
３０６はナンド回路３０７及びインバータ３０８に接続
され、テストモード信号Ｔが発生されることになる。

【０００７】まず、図３において、通常動作時には、外
部端子３０１、３０２の電圧Ｖ₁，Ｖ₂が通常動作電圧範
囲（０〜Ｖ_DD）である。従って、高電圧検出回路３０４
では、ＰチャネルＭＯＳトランジスタ３０４１のオフ状
態、ＮチャネルＭＯＳトランジスタ３０４２のオン状態
により、出力Ｓ₁はローレベルとなり、また、低電圧検
出回路３０６では、ＮチャネルＭＯＳトランジスタ３０
６１のオフ状態、ＰチャネルＭＯＳトランジスタ３０６
２のオン状態により、出力Ｓ₂はローレベルとなる。従
って、テストモード信号Ｔはローレベルを維持する。

【０００８】次に、通常動作からテストモードに移行さ
せるために、外部端子３０１の電圧Ｖ₁を異常な高電圧
（＞Ｖ_DD＋｜Ｖ_thp｜）とし、かつ外部端子３０２の電
圧Ｖ₂を異常な低電圧（＜−Ｖ_thn）とする。この結果、
高電圧検出回路３０４においては、ＰチャネルＭＯＳト
ランジスタ３０４１がオン状態となり、この場合、オン
抵抗はＮチャネルＭＯＳトランジスタ３０４２のオン抵
抗より小さくされているので、出力Ｓ₁はハイレベルと
なる。他方、低電圧検出回路３０６においては、Ｎチャ
ネルＭＯＳトランジスタ３０６１がオン状態となり、こ
の場合、オン抵抗はＰチャネルＭＯＳトランジスタ３０
６２のオン抵抗より小さくされているので、出力Ｓ₂は
ハイレベルとなる。従って、テストモード信号Ｔはハイ
レベルとなる。

【０００９】図３のシングルチップマイクロコンピュー
タにおいては、同相のノイズが外部端子３０１、３０２
に同時に印加されても、高電圧検出回路３０４の出力Ｓ
₁及び低電圧検出回路３０５の出力Ｓ₂の両方が同時ハイ
レベルとなることはなく、従って、テストモード信号Ｔ
の誤発生は防止できる。しかしながら、図３のシングル
チップマイクロコンピュータにおいては、テストモード
信号Ｔのハイレベルを維持するには、外部端子３０１の
電圧Ｖ₁を異常な高電圧にかつ外部端子３０２の電圧Ｖ₂
を異常な低電圧に維持し続けなければならない。この結
果、テストモード時に、外部端子３０１、３０２を通常
電圧範囲とすることができず、従って、外部端子３０
１、３０２の通常動作時の機能テストが不可能となり、
テストが限定されているという課題があった。

【００１０】図４は他の従来のシングルチップマイクロ
コンピュータを示す回路図である。図４においても、外
部端子４０１、４０２は通常動作及びテスト動作兼用端
子であり、従って、インバータ４０３、４０４を介して
内部バス５に接続されている。また、アンド回路４０５
は外部端子４０１、４０２の電圧Ｖ₁、Ｖ₂が共に通常電
圧範囲外（たとえば共に異常な高電圧）を検出して出力
Ｓ₁を発生し、この結果、フリップフロップ４０６はセ
ットされてテストモード信号Ｔをハイレベルとする。こ
のフリップフロップ４０６のセット状態は、外部端子４
０７からのリセット信号が入力されない限り、維持され
る。従って、図４においては、テストモード時において
も、外部端子４０１、４０２を通常電圧範囲とすること
ができ、従って、外部端子４０１、４０２の通常動作時
の機能テストが可能となる。

【００１１】しかしながら、図４のシングルチップマイ
クロコンピュータにおいては、同相のノイズが外部端子
４０１、４０２に同時に印加されると、テストモード信
号Ｔが誤発生するという課題がある。

【００１２】従って、本発明の目的は、テストモード信
号の誤発生及び誤停止を防止でき、しかも通常動作／テ
スト動作兼用外部端子をテストモード時にも通常電圧範
囲とすることができる半導体集積装置を提供することで
ある。

【００１３】

【課題を解決するための手段】上述の課題を解決するた
めに本発明においては、第１の外部端子に接続された高
電圧検出回路は第１の外部端子の電圧が第１の所定値よ
り高いことを検出する。第２の外部端子に接続された低
電圧検出回路は第２の外部端子の電圧が第１の所定値よ
り低い第２の所定値より低いことを検出する。テストモ
ード信号発生回路は高電圧検出回路及び低電圧検出回路
に接続され、第１の外部端子の電圧が第１の所定値より
高くかつ第２の外部端子の電圧が第２の所定値より低い
ときにテストモード信号を発生し該テストモード信号の
発生を維持するものである。すなわち、２つの外部端子
に互いに異なる通常動作電圧範囲外の電圧、つまり、異
常な高電圧及び異常な低電圧を印加することによりテス
トモード信号を発生し、その後、外部端子の電圧が上述
の電圧以外の値となつても、テストモード信号の発生は
維持されることになる。

【００１４】

【発明の実施の形態】図１は本発明に係るシングルチッ
プマイクロコンピュータの第１の実施の形態を示す回路
図である。図１において、外部端子１０１、１０２は通
常動作及びテスト動作兼用端子である。従って、外部端
子１０１はインバータ１０３を介して内部バス５に接続
されると共に、テスト動作のために低電圧検出回路１０
４及び高電圧検出回路１０５に接続されている。他方、
外部端子１０１はインバータ１０６を介して内部バス５
に接続されると共に、テスト動作のために低電圧検出回
路１０７及び高電圧検出回路１０８に接続されている。
ここで、低電圧検出回路１０４、１０７は図３の低電圧
検出回路３０６と同一構成をなし、また、高電圧検出回
路１０５、１０８は図３の高電圧検出回路３０４と同一
構成をなしている。

【００１５】アンド回路１０９の入力は高電圧検出回路
１０５の出力Ｓ₂及び低電圧検出回路１０７の出力Ｓ₃に
接続され、また、アンド回路１１０の入力は低電圧検出
回路１０５の出力Ｓ₁及び高電圧検出回路１０７の出力
Ｓ₄に接続されている。さらに、アンド回路１０９の出
力Ｓ₅はフリップフロップ１１１のセット入力に接続さ
れ、また、アンド回路１１０の出力Ｓ₆はフリップフロ
ップ１１１のリセット入力に接続されている。外部端子
１１２もまたフリップフロップ１１１のリセット入力に
接続されている。そして、フリップフロップ１１１の出
力がテストモード信号Ｔとして作用し、ＣＰＵ１に供給
されている。

【００１６】まず、図１において、電源投入後に、外部
端子１１２の電圧をハイレベルにしてフリップフロップ
１１１のリセットし、初期化する。この結果、ユーザモ
ードに設定される。

【００１７】次に、ユーザモードからテストモードに移
行させりために、外部端子１０１の電圧Ｖ₁を異常な高
電圧（＞Ｖ_PP＋｜Ｖ_THP｜）とし、かつ外部端子１０２
の電圧Ｖ₂を異常な低電圧（＜−Ｖ_thn）とする。この結
果、高電圧検出回路１０５の出力Ｓ₂及び低電圧検出回
路１０７の出力Ｓ₃は共にハイレベルとなり、従って、
アンド回路１０９の出力Ｓ₅はハイレベルとなる。この
結果、フリップフロップ１１１はリセットされてテスト
モード信号Ｔはハイレベルとなり、テストモードに移行
する。そして、このテストモード状態は維持される。

【００１８】次に、テストモードからユーザモードに移
行させるために、外部端子１０１の電圧Ｖ₁を異常な低
電圧（＜−Ｖ_thn）とし、かつ外部端子１０２の電圧Ｖ₂
を異常な高電圧（＞Ｖ_PP＋｜Ｖ_thp｜）とする。この結
果、低電圧検出回路１０４の出力Ｓ₁及び高電圧検出回
路１０８の出力Ｓ₄は共にハイレベルとなり、従って、
アンド回路１１０の出力Ｓ₆はハイレベルとなる。この
結果、フリップフロップ１１１はリセットされてテスト
モード信号Ｔはローレベルとなり、ユーザモードに移行
する。そして、このユーザモード状態は維持される。

【００１９】上述のユーザモード状態及びテストモード
状態のいずれにおいても、外部端子１０１，１０２の電
圧を通常動作電圧範囲（０〜Ｖ_DD）とすることができ
る。この場合、高電圧検出回路１０５の出力Ｓ₂及び低
電圧検出回路１０５の出力Ｓ₃はいずれもローレベルで
あり、この結果、アンド回路１０９の出力Ｓ₅もローレ
ベルである。また、低電圧検出回路１０４の出力Ｓ₃及
び高電圧検出回路１０８の出力Ｓ₄もいずれもローレベ
ルであり、この結果、アンド回路１１０の出力Ｓ₆もロ
ーレベルである。従って、フリップフロップ１１１の状
態は変更されず、ユーザモード状態もしくはテストモー
ド状態が持続する。

【００２０】上述のユーザモード状態及びテストモード
状態のいずれにおいても、外部端子１０１、１０２に外
部からノイズが同時に印加されても、ユーザモード及び
テストモード状態は変更されない。たとえば、ノイズの
ために外部端子１０１、１０２の電圧Ｖ₁、Ｖ₂が同時に
異常な高電圧（＞Ｖ_DD＋｜Ｖ_thp｜）となると、高電圧
検出回路１０５、１０８の出力Ｓ₂、Ｓ₄は共にハイレベ
ルとなるが、低電圧検出回路１０４、１０７の出力
Ｓ₁、Ｓ₃は共にローレベルとなる。この結果、アンド回
路１０９、１１０の出力Ｓ₅、Ｓ₆は共にローレベルであ
る。従って、フリップフロップ１１１の状態は変更され
ず、ユーザモード状態もしくはテストモード状態が持続
する。他方、ノイズのために外部端子１０１、１０２の
電圧Ｖ₁、Ｖ₂が同時に異常な低電圧（＜−Ｖ_thn）とな
ると、低電圧検出回路１０４、１０７の出力Ｓ₁、Ｓ₃は
共にハイレベルとなるが、低電圧検出回路１０５、１０
８の出力Ｓ₂、Ｓ₄は共にローレベルとなる。この結果、
やはりアンド回路１０９、１１０の出力Ｓ₅、Ｓ₆は共に
ローレベルである。従って、フリップフロップ１１１の
状態は変更されず、ユーザモード状態もしくはテストモ
ード状態が持続する。

【００２１】図２は本発明に係るシングルチップマイク
ロコンピュータの第２の実施の形態を示す回路図であ
る。図２において、図１の外部端子１０１の代わりに外
部端子１０１Ｌ、１０１Ｈを通常動作及びテスト動作兼
用端子とする。この場合、外部端子１０１Ｌはインバー
タ１０３Ｌを介して内部バス５に接続されると共に、テ
スト動作のために低電圧検出回路１０４に接続され、外
部端子１０１Ｈはインバータ１０３Ｈを介して内部バス
５に接続されると共に、テスト動作のために高電圧検出
回路１０５に接続されている。また、図１の外部端子１
０２の代わりに外部端子１０２Ｌ，１０２Ｈを通常動作
及びテスト動作兼用端子とする。この場合、外部端子１
０２Ｌはインバータ１０４Ｌを介して内部バス５に接続
されると共に、テスト動作のために低電圧検出回路１０
７に接続され、外部端子１０２Ｈはインバータ１０４Ｈ
を介して内部バス５に接続されると共に、テスト動作の
ために高電圧検出回路１０８に接続されている。

【００２２】まず、図２においても、電源投入後に、外
部端子１１２の電圧をハイレベルにしてフリップフロッ
プ１１１のリセットし、初期化する。この結果、ユーザ
モードに設定される。

【００２３】次に、ユーザモードからテストモードに移
行させりために、外部端子１０１Ｈの電圧Ｖ₁を異常な
高電圧（＞Ｖ_PP＋｜Ｖ_THP｜）とし、かつ外部端子１０
２Ｌの電圧Ｖ₂を異常な低電圧（＜−Ｖ_thn）とする。こ
の結果、高電圧検出回路１０５の出力Ｓ₂及び低電圧検
出回路１０７の出力Ｓ₃は共にハイレベルとなり、従っ
て、アンド回路１０９の出力Ｓ₅はハイレベルとなる。
この結果、フリップフロップ１１１はリセットされてテ
ストモード信号Ｔはハイレベルとなり、テストモードに
移行する。そして、このテストモード状態は維持され
る。

【００２４】次に、テストモードからユーザモードに移
行させるために、外部端子１０１Ｌの電圧Ｖ₁を異常な
低電圧（＜−Ｖ_thn）とし、かつ外部端子１０２Ｈの電
圧Ｖ₂を異常な高電圧（＞Ｖ_PP＋｜Ｖ_thp｜）とする。こ
の結果、低電圧検出回路１０４の出力Ｓ₁及び高電圧検
出回路１０８の出力Ｓ₄は共にハイレベルとなり、従っ
て、アンド回路１１０の出力Ｓ₆はハイレベルとなる。
この結果、フリップフロップ１１１はリセットされてテ
ストモード信号Ｔはローレベルとなり、ユーザモードに
移行する。そして、このユーザモード状態は維持され
る。

【００２５】図２のユーザモード状態及びテストモード
状態のいずれにおいても、図１の場合と同様に、外部端
子１０１Ｌ、１０１Ｈ、１０２Ｌ、１０２Ｈの電圧を通
常動作電圧範囲（０〜Ｖ_DD）とすることができる。この
場合も、フリップフロップ１１１の状態は変更されず、
ユーザモード状態もしくはテストモード状態が持続す
る。

【００２６】また、図２のユーザモード状態及びテスト
モード状態のいずれにおいても、図１の場合と同様に、
外部端子１０１Ｌ、１０１Ｈ、１０２Ｌ、１０２Ｈに外
部からノイズが同時に印加されても、ユーザモード及び
テストモード状態は変更されない。

【００２７】図２においては、兼用端子をテストモード
設定用（１０１Ｈ，１０２Ｌ）とユーザモード設定用
（１０１Ｌ，１０１Ｈ）とに分けたので、図１の場合に
比較して誤動作をさらに防止できる。

【００２８】

【発明の効果】以上説明したように本発明によれば、ノ
イズによるテストモード信号の誤発生及び誤停止を防止
できると共に、テストモード時には兼用外部端子を通常
電圧範囲とすることができる。また、ユーザモードに移
行しても、内部リセットすることなくユーザモードに復
帰できるので、ユーザモードの一部をテストモードで実
行できる。

【図面の簡単な説明】

【図１】本発明に係るシングルチップマイクロコンピュ
ータの第１の実施の形態を示す回路図である。

【図２】本発明に係るシングルチップマイクロコンピュ
ータの第２の実施の形態を示す回路図である。

【図３】従来のシングルチップマイクロコンピュータを
示す回路図である。

【図４】従来のシングルチップマイクロコンピュータを
示す回路図である。

【符号の説明】

１…ＣＰＵ２…プログラムカウンタ３…ＲＯＭ４…ＲＡＭ５…内部バス１０１，１０１Ｌ，１０１Ｈ，１０２，１０２Ｌ，１０
２Ｈ，１１２…外部端子１０３，１０３Ｌ，１０３Ｈ，１０６，１０６Ｌ，１０
６Ｈ…インバータ１０５，１０８…高電圧検出回路１０４，１０７…低電圧検出回路１０９，１１０…アンド回路１１１…フリップフロップ３０１，３０２…外部端子３０３，３０５…インバータ４０１，４０２，４０７…外部端子４０３，４０４…インバータ４０６…フリップフロップ

Claims

【特許請求の範囲】

【請求項１】第１、第２の外部端子（１０１，１０
２）と、該第１の外部端子に接続され、該第１の外部端子の電圧
が第１の所定値（Ｖ_DD）より高いことを検出する高電圧
検出回路（１０５）と、前記第２の外部端子に接続され、該第２の外部端子の電
圧が前記第１の所定値より低い第２の所定値（ＧＮＤ）
より低いことを検出する低電圧検出回路（１０７）と、前記高電圧検出回路及び前記低電圧検出回路に接続さ
れ、前記第１の外部端子の電圧が前記第１の所定値より
高くかつ前記第２の外部端子の電圧が前記第２の所定値
より低いときにテストモード信号（Ｔ）を発生し該テス
トモード信号の発生を維持するテストモード信号発生回
路（１０９，１１１）とを具備する半導体集積装置。
【請求項２】前記第１、第２の外部端子は通常動作及
びテスト動作兼用端子である請求項１に記載の半導体集
積装置。
【請求項３】前記テストモード信号発生回路は、前記高圧電圧検出回路及び前記低電圧検出回路に接続さ
れたアンド回路（１０９）と、該アンド回路の出力によりセットされて前記テストモー
ド信号を発生するフリップフロップ（１１１）とを具備
する請求項１に記載の半導体集積装置。
【請求項４】さらに、前記フリップフロップをリセッ
トするための第３の外部端子（１１２）を具備する請求
項３に記載の半導体集積装置。
【請求項５】第１、第２の外部端子（１０１，１０
２）と、該第１の外部端子に接続され、該第１の外部端子の電圧
が第１の所定値（Ｖ_DD）より高いことを検出する第１の
高電圧検出回路（１０５）と、前記第１の外部端子に接続され、該第１の外部端子の電
圧が前記第１の所定値より低い第２の所定値（ＧＮＤ）
より低いことを検出する第１の低電圧検出回路（１０
４）と、前記第２の外部端子に接続され、該第２の外部端子の電
圧が前記第１の所定値より高いことを検出する第２の高
電圧検出回路（１０８）と、前記第２の外部端子に接続され、該第２の外部端子の電
圧が前記第２の所定値より低いことを検出する第２の低
電圧検出回路（１０７）と、前記第１、第２の高電圧検出回路及び前記第１、第２の
低電圧検出回路に接続され、前記第１の外部端子の電圧
が前記第１の所定値より高くかつ前記第２の外部端子の
電圧が前記第２の所定値より低いときにテストモード信
号（Ｔ）を発生し、前記第１の外部端子の電圧が前記第
２の所定値より低くかつ前記第２の外部端子の電圧が前
記第１の所定値より高いときに前記テストモード信号の
発生を停止するテストモード信号発生回路（１０９，１
１０，１１１）とを具備する半導体集積装置。
【請求項６】前記第１、第２の外部端子は通常動作及
びテスト動作兼用端子である請求項５に記載の半導体集
積装置。
【請求項７】前記テストモード信号発生回路は、前記第１の高電圧検出回路及び前記第２の低電圧検出回
路に接続された第２のアンド回路（１０９）と、前記第２の高電圧検出回路及び前記第１の低電圧検出回
路に接続された第１のアンド回路（１１０）と、前記第１のアンド回路の出力によりセットされて前記テ
ストモード信号を発生し、前記第２のアンド回路の出力
によりリセットされて前記テストモード信号の発生を停
止するフリップフロップ（１１１）とを具備する請求項
５に記載の半導体集積装置。
【請求項８】さらに、前記フリップフロップをリセッ
トするための第３の外部端子（１１２）を具備する請求
項７に記載の半導体集積装置。
【請求項９】第１、第２、第３、第４の外部端子（１
０１Ｈ，１０１Ｌ，１０２Ｈ，１０２Ｌ）と、前記第１の外部端子に接続され、該第１の外部端子の電
圧が第１の所定値（Ｖ_DD）より高いことを検出する第１
の高電圧検出回路（１０１Ｈ）と、前記第２の外部端子に接続され、該第２の外部端子の電
圧が前記第１の所定値より低い第２の所定値（ＧＮＤ）
より低いことを検出する第１の低電圧検出回路（１０１
Ｌ）と、前記第３の外部端子に接続され、該第３の外部端子の電
圧が前記第１の所定値より高いことを検出する第２の高
電圧検出回路（１０８）と、前記第４の外部端子に接続され、該第２の外部端子の電
圧が前記第２の所定値より低いことを検出する第２の低
電圧検出回路（１０７）と、前記第１、第２の高電圧検出回路及び前記第１、第２の
低電圧検出回路に接続され、前記第１の外部端子の電圧
が前記第１の所定値より高くかつ前記第４の外部端子の
電圧が前記第２の所定値より低いときにテストモード信
号（Ｔ）を発生し、前記第２の外部端子の電圧が前記第
２の所定値より低くかつ前記第３の外部端子の電圧が前
記第１の所定値より高いときに前記テストモード信号の
発生を停止するテストモード信号発生回路（１０９，１
１０，１１１）とを具備する半導体集積装置。
【請求項１０】前記第１、第２の外部端子は通常動作
及びテスト動作兼用端子である請求項９に記載の半導体
集積装置。
【請求項１１】前記テストモード信号発生回路は、前記第１の高電圧検出回路及び前記第２の低電圧検出回
路に接続された第２のアンド回路（１０９）と、前記第２の高電圧検出回路及び前記第１の低電圧検出回
路に接続された第１のアンド回路（１１０）と、前記第１のアンド回路の出力によりセットされて前記テ
ストモード信号を発生し、前記第２のアンド回路の出力
によりリセットされて前記テストモード信号の発生を停
止するフリップフロップ（１１１）とを具備する請求項
９に記載の半導体集積装置。
【請求項１２】さらに前記フリップフロップをリセッ
トするための第３の外部端子（１１２）を具備する請求
項１１に記載の半導体集積装置。