JP4705226B2 - 電子時計 - Google Patents
電子時計 Download PDFInfo
- Publication number
- JP4705226B2 JP4705226B2 JP2000203000A JP2000203000A JP4705226B2 JP 4705226 B2 JP4705226 B2 JP 4705226B2 JP 2000203000 A JP2000203000 A JP 2000203000A JP 2000203000 A JP2000203000 A JP 2000203000A JP 4705226 B2 JP4705226 B2 JP 4705226B2
- Authority
- JP
- Japan
- Prior art keywords
- power generation
- state
- level
- low
- generation means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の属する技術分野】
本発明は、発電の推移が起こった時回路システムの動作を変えることで省エネルギ化する充電式電子時計に関する。
【従来の技術】
従来の充電式電子時計は発電の状況の如何に関わらず、一定の短い周期で発電状況の検出を行っていた。従来の技術では、例えば、図12の従来の充電式電子時計のシステム構成図に示すように、発電手段50と蓄電器54が逆流防止ダイオード55を介して接続しており、発電手段50の発電状況を検出する発電検出回路51が発電手段50に直接接続している。さらに、蓄電器54がマイコン52と表示手段53に接続している。発電検出回路51は図13の従来の発電検出回路のシステム構成図に示すように、発電手段50に直接接続された抵抗56からなり、発電手段50に発生する電力によって抵抗56に流れる電流による電圧降下を抵抗56の一端から出力P56として取り出してマイコン52に入力し、発電状況の検出を行っていた。
【0002】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、発電の状況の如何に関わらず、常に一定の短い周期で、例えばマイコンICを2秒に一回ホルトリリースして動作させることにより発電状況の検出を行っていたため、マイコンICの回路システムの電力を無駄に消費していた。
【0003】
本発明の目的は、上記の課題点を解決して、発電の推移に応じて回路システムの動作を変えることで無駄な電力消費をなくし、充電式電子時計を省エネルギー化することである。
【0004】
【課題を解決するための手段】
上記課題を解決するために、本発明の充電式電子時計と充電式電子時計の制御方法は、下記記載の構成を採用する。
【0005】
本発明の電子時計は、
発電手段と、該発電手段の発電状態を検出する発電検出手段を有し、
通常動作モードにおいて、
前記発電検出手段が、前記発電手段の発電状態が低いことを検出した場合、
一部回路システムを休止するパワーセーブモードとなり、
パワーセーブモードにおいて、
前記発電検出手段が、前記発電手段の発電状態が低い状態から高い状態に推移したことを検出した場合、通常動作モードに移行する電子時計において、
前記発電検出手段は、
少なくとも、前記発電手段の端子間で直列接続された可変抵抗と定抵抗を含み、
該可変抵抗と該定抵抗との接続点の電位により発電状態を検出し、
該可変抵抗はパワーセーブモードにおいて高抵抗の状態となるように設定されており、さらに、
前記可変抵抗が前記発電手段の高電位側に接続されるPMOSであり、
該PMOSのゲートが前記発電手段の低電位側に接続されることを特徴とする。
【0007】
本発明の電子時計は、
前記発電検出手段が、低い状態から高い状態に推移したことを検出する発電電圧と、
前記発電手段の発電状態が低い状態から高い状態に推移したことを検出する発電電圧との間にヒステリシスを有することを特徴とする。
【0009】
本発明においては、発電の推移を検出する発電検出手段を設けたことにより、発電の推移に応じて回路システムの動作を変えることで充電式電子時計の省エネルギー化ができる。
【0010】
【発明の実施の形態】
以下図面を用いて、本発明を実施するための最良の形態における充電式電子時計と充電式電子時計の制御方法について説明する。図1は本発明の第1の実施形態の充電式電子時計のシステム構成図、図2は本発明の第2の実施形態の充電式電子時計のシステム構成図である。図3は本発明の第1の実施例のホルトリリース型発電検出回路の回路構成図、図4は第1の実施例のホルトリリース型発電検出回路の動作図である。図5は本発明の第2の実施例のホルトリリース型発電検出回路、図6は本発明の第3の実施例のホルトリリース型発電検出回路の回路構成図、図7は第3の実施例のホルトリリース型発電検出回路の動作図、図8は本発明の第4の実施例のホルトリリース型発電検出回路の回路構成図、図9は第4の実施例のホルトリリース型発電検出回路の動作図、図10は本発明の第5の実施例のホルトリリース型発電検出回路の回路構成図、図11は第5の実施例のホルトリリース型発電検出回路の動作図である。以下図1から図11まで適時参照しながら説明する。
【0011】
本発明の第1の実施形態の充電式電子時計は図1において、ソーラーセル等からなる発電手段10の高電位側である一方の端は充電手段である蓄電器14の一方の端と接続し、発電手段10の低電位側である他方の端は、逆流防止ダイオード15を介して蓄電器14の他方の端と接続している。さらに、発電手段10の一方の端は、ホルトリリース型発電検出回路11の一方の端と接続し、発電手段10の他方の端は、ホルトリリース型発電検出回路11の他方の端と接続している。蓄電器14の一方の端はマイコン12の一方の端と接続し、蓄電器14の他方の端はマイコン12の他方の端と接続している。ホルトリリース型発電検出回路11の出力端子である出力1と出力2はマイコン12の入力端子に接続し、マイコン12の出力端子には表示手段13が接続している。発電手段10と発電手段10からの発電エネルギーが充電される蓄電器14とで電源装置を構成している。
【0012】
ホルトリリース型発電検出回路11の具体例を、図3の第1の実施例の回路構成図に示す。発電手段10の高電位側である一方の端と抵抗17の一方の端を、発電手段10の低電位側である他方の端と抵抗17の他方の端を接続する。発電手段10の一方の端とPチャネルMOSトランジスタ(以下PMOSと略記する)18のソース側(Vdd)を接続し、PMOS18のゲートと発電手段10の低電位側である他方の端を接続する。PMOS18のドレイン側と抵抗19の一方の端を接続し、抵抗19の他方の端と発電手段10の一方の端を接続する。PMOS18のドレイン側と抵抗19との接続点を中点M20とする。M20にインバータ21の入力端子を接続し、インバータ21の出力信号P21を出力端子に出力1として取り出す。抵抗17の他方の端の出力信号P17をホルトリリース型発電検出回路の出力端子に出力2として取り出す。
【0013】
図3のホルトリリース型発電検出回路の動作を図4の動作図を用いて、発電手段10の発電レベルが低い状態から高い状態に推移する場合について説明する。発電手段10の発電電圧が図4の(c)のV2(23)より低くなっていると、マイコン12はホルト状態で回路システムはパワーセーブモードに入っている。中点M20の中点電位はインバータ21の閾値電圧Vtよりも低いので、インバータ21の出力P21は「high」レベルである。発電電圧レベルがV2(23)から高い方に推移していくと、PMOS18のゲートがバイアスされることにより、図4の(a)のように、PMOS18の抵抗値R18は急激に減少していく。一方、抵抗19の抵抗値R19は一定であるから、図4の(b)のように、中点M20の中点電位は急激に上昇する。発電電圧がV1(22)に達すると中点M20の中点電位はインバータ21の閾値電圧Vtとなり、インバータ21は反転してインバータ21の出力信号P21は「low」レベルとなり、ホルトリリース型発電検出回路の出力1は「low」レベルとなる。なお本文中の回路システムは発電検出回路以外のマイコン12を含む充電式電子時計の全ての電子回路であり、マイコン12により動作するマイコンシステムである。
【0014】
出力1が「low」レベルになると、マイコン12がホルトリリースされて回路システムが動作を開始して通常動作モードとなり、付加機能を含む時計としての機能を果たすともに、ホルトリリース型発電検出回路11の出力1の状態を一定間隔でサンプリングして発電手段10の発電レベルを検出する。
【0015】
次に、発電手段10の発電レベルが高い状態から低い状態に推移する場合について説明する。発電電圧がV1(22)より高くなっていると、マイコン12は上記したようにホルトリリースされた状態で、回路システムは通常動作モードであり、付加機能を含む時計としての機能を果たしている。ホルトリリース型発電検出回路11の抵抗17の電圧降下による出力信号P17は出力端子の出力2に、図4の(c)のP17のように発電電圧に比例した直線となる。発電電圧レベルが高い状態から低い状態へ推移していき、発電レベルがV1(22)より減少して、発電レベルがV2(23)に達すると出力信号P17はV0になる。V0まで減少するとマイコン12は発電手段10の発電が低い状態に推移したことを検出してホルトし、回路システムはパワーセーブモードに入る。回路システムのうち、ホルトリリース型発電検出回路や時計機能に必要な一部の時刻計数回路等を除いて回路システムは休止する。発電レベルの検出は時刻計数回路からの信号を用いて通常時よりかなり長い間隔で検出するか、場合によっては、検出を休止する。発電電圧レベルが再び低い状態から高い状態に推移していき、発電レベルがV1(22)以上になると、マイコン12がホルトリリースされ回路システムは通常動作モードになる。
【0016】
上記したように、発電レベルが低く回路システムが停止している場合は、発電の状況を頻繁に検出することがないため、消費電力を減らすことができる。ホルトしてパワーセーブに入る発電電圧レベルV2(23)とホルトリリースする発電電圧レベルV1(22)の電圧レベルを変えてヒステリシスを持たせて、ノイズに対する安定化をはかっている。なお、図3のホルトリリース型発電検出回路のインバータ21の低電位側(Vss)の図には示していない電源ラインは発電手段10の低電位側に接続するが、蓄電器14の低電位側に接続することも可能である。場合によっては、安定化のため、インバータ21の出力と発電手段10の高電位側との間にプルアップ抵抗を付加してもよい。
【0017】
本発明の第2の実施形態の充電式電子時計は図2において、ソーラーセル等からなる発電手段10の高電位側である一方の端は充電手段である蓄電器14の一方の端と接続し、発電手段10の低電位側である他方の端は、逆流防止ダイオード15を介して蓄電器14の他方の端と接続している。さらに、発電手段10の一方の端はホルトリリース型発電検出回路16の一方の端と接続し、発電手段10の他方の端は、ホルトリリース型発電検出回路16の他方の端と接続している。蓄電器14の一方の端はマイコン12の一方の端と接続し、蓄電器14の他方の端はマイコン12の他方の端と接続している。ホルトリリース型発電検出回路16の出力端子である出力1と出力2はマイコン12の入力端子に接続し、マイコンの出力端子には表示手段13が接続している。
【0018】
ホルトリリース型発電検出回路16の具体例として、図5の第2の実施例の回路構成図を示す。発電手段10の高電位側である一方の端と抵抗17の一方の端を、発電手段10の低電位側である他方の端と抵抗17の他方の端を接続する。発電手段10の一方の端とPMOS18のソース側(Vdd)を接続し、PMOS18のゲートと発電手段10の低電位側である他方の端を接続する。PM OS18のドレイン側と抵抗19の一方の端を接続し、抵抗19の他方の端と発電手段10の一方の端を接続する。PMOS18のドレイン側と抵抗19との接続点を中点M20とする。M20にインバータ21の入力端子を接続し、インバータ21の出力信号P21を出力端子に出力1として取り出す。抵抗17の他方の端の出力信号P17をホルトリリース型発電検出回路の出力端子に出力2として取り出す。
【0019】
ホルトリリース型発電検出回路16の動作を、発電手段10の発電レベルが低い状態から高い状態に推移する場合について説明する。発電手段10の発電電圧が図4の(c)のV1(22)より低くなっていると、マイコン12はホルト状態で回路システムはパワーセーブモードに入っている。中点M20の中点電位はインバータ21の閾値電圧Vtよりも低いので、インバータ21の出力P21は「high」レベルである。発電電圧レベルが高い方に推移していくと、PMOS18のゲートがバイアスされることにより、図4の(a)のように、PMOS18の抵抗値R18は急激に減少していく。一方、抵抗19の抵抗値R19は一定であるから、図4の(b)のように、中点M20の中点電位は急激に上昇する。発電電圧がV1(22)に達すると中点M20の中点電位はインバータ21の閾値電圧Vtとなり、インバータ21は反転してインバータ21の出力信号P21は「low」レベルとなり、出力1は「low」レベルとなる。
【0020】
出力1が「low」レベルになると、マイコン12がホルトリリースされて回路システムが動作を開始して通常動作モードとなり、付加機能を含む時計としての機能を果たすともに、ホルトリリース型発電検出回路16の出力1の状態を一定間隔でサンプリングして発電手段10の発電レベルを検出する。
【0021】
次に、発電手段10の発電レベルが高い状態から低い状態に推移する場合について説明する。発電電圧がV1(22)より高くなっていると、マイコン12は上記したようにホルトリリースされた状態で、回路システムは通常動作モードであり、付加機能を含む時計としての機能を果たしている。発電電圧レベルが高い状態から低い状態へ推移していき、発電レベルがV1(22)より減少するとインバータ21の閾値電圧Vt以下になるため、出力信号P21は反転して「high」レベルになる。マイコン12は発電手段10の発電が低い状態に推移したことを検出してホルトし、回路システムはパワーセーブモードに入る。回路システムのうち、ホルトリリース型発電検出回路や時計機能に必要な一部の時刻計数回路等を除いて回路システムは休止する。発電レベルの検出は時刻計数回路からの信号を用いて通常時よりかなり長い間隔で検出するか、場合によっては、検出を休止する。発電電圧レベルが再び低い状態から高い状態に推移していき、発電レベルがV1(22)以上になると、マイコン12はホルトリリースされ回路システムは通常動作モードになる。
【0022】
上記したように、発電レベルが低く回路システムが停止している場合は、発電の状況を頻繁に検出することがないため、消費電力を減らすことができる。発電電圧が高い状態から低い状態に推移してホルトしてパワーセーブに入る発電電圧レベルと発電電圧が低い状態から高い状態に推移してホルトリリースする発電電圧レベルをV1(22)とすることで回路を単純化している。なお、ホルトリリース型発電検出回路16のインバータ21の低電位側(Vss)の図には示していない電源ラインは発電手段10の低電位側に接続するが、蓄電器14の低電位側に接続することも可能である。場合によっては、安定化のため、インバータ21の出力と発電手段10の高電位側との間にプルアップ抵抗を付加してもよい。
【0023】
ホルトリリース型発電検出回路16の他の具体例を、図6の第3の実施例の回路構成図に示す。発電手段10の高電位側である一方の端と抵抗17の一方の端を、発電手段10の低電位側である他方の端と抵抗17の他方の端を接続する。発電手段10の一方の端とPMOS18とPMOS24の各々のソース側(Vdd)を接続し、PMOS18のゲートと発電手段10の低電位側である他方の端を接続し、PMOS24のゲートとインバータ21の出力端子を接続する。PMOS18とPMOS24の各々のドレイン側と抵抗19の一方の端を接続し、抵抗19の他方の端と発電手段10の一方の端を接続する。PMOS18とPMOS24のドレイン側と抵抗19との接続点を中点M20とする。M20とインバータ21の入力端子を接続し、インバータ21の出力端子と発電手段10の一方の端(高電位側)を抵抗25で接続する。インバータ21の出力信号P21をホルトリリース型発電検出回路の出力端子に出力1として取り出す。
【0024】
第3の実施例のホルトリリース型発電検出回路の動作を図7の動作図を用いて、発電手段10の発電レベルが低い状態から高い状態に推移する場合について説明する。発電手段10の発電電圧が図7の(c)のV4(27)より低くなっていると、マイコン12はホルト状態で回路システムはパワーセーブモードに入っている。中点M20の中点電位はインバータ21の閾値電圧Vtよりも低いので、インバータ21の出力P21は「high」レベルである。発電電圧レベルがV4(27)より高い方に推移していくと、PMOS18のゲートがバイアスされることにより、PMOS18の抵抗値は減少していくが抵抗19の抵抗値は一定であるから、図7の(b)のように、中点M20の中点電位は急激に上昇する。発電電圧がV3(26)に達すると中点M20の中点電位はインバータ21の閾値電圧Vtとなり、インバータ21は反転してインバータ21の出力信号P21は「low」レベルとなり、出力1は「low」レベルとなる。
【0025】
出力1が「low」レベルになると、マイコン12がホルトリリースされて回路システムが動作を開始して通常動作モードとなり、付加機能を含む時計としての機能を果たすともに、ホルトリリース型発電検出回路16の出力1の状態を一定間隔でサンプリングして発電手段10の発電レベルを検出する。
【0026】
次に、発電手段10の発電レベルが高い状態から低い状態に推移する場合について説明する。発電電圧がV3(26)より高くなっていると、マイコン12は上記したようにホルトリリースされた状態で、回路システムは通常動作モードであり、付加機能を含む時計としての機能を果たしている。発電電圧レベルが高い状態から低い状態へ推移していき、発電レベルがV3(26)より減少するとPMOS18の抵抗値は急激に増加し、発電レベルがV4(27)に達するとPMOS24の抵抗値も急激に増加して、中点電位は閾値電圧Vt以下になり、出力信号P17は「high」レベルになる。「high」レベルになるとマイコン12は発電手段10の発電が低い状態に推移したことを検出してホルトし、回路システムはパワーセーブモードに入る。回路システムのうち、ホルトリリース型発電検出回路や時計機能に必要な一部の時刻計数回路等を除いて回路システムは休止する。発電レベルの検出は時刻計数回路からの信号を用いて通常時よりかなり長い間隔で検出するか、場合によっては、検出を休止する。発電電圧レベルが再び低い状態から高い状態に推移していき、発電レベルがV3(26)以上になると、マイコン12はホルトリリースされ回路システムは通常動作モードになる。
【0027】
上記したように、発電レベルが低く回路システムが停止している場合は、発電の状況を頻繁に検出することがないため、消費電力を減らすことができる。ホルトしてパワーセーブに入る発電電圧レベルV4(27)とホルトリリースする発電電圧レベルV3(26)の電圧レベルを変えてヒステリシスを持たせて、ノイズに対する安定化をはかっている。なお、図6のホルトリリース型発電検出回路のインバータ21の低電位側(Vss)の図には示していない電源ラインは、発電手段10の低電位側に接続するが、蓄電器14の低電位側に接続することも可能である。
【0028】
ホルトリリース型発電検出回路16のさらに他の具体例を、図8の第4の実施例の回路構成図に示す。発電手段10の高電位側である一方の端と抵抗17の一方の端を、発電手段10の低電位側である他方の端と抵抗17の他方の端を接続する。発電手段10の一方の端とPMOS18のソース側(Vdd)を接続し、PMOS18のゲートと発電手段10の低電位側である他方の端を接続する。PMOS18のドレイン側と抵抗19の一方の端を接続し、抵抗19の他方の端と発電手段10の一方の端を接続する。PMOS18のドレイン側と抵抗19との接続点を中点M20とする。M20にシュミット・トリガ回路28を接続する。シュミット・トリガ回路28は入力抵抗29と帰還抵抗30とプルアップ抵抗33と直列接続したインバータ31とインバータ32を有する。入力抵抗29の一方の端と中点M20を接続し、入力抵抗29の他方の端とインバータ31の入力端子を接続し、インバータ31の出力端子とインバータ32の入力端子を接続し、インバータ32の出力端子と帰還抵抗30の一方の端を接続し、帰還抵抗30の他方の端とインバータ31の入力端子を接続する。さらに、インバータ32の出力端子とプルアップ抵抗33の一方の端を接続し、プルアップ抵抗の他方の端と発電手段10の一方の端とインバータ21の入力端子を接続し、インバータ21の出力端子と発電手段10の一方の端(高電位側)を接続する。インバータ32の出力信号P32をホルトリリース型発電検出回路の出力端子に出力1として取り出す。
【0029】
シュミット・トリガ回路28は正帰還をもつCMOS増幅器であり、シュミット・トリガ回路28自体のヒステリシスを持たないスイッチング電圧Vtを帰還抵抗30の値と入力抵抗29の値との比によって、高レベルの閾値電圧Vuと低レベルの閾値電圧Vlをもたせることができる。また、インバータ31の入力端子に適当な値の抵抗を付加して発電手段10の一方の端または他方の端と接続することにより、伝達特性をシフトすることができる。
【0030】
第4の実施例のホルトリリース型発電検出回路の動作を図9の動作図を用いて、発電手段10の発電レベルが低い状態から高い状態に推移する場合について説明する。発電手段10の発電電圧が図9の(c)のV6(35)より低くなっていると、マイコン12はホルト状態で回路システムはパワーセーブモードに入っている。中点M20の中点電位はシュミット・トリガ回路28の高レベルの閾値電圧Vuよりも低いので、シュミット・トリガ回路28の出力信号P32は「high」レベルである。発電電圧レベルがV5(34)より高い方に推移していくと、中点M20の中点電位がシュミット・トリガ回路28の高レベルの閾値電圧Vuより高くなるのでシュミット・トリガ回路28の出力は反転して出力信号P32は「low」レベルとなり、出力1は「low」レベルとなる。
【0031】
出力1が「low」レベルになると、マイコン12がホルトリリースされて回路システムが動作を開始して通常動作モードとなり、付加機能を含む時計としての機能を果たすともに、ホルトリリース型発電検出回路16の出力1の状態を一定間隔でサンプリングして発電手段10の発電レベルを検出する。
【0032】
次に、発電手段10の発電レベルが高い状態から低い状態に推移する場合について説明する。発電電圧がV5(34)より高くなっていると、マイコン12は上記したようにホルトリリースされた状態で、回路システムは通常動作モードであり、付加機能を含む時計としての機能を果たしている。発電電圧レベルが高い状態から低い状態へ推移していき、発電レベルがV6(35)より減少して発電電圧レベルがV56(35)より低い方に推移していくと、中点M20の中点電位がシュミット・トリガ回路28の低レベルの閾値電圧Vlより低くなるのでシュミット・トリガ回路28の出力は反転して出力信号P32は「high」レベルとなり、出力1は「high」レベルとなる。「high」レベルになるとマイコン12は発電手段10の発電が低い状態に推移したことを検出してホルトし、回路システムはパワーセーブモードに入る。回路システムのうち、ホルトリリース型発電検出回路や時計機能に必要な一部の時刻計数回路等を除いて回路システムは休止する。発電レベルの検出は時刻計数回路からの信号を用いて通常時よりかなり長い間隔で検出するか、場合によっては、検出を休止する。発電電圧レベルが再び低い状態から高い状態に推移していき、発電レベルがV5(34)以上になると、マイコン12はホルトリリースされ回路システムは通常動作モードになる。
【0033】
上記したように、発電レベルが低く回路システムが停止している場合は、発電の状況を頻繁に検出することがないため、消費電力を減らすことができる。ホルトしてパワーセーブに入る発電電圧レベルV6(35)とホルトリリースする発電電圧レベルV5(34)の電圧レベルを変えてヒステリシスを持たせて、ノイズに対する安定化をはかっている。シュミット・トリガ回路としては、上記した正帰還をもつCMOS増幅器の他に、2入力ゲートによるシュミット・トリガ回路、デュアル・シュミット・トリガ回路、多入力ゲートによるシュミット・トリガ回路等を用いることもできる。
【0034】
ホルトリリース型発電検出回路11の他の具体例を、図10の第5の実施例の回路構成図に示す。発電手段10の高電位側である一方の端と抵抗17の一方の端を、発電手段10の低電位側である他方の端と抵抗17の他方の端を接続する。発電手段10の一方の端とPMOS18のソース側(Vdd)を接続し、PMOS18のゲートと発電手段10の低電位側である他方の端を接続する。PMOS18のドレイン側と抵抗36の一方の端を接続し、抵抗36の他方の端と抵抗37の一方の端を接続し、抵抗37の他方の端と発電手段10の一方の端を接続する。PMOS18のドレイン側と抵抗36との接続点を中点M20、抵抗36の他方の端と抵抗37の一方の端の接続点をM38とする。M20とインバータ21の入力端子を接続し、インバータ21の出力信号P21をホルトリリース型発電検出回路の出力端子に出力1として取り出す。M38にインバータ39の入力端子を接続し、インバータ39の出力信号P39を出力端子に出力2として取り出す。
【0035】
図10のホルトリリース型発電検出回路の動作を図11の動作図を用いて、発電手段10の発電レベルが低い状態から高い状態に推移する場合について説明する。発電手段10の発電電圧が図11の(c)のV8(41)より低くなっていると、マイコン12はホルト状態で回路システムはパワーセーブモードに入っている。接続点M20の電位はインバータ21の閾値電圧Vtよりも低いので、インバータ21の出力P21は「high」レベルである。また、接続点M38の電位は接続点M20の電位が分圧されてM20の電位より低くなるため、インバータ39の閾値電圧Vtより低いので、インバータ39の出力も「high」レベルである。発電電圧レベルがV8(41)から高い方に推移していくと、PMOS18のゲートがバイアスされることにより、PMOS18の抵抗値は急激に減少していくが抵抗36と抵抗37の抵抗値は一定であるから、図11の(a)のように、接続点M20と接続点M38の電位は急激に上昇する。発電電圧がV8(41)に達すると接続点M20の電位はインバータ21の閾値電圧Vtとなり、インバータ21は反転してインバータ21の出力信号P21は「low」レベルとなり、出力1は「low」レベルとなる。
【0036】
さらに発電電圧レベルが高い方に推移して発電電圧がV7(40)に達すると接続点M38の電位はインバータ39の閾値電圧Vtとなり、インバータ39は反転してインバータ39の出力信号P39は「low」レベルとなり、ホルトリリース型発電検出回路の出力2は「low」レベルとなる。 出力2が「low」レベルになると、マイコン12がホルトリリースされて回路システムが動作を開始して通常動作モードとなり、付加機能を含む時計としての機能を果たすともに、ホルトリリース型発電検出回路の出力2の状態を一定間隔でサンプリングして発電手段10の発電レベルを検出する。
【0037】
次に、発電手段10の発電レベルが高い状態から低い状態に推移する場合について説明する。発電電圧がV7(40)より高くなっていると、マイコン12は上記したようにホルトリリースされた状態で、回路システムは通常動作モードであり、付加機能を含む時計としての機能を果たしている。発電電圧レベルが高い状態から低い状態へ推移していき、発電レベルがV7(40)より減少するとインバータ39は反転して出力信号P39は「high」レベルとなる。さらに、発電レベルがV8(41)に達するとインバータ21が反転して出力信号P21「high」レベルになる。出力信号P21が「high」レベルになるとマイコン12は発電手段10の発電が低い状態に推移したことを検出してホルトし、回路システムはパワーセーブモードに入る。回路システムのうち、ホルトリリース型発電検出回路や時計機能に必要な一部の時刻計数回路等を除いて回路システムは休止する。発電レベルの検出は時刻計数回路からの信号を用いて通常時よりかなり長い間隔で検出するか、場合によっては、検出を休止する。発電電圧レベルが再び低い状態から高い状態に推移していき、発電レベルがV7(40)以上になると、マイコン12はホルトリリースされ回路システムは通常動作モードになる。
【0038】
上記したように、発電レベルが低く回路システムが停止している場合は、発電の状況を頻繁に検出することがないため、消費電力を減らすことができる。ホルトしてパワーセーブに入る発電電圧レベルV8(41)とホルトリリースする発電電圧レベルV7(40)の電圧レベルを変えてヒステリシスを持たせ、ノイズに対する安定化をはかっている。なお、図10のホルトリリース型発電検出回路のインバータ21及び39の低電位側(Vss)の図には示していない電源ラインは発電手段10の低電位側に接続するが、図1の蓄電器14の低電位側に接続することも可能である。場合によっては、安定化のため、インバータ21及び39の出力と発電手段10の高電位側との間にプルアップ抵抗を付加してもよい。
【0039】
上記説明では、パワーセーブモードをマイコンのホルト状態、通常動作モードをマイコンのホルトリリース状態としたが、マイコンに限定することなく、マイコン以外のICで同様のシステムを構成することも可能である。
【0040】
上記説明では、回路システムあるいは発電検出回路等を含む電子時計の電源装置を発電手段10と該発電手段10の発電エネルギーが充電される蓄電器14としたが、電源装置を発電手段10のみとすることも可能である。
【0041】
【発明の効果】
発電手段の発電の状況に応じて電子時計の回路システムの発電検出の動作を異ならせることにより、特に発電の状況が少なく回路システムが停止している場合は、発電の状況を頻繁に検出することがないため、消費電力を低減することができる。特に電子時計等の容量の少ない蓄電器を用いた回路システムの場合、低消費電力化に非常に効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の充電式電子時計のシステム構成図である。
【図2】本発明の第2の実施形態の充電式電子時計のシステム構成図である。
【図3】本発明の第1の実施例のホルトリリース型発電検出回路の回路構成図である。
【図4】本発明の第1の実施例のホルトリリース型発電検出回路の動作図である。
【図5】本発明の第2の実施例のホルトリリース型発電検出回路の回路構成図である。
【図6】本発明の第3の実施例のホルトリリース型発電検出回路の回路構成図である。
【図7】本発明の第3の実施例のホルトリリース型発電検出回路の動作図である。
【図8】本発明の第4の実施例のホルトリリース型発電検出回路の回路構成図である。
【図9】本発明の第4の実施例のホルトリリース型発電検出回路の動作図である。
【図10】本発明の第5の実施例のホルトリリース型発電検出回路の回路構成図である。
【図11】本発明の第5の実施例のホルトリリース型発電検出回路の動作図である。
【図12】従来の充電式電子時計のシステム構成図である。
【図13】従来の発電検出回路のシステム構成図である。
【符号の説明】
10 発電手段
11、16 ホルトリリース型発電検出回路
12 マイコン
13 表示手段
14 蓄電器
Claims (2)
- 発電手段と、該発電手段の発電状態を検出する発電検出手段を有し、
通常動作モードにおいて、
前記発電検出手段が、前記発電手段の発電状態が低いことを検出した場合、
一部回路システムを休止するパワーセーブモードとなり、
パワーセーブモードにおいて、
前記発電検出手段が、前記発電手段の発電状態が低い状態から高い状態に推移したことを検出した場合、通常動作モードに移行する電子時計において、
前記発電検出手段は、
少なくとも、前記発電手段の端子間で直列接続された可変抵抗と定抵抗を含み、
該可変抵抗と該定抵抗との接続点の電位により発電状態を検出し、
該可変抵抗はパワーセーブモードにおいて高抵抗の状態となるように設定されており、さらに、
前記可変抵抗が前記発電手段の高電位側に接続されるPMOSであり、
該PMOSのゲートが前記発電手段の低電位側に接続される
ことを特徴とする電子時計。 - 前記発電検出手段が、低い状態から高い状態に推移したことを検出する発電電圧と、
前記発電手段の発電状態が低い状態から高い状態に推移したことを検出する発電電圧との間にヒステリシスを有する
ことを特徴とする請求項1に記載の電子時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000203000A JP4705226B2 (ja) | 2000-07-05 | 2000-07-05 | 電子時計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000203000A JP4705226B2 (ja) | 2000-07-05 | 2000-07-05 | 電子時計 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002022855A JP2002022855A (ja) | 2002-01-23 |
JP2002022855A5 JP2002022855A5 (ja) | 2007-07-19 |
JP4705226B2 true JP4705226B2 (ja) | 2011-06-22 |
Family
ID=18700452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000203000A Expired - Fee Related JP4705226B2 (ja) | 2000-07-05 | 2000-07-05 | 電子時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4705226B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10282265A (ja) * | 1997-04-03 | 1998-10-23 | Citizen Watch Co Ltd | 発電機能付電子時計 |
JPH1152081A (ja) * | 1997-07-30 | 1999-02-26 | Seiko Epson Corp | 電子機器 |
JPH11218587A (ja) * | 1997-11-25 | 1999-08-10 | Seiko Instruments Inc | 熱電素子付き電子時計 |
-
2000
- 2000-07-05 JP JP2000203000A patent/JP4705226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002022855A (ja) | 2002-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8704491B2 (en) | Battery pack | |
US20220294426A1 (en) | Ultra-low energy per cycle oscillator topology | |
US9595944B2 (en) | Low power architectures | |
JPH11261400A (ja) | 電力消費抑止回路 | |
EP0604044B1 (en) | Power supply loss sensor | |
EP1034619B1 (en) | Zero power power-on-reset circuit | |
JP2004260242A (ja) | 電圧レベルシフタ | |
JP3899109B2 (ja) | 充放電保護回路 | |
JP4705226B2 (ja) | 電子時計 | |
JP3710920B2 (ja) | 充放電保護回路及びバッテリーパック | |
JP7345416B2 (ja) | 充放電制御装置及びバッテリ装置 | |
JPH0237823A (ja) | レベルシフト回路 | |
JPH03206709A (ja) | パワーオン・リセット回路 | |
US6150844A (en) | High voltage tolerance output stage | |
JP3650214B2 (ja) | 電圧検出回路 | |
JP2672235B2 (ja) | 半導体装置 | |
JPH05890B2 (ja) | ||
JP3766677B2 (ja) | 充放電保護回路 | |
KR100278279B1 (ko) | 클럭발생제어기를가지는클럭발생기 | |
JP3557096B2 (ja) | 信号入力回路 | |
US6898719B2 (en) | Microcomputer comprising electric power source without condenser for backup for changing power source level based on power supply stopped or resumed | |
KR200273011Y1 (ko) | 저전력레벨쉬프터 | |
JP2646954B2 (ja) | 発振回路 | |
JPH09166648A (ja) | 半導体集積装置 | |
KR200291192Y1 (ko) | 반도체장치의 저전력 인버터회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4705226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |