JPH03116772A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に電源投入時の異常
電流対策を施した半導体集積回路に関する。

〔従来の技術〕

一般に、半導体集積回路は電源投入時に異常電流が発生
するので、各種の対策が施されている。

従来、ＭＯ８型トランジスタ（以下、ＭＯＳ　ＦＥＴと
称す）を用いた半導体集積回路において、電源投入後内
部回路にプリチャージの必要な節点がある。例えば、ダ
イナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）
ではＲｏＷアドレス・ストローブ（以下ＲＡＳと称す）
をロウレベル、すなわちチップ全体が活性化状態で電源
をＧＮＤレベルから安定動作可能レベルまで上げていく
と、プリチャージの必要な節点が中途半端なレベル（電
位）のまま電源が立ち上がうていくことになる。かかる
場合には、電源側のＭＯＳＦＥＴとＧＮＤ側のＭＯＳＦ
ＥＴが同時にオンとなる状態を発生させ、−時的にある
いはその節点がプリチャージされるまで、定常的に電流
セ豫す可能性が生じる。従って、複数のＩＣを搭載した
システムの場合、電源電圧を供給する機器の能力に限界
があるため、多量に電流が流れると、電源電圧を安定動
作可能なレベルまで立ち上げるのに時間が必要になる。

第２図は従来の一例を示す半導体集積回路の構成図であ
る。

第２図に示すように、従来のかかる半導体集積回路は電
源レベルがＧＮＤレベルから安定動作可能なレベルに達
するまでの間、外部入力信号ＲＡＳの入力がハイレベル
であってもロウレベルであっても、強制的にチップ全体
をプリチャージし、リセット状態にしている。すなわち
、第２図において、ＮＯＲ回路を用い、電源電圧検知回
路１の出力信号ＰＯＮがハイレベルのときは、’ＲＡＳ
のレベルがハイ、ロウにかかわらずチップをリセット状
態とし、逆にＰＯＮがロウレベルのときは、ＲＡＳ系制
御回路２をＲＡＳの入力状態に基づいて動作するように
している。尚、Ｎ、はＮＯＲ回路の出力節点である。

かかる半導体集積回路の動作をより具体的に説明する。

まず、電源投入前チップ内の全節点はＧＮＤレベルであ
るため電流を流さない。次に、電源投入後、電源電圧が
上昇し始めてチップ内のＭＯＳＦＥＴのしきい値電圧を
上回ると、チップ内の各節点は電源電圧レベルかＧＮＤ
レベルに傾き始め、さらに上昇するとＰＯＮははっきり
と電源電圧レベルであるハイレベルに達する。従って、
外部入力信号のＲＡＳの状態にかかわらずＮＯＲ回路の
論理により節点Ｎ８はロウになる。すなわち、ＲＡＳ系
制御回路２は強制的にリセットされた状態になる。さら
に、電源電圧が上昇して安定動作可能なレベル付近にな
ると、ＰＯＮはハイからロウとなり、ＲＡＳ系制御回路
２は外部入力信号ＲＡＳによる制御を可能にする。これ
により、通常の回路動作が可能になる。

〔発明が解決しようとする課題〕

上述した従来の半導体集積回路は、電源投入後電源レベ
ルが安定動作可能なレベル付近に至るまで、外部入力信
号の状態にかかわらず強制的にチップ内をリセット状態
にしている。従って、フリチャージの必要な節点が中途
半端なレベルのまま電源レベルが上昇するので、異常電
流を発生されるという欠点がある。

本発明の目的は、電源投入後かかるチップ内節点による
異常電流の発生を防止することのできる半導体集積回路
を提供することにある。

〔課題を解決するための手段〕

本発明の半導体集積回路は、電源投入後に電源がある一
定の電位以上になるまでハイレベルを保ち且つさらに電
源レベルが上がるとロウレベルを出力する電源電圧検知
回路と、前記電源電圧検知回路の出力信号を入力信号と
するワンショットパルス発生回路と、前記電源電圧検知
回路の出力がハイレベルの時のみ外部入力信号を遮断し
その代りに前記ワンショットパルス発生回路の出力信号
を入力する外部入力信号系制御回路とを有して構成され
る。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す半導体集積回路の構成
図である。

第１図に示すように、本実施例は電源電圧検知回路１と
ＲＡＳ系制御回路２との間にインバータエ、とＮＯＲ回
路からなるワンショットパルス発生回路３と、Ｐチャン
ネル型ＭＯ８ＦＥＴ　Ｑｌ、Ｑ３およびＮチャンネル型
ＭＯ８ＦＥＴ　Ｑ２．Ｑ、からなるスイッチ回路と、外
部入力信号ＲＡＳを反転させる反転回路工、およびＰＯ
Ｎ信号を反転させる反転回路工、〜工、とを接続して構
成される。尚、Ｎ１〜Ｎ７は節点である。

かかる構成の半導体集積回路において、電源投入前のチ
ップ内の各節点Ｎ１〜Ｎ７は全てＧＮＤレベルにあり、
Ｐチャンネル型ＭＯ３ＦＥＴ　　Ｑ、。

Ｑ、のしきい値をＶｔｐ、　Ｎチャンネル型ＭＯ３ＦＥ
Ｔ　Ｑ、、Ｑ、のしきい値をＶｂとする。次に、電源投
入後電源レベルがｌ　ＶＴＰ　Ｉ　＋　ＶＴＮを越える
と、電源電圧検知回路１の出力信号ＰＯＮは確実にハイ
レベルになる。更に、チップ全体の回路が安定動作可能
なレベルに電源レベルが近づくと、電源電圧検知回路１
がそのレベルを検知し、出力信号ＰＯＮはハイレベル（
電源レベル）からロウレベル（ＧＮＤレベル）になる。

一方、出力信号ＰＯＮがハイレベルの間、ＭＯＳＦＥＴ
　Ｑｌ、Ｑ２はＯＦＦ、ＭＯＳＦＥＴ　Ｑ３゜Ｑ４はＯ
Ｎとなり、外部入力信号ＲＡＳからの入力がカットされ
ているため、ＲＡＳ系制御回路２はＲＡＳではなくワン
ショットパルス発生回路３の出力、すなわち節点Ｎ３の
レベルにより動作する状態にある。このワンショットパ
ルス発生回路３は出力信号ＰＯＮがハイレベルから口、
ウレベルになった時点から節点Ｎ２がロウレベルからノ
１イレベル変化する時点までの遅延時間を利用してＲＡ
Ｓ系制御回路２を初期化し、チップ内全節点Ｎ１〜Ｎ、
を初期化するに充分なパルス幅の信号を節点Ｎ３に出力
する。すなわち、電源電圧検知回路１の出力信号ＰＯＮ
がハイからロウになってからのより安定動作可能レベル
に近いレベルの信号を初期化に充分なパルス幅をもって
ＲＡＳ系制御回路２に入力することになる。ＲＡＳ系制
御回路２はチップ内のほとんどの節点を動作させるため
、ＲＡＳ系制御回路２にクロックを入力するだけで充分
チップ全体を初期化可能である。

次に、初期化するに充分なパルスがＲＡＳ系制御回路２
に入力された後、すなわちＰＯＮがロウになった後、一
定の遅延をもって節点Ｎ、がロウレベルになる。すると
、ＭＯＳＦＥＴ　Ｑ、、Ｑ２がＯＮ％ＭＯ３ＦＥＴ　Ｑ
３．Ｑ４がＯＦＦとなるため、ＲＡＳ系制御回路２は節
点Ｎ３のレベルによるのではなくＲＡＳにより動作する
ようになり、チップ全体が通常の動作可能な状態になる
。

要するに、本実施例では電源電圧検知回路１の出力がハ
イレベルの間、すなわち電源レベルが安定動作可能レベ
ル以上に達するまで、チップ全体をリセット状態に保つ
だけでなく、ワンショットパルス発生回路３を利用した
クロックを外部入力信号ＲＡＳのかわりに入力すること
により、外部入力信号ＲＡＳのレベルにかかわらずチッ
プ全体の節点の初期化を可能にできるので、より確実な
レベルを各節点に与え、安定動作可能なレベルの電源を
投入する際の異常電流の発生を防止している。

〔発明の効果〕

以上説明したように、本発明の半導体集積回路は電源投
入後電源電圧検知回路の出力信号をノ・イレベルからロ
ウレベルになるまでの間、チップ内の全節点が初期化さ
れるのに充分なパルス幅をもつ信号を発生させ、外部入
力信号がいかなるレベルであってもチップ内節点の制御
回路を動作させることにより、チップ内の節点の初期化
を可能にするので、電源投入時にチップ内の不安定な節
点による異常電流の発生を防止することができるという
効果がある。

【図面の簡単な説明】 第１図は本発明の一実旅例を示す半導体集積回路の構成
図、第２図は従来の一例を示す半導体集積回路の構成図
である。 １・・・・・・電源電圧検知回路、２・・・・・・ＲＡ
Ｓ系制御回路、３・・・・・・ワンショットパルス発生
回路ｔＩ＋〜Ｉ、・・・・・・反転回路、Ｑ　１．　Ｑ
　！・・・・・・Ｐチャンネル型ＭＯ８ＦＥＴ、Ｑ２．
Ｑ、・・・・・・Ｎチャンネル型ＭＯ３ＦＥＴ、ＲＡＳ
・・・・・・外部入力信号、Ｎ１〜Ｎ、・・・・・節点
、ＰＯＮ・・・・・・電源電圧検知回路の出力信号。

Claims (1)

【特許請求の範囲】
1. 　電源投入後に電源がある一定の電位以上になるまでハ
   イレベルを保ち且つさらに電源レベルが上がるとロウレ
   ベルを出力する電源電圧検知回路と、前記電源電圧検知
   回路の出力信号を入力信号とするワンショットパルス発
   生回路と、前記電源電圧検知回路の出力がハイレベルの
   時のみ外部入力信号を遮断し、その代りに前記ワンショ
   ットパルス発生回路の出力信号を入力する外部入力信号
   系制御回路とを有することを特徴とする半導体集積回路
   。