KR100618687B1 - 파워업 리셋 회로 - Google Patents

Abstract

본 발명은 반도체 장치의 파워업 리셋 회로에 관한 것으로, 전원전압의 레벨을 감지하여 발생하는 신호와 디바이스 외부에서 주는 초기화 명령을 받아 발생하는 신호를 조합하여 외부 초기화 명령이 들어오기 전에도 초기화가 필요한 내부 회로를 초기화시키므로써 전력 소모를 줄였다. 이를 위해, 본 발명의 파워업 리셋 회로에 있어서는, 전원전압을 감지하여 일정 레벨 이상의 값에 도달하였을 때 초기화 동작을 멈추는 신호를 생성하는 레벨 검출 수단과, 외부에서 초기화 명령을 줄 때 초기화 신호를 생성하는 명령 디코더 수단과, 상기 레벨 검출 수단의 출력 신호와 상기 명령 디코더부의 출력 신호를 조합하여 내부 회로부중 초기화 필요한 부분을 초기화시키는 논리 연산 수단을 포함하여 구성된 것을 특징으로 한다.

Description

파워업 리셋 회로{POWER UP RESET CIRCUIT}

도 1은 종래의 파워업 리셋 회로를 간단히 도시한 블록도

도 2는 도 1에 도시된 각 신호의 파형도

도 3은 본 발명의 파워업 리셋 회로를 나타낸 구성도

도 4는 도 3에 도시된 각 신호의 파형도

도 5는 본 발명의 다른 파워업 리셋 회로를 나타낸 구성도

도 6은 도 5에 도시된 각 신호의 파형도

도 7은 본 발명의 또다른 파워업 리셋 회로를 나타낸 구성도

도 8은 도 7에 도시된 각 신호의 파형도

도 9는 도 7에 도시된 리셋 발생 회로부의 회로도

* 도면의 주요부분에 대한 부호의 설명 *

1, 10, 20 : 레벨 검출부 2, 12, 22 : 명령 디코더부

3, 4, 14, 24, 34 : 내부 회로부

본 발명은 반도체 장치의 파워업 리셋(power up set) 회로에 관한 것으로, 특히 파워업 시와 외부 명령 인가시 모두 내부 회로가 리셋되게 하여 회로가 초기화 되지 않는 경우를 줄인 파워업 리셋 회로에 관한 것이다.

일반적으로, 파워업 리셋(power up set) 회로는 반도체 디바이스에서 파워업(power up)시 회로를 초기화시키는 파워업 리셋 신호를 발생하는 회로이다.

도 1은 종래 기술에 따른 파워업 리셋 회로를 간단히 블럭도로 나타낸 것으로, 전원전압(Vdd)의 전위 레벨을 검출하여 내부 회로부(3)중 초기화가 필요한 부분을 리셋시키는 레벨 검출부(1)와, 리셋 명령에 의해 내부 회로를 초기화 시키는 명령 디코더부(2)가 도시되어 있다.

상기 레벨 검출부(1)는 전원전압(Vdd)이 충분한 레벨에 다다르기 전에 리셋 동작을 하다가 일정 레벨에 도달하면 리셋을 멈추는 신호(φpwrup)를 생성하여(도 2의 b 파형도) 내부 회로부(3)중 초기화가 필요한 부분을 리셋한다.

그리고, 상기 명령 디코더부(2)는 외부에서 초기화 명령을 받아들여 초기화 신호(φRESET)를 생성하여(도 2의 c 파형도) 내부 회로중 초기화가 필요한 부분을 리셋한다.

상기 레벨 검출부(1)의 출력 신호(φpwrup)로서 초기화 시키는 경우, 공정 변화 또는 파워업(power-up) 조건 변화가 있을 때, 리셋을 멈추는 신호(φpwrup)가 생성되지 않거나 신호(φpwrup)가 생성된다고 하더라도 그 전위레벨이 매우 낮아서 회로를 초기화 시키지 못하는 단점이 있다.

그리고, 상기 명령 디코더부(2)의 출력 신호(φRESET)를 이용하여 초기화 시키는 경우에는 파워업 이후 외부 초기화 명령이 입력되기 전까지 내부 회로부(4)가 초기화 되지 않는 단점이 있었다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 전원전압(Vdd)의 레벨을 감지하여 발생하는 신호(φpwrup)와 디바이스 외부에서 주는 초기화 명령을 받아 발생하는 신호(φRESET)를 조합하여 외부 초기화 명령이 들어오기 전에도 초기화가 필요한 내부 회로를 초기화시키도록 하므로써, 전력 소모를 줄인 파워업 리셋 회로를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 파워업 리셋 회로에 있어서는,

전원전압을 감지하여 일정 레벨 이상의 값에 도달하였을 때 초기화 동작을 멈추는 신호를 생성하는 레벨 검출 수단과,

외부에서 초기화 명령을 줄 때 초기화 신호를 생성하는 명령 디코더 수단과,

상기 레벨 검출 수단의 출력 신호와 상기 명령 디코더부의 출력 신호를 조합하여 내부 회로부중 초기화 필요한 부분을 초기화시키는 논리 연산 수단을 포함하여 구성된 것을 특징으로 한다.

본 발명의 파워업 리셋 회로에 있어서, 상기 논리 연산 수단은 OR 게이트인 것을 특징으로 한다.

상기 목적을 달성하기 위하여, 본 발명의 다른 파워업 리셋 회로는,

전원전압을 감지하여 일정 레벨 이상의 값에 도달하였을 때 초기화 동작을 멈추는 신호를 생성하는 레벨 검출 수단과,

상기 레벨 검출 수단의 출력 신호에 의해 외부에서 초기화 명령이 들어오기 전에 내부 회로를 초기화시키고, 또한 외부에서 초기화 명령을 줄 때 초기화 신호를 생성하는 명령 디코더 수단을 포함하여 구성된 것을 특징으로 한다.

상기 목적을 달성하기 위하여, 본 발명의 또다른 파워업 리셋 회로는,

리셋 명령에 의해 내부 회로를 초기화 시키는 신호를 발생하는 명령 디코더수단과,

상기 명령 디코더 수단의 출력 신호 및 파워업시 내부 회로를 초기화시키는 제 1 리셋 신호를 발생하는 리셋 발생 수단을 포함하여 구성된 것을 특징으로 한다.

본 발명의 파워업 리셋 회로에 있어서, 상기 리셋 발생 수단은 상기 명령 디코더 수단에서 출력된 초기화 신호에 의해 한번 초기화한 후 디스에이블 상태를 래치하여 다음에 초기화 신호가 들어오더라도 내부 회로를 초기화시키지 않는 제 2 리셋 신호를 추가로 발생하는 것을 특징으로 한다.

본 발명의 파워업 리셋 회로에 있어서, 상기 리셋 발생 수단은 모스 캐패시터를 이용하여 파워업 시에 초기화 신호를 발생하여, 외부에서 리셋 명령이 들어오기 전에 내부 회로를 초기화 시키는 것을 특징으로 한다.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 3은 본 발명에 의한 파워업 리셋 회로를 나타낸 구성도이다.

본 발명의 파워업 리셋 회로는 도시된 바와 같이, 전원전압(Vdd)을 감지하여 일정 레벨 이상의 값에 도달하였을 때 리셋 동작을 멈추는 신호(φPWRUP)를 생성하는 레벨 검출부(10)와, 외부에서 초기화 명령을 줄 때 리셋 신호(φRESET)를 생성하는 명령 디코더부(12)와, 상기 레벨 검출부(10)의 출력 신호(φPWRUP)와 상기 명령 디코더부(12)의 출력 신호(φRESET)를 조합하여 내부 회로부(14)중 초기화 필요한 부분을 초기화시키는 OR 게이트(OR1)로 구성된다.

상기 파워업 리셋 회로는 레벨 검출부(10)의 출력 신호(φPWRUP)와 상기 명령 디코더부(12)의 출력 신호(φRESET)를 오아링(oring)하여 내부 회로부(14)의 리셋 입력으로 사용하므로, 도 4에서 T1, T2 영역에서 내부 회로부(14)를 리셋 시킨다.

이 경우 공정 변화나 디바이스의 파워업 조건(온도, 전원전압 레벨, 전원전압 기울기) 변화시에 상기 레벨 검출부(10)의 출력 신호(φPWRUP)가 T1 구간에서 리셋 신호('하이')를 만들어 주지 못할 때 외부 명령으로써 리셋 시켜주어 내부 회로부(14)가 오동작되는 것을 막아 준다.

또한, 레벨 검출부(10)의 출력 신호(φPWRUP)는 외부에서 초기화 명령이 들어오기 전에 내부 회로부(14)가 초기화되지 않는 구간을 없애주어 불필요한 초기 전력 소모를 막아준다.

도 5는 본 발명에 의한 다른 파워업 리셋 회로를 나타낸 구성도이다.

상기 파워업 리셋 회로는 도시된 바와 같이, 전원전압(Vdd)을 감지하여 일정 레벨 이상의 값에 도달하였을 때 리셋 동작을 멈추는 신호(φPWRUP)를 생성하는 레 벨 검출부(20)와, 상기 레벨 검출부(20)의 출력 신호(φPWRUP)에 의해 출력 신호(φRESET)를 '하이'로 세트하여 외부에서 초기화 명령이 들어오기 전에도 내부 회로부(24)를 리셋하도록 하며, 또한 외부에서 초기화 명령을 줄 때 리셋 신호(φRESET)를 생성하는 명령 디코더부(22)를 구비한다.

도 6에 도시된 신호의 파형도와 같이, 파워 업시에 생성되는 초기화 신호(φPWRUP)로 외부 명령에 의해 내부 회로부(24)를 초기화 시키는 신호(φRESET)를 '하이'로 세트하여 외부 초기화 명령이 들어오기 전에 명령 디코더부(22)의 출력 신호(φRESET)를 리셋하도록 하였다(도 6의 T1 구간). 그 후 외부 초기화 명령이 입력되면(T2 구간), 상기 내부 회로부(24)를 초기화시는 일정 시간 후 디스에이블 되도록 하였다.

도 7은 본 발명에 의한 또다른 파워업 리셋 회로를 나타낸 블록도이다.

상기 파워업 리셋 회로는 도시된 바와 같이, 리셋 명령에 의해 내부 회로부(34)를 초기화 시키는 신호(φRESET)를 발생하는 명령 디코더부(30)와, 상기 명령 디코더부(30)의 출력 신호(φRESET)에 의해 내부 회로부(34)를 초기화 시키는 신호(φRESET)를 발생하고, 또한 파워업시 상기 초기화 신호(φRESET)를 발생하는 리셋 발생 회로부(32)로 구성된다.

파워업시에 생성되는 초기화 신호(φPWRUP)를 사용하지 않고도, 도 8에 도시된 신호의 파형도와 같이, 리셋 명령에 의해 내부 회로부(34)를 초기화 시키는 신호(φRESET)만을 이용하여 초기화 신호(φRESET)가 파워업시에 '하이'로 되어 초기화 명령이 들어오기 이전에도 내부 회로가 리셋되도록 하였다.

도 9는 상기 리셋 발생 회로부(32)를 도시한 회로도로서, 리셋 명령에 의해 내부 회로부(34)를 초기화 시키는 신호(φRESET)를 반전시켜 노드(Nd1)로 출력하는 인버터(INV1)와, 상기 노드(Nd1)의 신호에 의해 전원전압(Vdd)을 노드(Nd2)로 전달하는 PMOS 트랜지스터(P1)와, 상기 노드(Nd2) 및 접지전압(Vss) 사이에 접속된 NMOS 캐패시터(N1)와, 상기 노드(Nd2) 및 노드(Nd3) 사이에 접속된 메모리 셀(INV3, INV2)과, 상기 노드(Nd3) 및 노드(Nd4) 사이에 접속된 인버터(INV4)와, 상기 노드(Nd1) 및 노드(Nd4)의 신호를 입력으로 하는 NAND 게이트(NAND1)와, 상기 NAND 게이트(NAND1)의 출력 신호를 초기화 신호(Reset1)로 출력하는 단자와, 상기 NAND 게이트(NAND1)의 출력 신호와 노드(Nd5)의 신호를 입력하는 NAND 게이트(NAND2)와, 상기 NAND 게이트(NAND2)의 출력 신호를 반전시켜 초기화 신호(Reset2)로 출력하는 인버터(INV5)와, 상기 노드(Nd5) 및 전원전압(Vdd) 사이에 접속된 PMOS 캐패시터(P2)로 구성된다.

초기화 신호(φPWRUP)없이 MOS 캐패시터(N1, P2)를 이용하여 파워업시에 초기화 신호(φRESET')를 '하이'로 리셋하여, 초기화 신호(φRESET)가 들어오기 이전에도 내부 회로부(34)를 리셋하고, 초기화 신호(φRESET)가 입력되면 또한 리셋 된다.

NAND 게이트(NAND2)와 인버터(INV5)로 구성된 앤드(AND) 래치단에 의해 생성된 초기화 신호(φRESET'')는 한 번 리셋한 후 디스에이블된 상태를 래치하여, 다음에 초기화 신호(φRESET)가 들어오더라도 내부 회로부(34)를 리셋하지 않는다(도 8의 파형도 (d) 참조).

초기화 신호(φRESET')는 리셋 명령이 입력될 때마다 리셋이 필요한 레지스터 등의 리셋 신호로 사용할 수 있으며, 초기화 신호(φRESET'')는 퓨즈, 디코더 회로 등 한 번의 리셋으로 충분한 내부 회로의 리셋 신호로 사용하여, 여러 번 리셋 될 때 소모되는 리셋 전류가 필요하지 않는 잇점이 있다.

반도체 디바이스에서 내부 회로가 초기화 되는 것은 파워업 시에 모든 회로의 상태가 기지의 값으로 세트되어 미지의 상태로 인한 오동작이나 로직(logic)의 충돌, 그리고 전류 소모를 없애주는 점에서 중요하다.

본 발명의 파워업 리셋 회로는 기존 기술의 장점을 조합하여 파워업 시와 외부 명령 인가시 모두 내부 회로가 리셋되게 하여 회로가 초기화 되지 않는 경우를 줄이는 효과를 갖는다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. 반도체 장치의 파워업 리셋 회로에 있어서,

   전원전압을 감지하여 일정 레벨 이상의 값에 도달하였을 때 초기화 동작을 멈추는 신호를 생성하는 레벨 검출 수단과,

   외부에서 초기화 명령을 줄 때 초기화 신호를 생성하는 명령 디코더 수단과,

   상기 레벨 검출 수단의 출력 신호와 상기 명령 디코더부의 출력 신호를 조합하여 내부 회로부중 초기화 필요한 부분을 초기화시키는 논리 연산 수단을 포함하여 구성된 것을 특징으로 하는 파워업 리셋 회로.
2. 제 1 항에 있어서,

   상기 논리 연산 수단은 OR 게이트인 것을 특징으로 하는 파워업 리셋 회로.
3. 반도체 장치의 파워업 리셋 회로에 있어서,

   전원전압을 감지하여 일정 레벨 이상의 값에 도달하였을 때 초기화 동작을 멈추는 신호를 생성하는 레벨 검출 수단과,

   상기 레벨 검출 수단의 출력 신호에 의해 외부에서 초기화 명령이 들어오기 전에 내부 회로를 초기화시키고, 또한 외부에서 초기화 명령을 줄 때 초기화 신호를 생성하는 명령 디코더 수단을 포함하여 구성된 것을 특징으로 하는 파워업 리셋 회로.
4. 반도체 장치의 파워업 리셋 회로에 있어서,

   리셋 명령에 의해 내부 회로를 초기화 시키는 신호를 발생하는 명령 디코더수단과,

   상기 명령 디코더 수단의 출력 신호 및 파워업시 내부 회로를 초기화시키는 제 1 리셋 신호를 발생하는 리셋 발생 수단을 포함하여 구성된 것을 특징으로 하는 파워업 리셋 회로.
5. 제 4 항에 있어서,

   상기 리셋 발생 수단은 상기 명령 디코더 수단에서 출력된 초기화 신호에 의해 한번 초기화한 후 디스에이블 상태를 래치하여 다음에 초기화 신호가 들어오더라도 내부 회로를 초기화시키지 않는 제 2 리셋 신호를 추가로 발생하는 것을 특징으로 하는 파워업 리셋 회로.
6. 제 4 항에 있어서,

   상기 리셋 발생 수단은 모스 캐패시터를 이용하여 파워업 시에 초기화 신호를 발생하여, 외부에서 리셋 명령이 들어오기 전에 내부 회로를 초기화 시키는 것을 특징으로 하는 파워업 리셋 회로.

Images