JPH03103025A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03103025A JPH03103025A JP23723389A JP23723389A JPH03103025A JP H03103025 A JPH03103025 A JP H03103025A JP 23723389 A JP23723389 A JP 23723389A JP 23723389 A JP23723389 A JP 23723389A JP H03103025 A JPH03103025 A JP H03103025A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- semiconductor integrated
- source current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000001514 detection method Methods 0.000 abstract description 15
- 238000000605 extraction Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は，ラッチアップ等の過大電流が流れることを防
止する回路を備えた半導体集積回路装置に関する。
止する回路を備えた半導体集積回路装置に関する。
（従来の技術）
近年、半導体集積回路装置は，低消費電力化のためにＣ
ＭＯＳ型回路の使用とともに，集積化のためにトランジ
スタの微細化が進み、ラッチアップ，トランジスタのブ
レイクダウン電流等の過大電流による半導体集積回路装
置の破壊が多く発生するようになってきている． 第２図は上記過大電流を防止する回路を備えた従来の半
導体集積回路装置の回路構或図を示し、半導体集積回路
８は電源（電圧レベルＶｃｃ）との間に電源電流制限ト
ランジスタ７を備え、接地（接地レベルＶ ｓｓ）され
ている． この回路で使用される電源電流制限トランジスタ７は，
Ｐチャネルエンハンスメント型トランジスタで、第３図
に示すような電圧一電流特性を持つ．即ちドレイン・ソ
ース間電圧Ｖ Ｏ ＊ （ Ｖ ）に依存するＡ点から
Ｂ点までは非飽和領域で抵抗負荷特性を示し、ドレイン
・ソース間電圧ｖ ｏ ｓ （ ｖ ）に依存しないＢ
点からＣ点までは飽和領域で定電流特性を示す。
ＭＯＳ型回路の使用とともに，集積化のためにトランジ
スタの微細化が進み、ラッチアップ，トランジスタのブ
レイクダウン電流等の過大電流による半導体集積回路装
置の破壊が多く発生するようになってきている． 第２図は上記過大電流を防止する回路を備えた従来の半
導体集積回路装置の回路構或図を示し、半導体集積回路
８は電源（電圧レベルＶｃｃ）との間に電源電流制限ト
ランジスタ７を備え、接地（接地レベルＶ ｓｓ）され
ている． この回路で使用される電源電流制限トランジスタ７は，
Ｐチャネルエンハンスメント型トランジスタで、第３図
に示すような電圧一電流特性を持つ．即ちドレイン・ソ
ース間電圧Ｖ Ｏ ＊ （ Ｖ ）に依存するＡ点から
Ｂ点までは非飽和領域で抵抗負荷特性を示し、ドレイン
・ソース間電圧ｖ ｏ ｓ （ ｖ ）に依存しないＢ
点からＣ点までは飽和領域で定電流特性を示す。
このうち、通常使用時は、ゲート・ソース間電圧■。（
Ｖ）が一定で、ドレイン・ソース間電圧Ｖ Ｏ ＊ （
Ｖ ）は小さいため抵抗負荷特性を用いる。しかし，
過大電流が流れる場合は，ゲート・ソース間電圧Ｖ Ｏ
＊ （ Ｖ ］が一定で、ドレイン・ソース間電圧ｖ
ｏｓ（ｖ）が大きいため定電流特性を用いることになる
。
Ｖ）が一定で、ドレイン・ソース間電圧Ｖ Ｏ ＊ （
Ｖ ）は小さいため抵抗負荷特性を用いる。しかし，
過大電流が流れる場合は，ゲート・ソース間電圧Ｖ Ｏ
＊ （ Ｖ ］が一定で、ドレイン・ソース間電圧ｖ
ｏｓ（ｖ）が大きいため定電流特性を用いることになる
。
次に，第２図の電源電流制限トランジスタ７と半導体集
積回路８の関係について説明する．第２図に示すように
、半導体集積回路８で消費される電流は，電源電流制限
トランジスタ７によって供給される．従って、半導体集
積回路８でラッチアップ等が発生し、過大電流が流れる
場合、電源電流制限トランジスタ７の定電流特性により
、過大電流は制限される． （発明が解決しようとする課題） しかしながら、上記従来の構或では、電源電流制限トラ
ンジスタは過大電流をある一定の電流値に制限すること
しかできず、それ以上の電流が流れると発熱あるいは破
壊するという問題点を有していた． （発明の目的） 本発明は，上記従来の問題点を解決するもので，過大電
流を防止できる半導体集積回路装置を提供することを目
的とする。
積回路８の関係について説明する．第２図に示すように
、半導体集積回路８で消費される電流は，電源電流制限
トランジスタ７によって供給される．従って、半導体集
積回路８でラッチアップ等が発生し、過大電流が流れる
場合、電源電流制限トランジスタ７の定電流特性により
、過大電流は制限される． （発明が解決しようとする課題） しかしながら、上記従来の構或では、電源電流制限トラ
ンジスタは過大電流をある一定の電流値に制限すること
しかできず、それ以上の電流が流れると発熱あるいは破
壊するという問題点を有していた． （発明の目的） 本発明は，上記従来の問題点を解決するもので，過大電
流を防止できる半導体集積回路装置を提供することを目
的とする。
（課題を解決するための手段）
この目的を達或するために本発明の半導体集積回路装置
は、電源電流を制限するトランジスタと電源電流を検出
するトランジスタを有し、該トランジスタで電源電流を
検出した信号で，前記電源電流を制限するトランジスタ
を制御するように構威したことを特徴とする． （作 用） この構或によって，過大電流が流れることを防止でき，
半導体集積回路装置の発熱，破壊も防止できる． （実施例） 以下、本発明の一実施例について，図面を参照しながら
説明する． 第１図は本発明の一実施例における過大電流を防止する
回路を備えた半導体集積回路装置の回路構成図を示すも
のである．第１図において． Ｖｃｃは電源電圧レベル
，１は電源電流制限トランジスタ、２は電源電流供給ト
ランジスタ，３は電源電流検出トランジスタ、４は電流
供給トランジスタ、５は検出信号発生インバーター，６
は引き抜きトランジスタ、８は半導体集積回路、Ｖｓｓ
は接地レベルである． 以下にその動作を説明する． まず、電流電源制限トランジスタ１，電源電流供給トラ
ンジスタ２は、ともにＰチャネルエンハンスメント型ト
ランジスタであり、これら２つのトランジスタにより，
通常使用時、半導体集積回路で消費される主電流を供給
するので、直列接続の抵抗値は，十分に電流を供給でき
るように小さいものである。
は、電源電流を制限するトランジスタと電源電流を検出
するトランジスタを有し、該トランジスタで電源電流を
検出した信号で，前記電源電流を制限するトランジスタ
を制御するように構威したことを特徴とする． （作 用） この構或によって，過大電流が流れることを防止でき，
半導体集積回路装置の発熱，破壊も防止できる． （実施例） 以下、本発明の一実施例について，図面を参照しながら
説明する． 第１図は本発明の一実施例における過大電流を防止する
回路を備えた半導体集積回路装置の回路構成図を示すも
のである．第１図において． Ｖｃｃは電源電圧レベル
，１は電源電流制限トランジスタ、２は電源電流供給ト
ランジスタ，３は電源電流検出トランジスタ、４は電流
供給トランジスタ、５は検出信号発生インバーター，６
は引き抜きトランジスタ、８は半導体集積回路、Ｖｓｓ
は接地レベルである． 以下にその動作を説明する． まず、電流電源制限トランジスタ１，電源電流供給トラ
ンジスタ２は、ともにＰチャネルエンハンスメント型ト
ランジスタであり、これら２つのトランジスタにより，
通常使用時、半導体集積回路で消費される主電流を供給
するので、直列接続の抵抗値は，十分に電流を供給でき
るように小さいものである。
また、電源電流検出トランジスタ３と電流供給トランジ
スタ４は、ともにＰチャネルエンハンスメント型トラン
ジスタであり，これら２つのトランジスタを直列接続し
，さらに、電源電流供給トランジスタ２に並列接続する
ことにより、半導体集積回路で消費される電流を補助的
に供給する．なお、上記電源電流検出トランジスタ３の
抵抗値は、第１図の回路構成図から理解できるように、
電源電流供給トランジスタ２の経路と電源電流検出トラ
ンジスタ３、及び電流供給トランジスタ４の経路の２つ
でもって半導体集積回路で消費される電流を供給するの
で，過大電流が流れた場合のみ電源電流検出トラ．ンジ
スタ３のドレイン・ソース間電圧が大きくなるように十
分大きいものでなければならない．さらに、電流供給ト
ランジスタ４の抵抗値は、過大電流が流れた場合でも、
できるだけドレイン・ソース間電圧が変化しないように
，小さいものである． 次に電源電流検出トランジスタ３と検出信号発生インバ
ーター５と電源電流制限トランジスタ１と引き抜きトラ
ンジスタ６の動作について説明する．上述したように，
電源電流検出トランジスタ３の抵抗値は大きいので、半
導体集積回路で過大電流が流れると電源電流検出トラン
ジスタ３と電流供給トランジスタ４の接続ノードは電圧
レベルが大きく下がるので、このノードをゲート入力と
する検出信号発生インバーター５は出力“Ｈ ”すなわ
ち、電源電圧レベルとなり、電源電流制限トランジスタ
１をオフさせて、過大電流を防止できる．なお、引き抜
きトランジスタ６の抵抗値を十分に大きくシ，検出信号
発生インバーター５が出力“Ｈ”の場合、電源電流制限
トランジスタ１がオンしないようにしなければならない
．また、この引き抜きトランジスタ６は電源投入時に、
電源電流制限トランジスタｌをオンさせる働きがある． 以上のように，本実施例によれば、過大電流を検出した
信号により、電源電流を制限して、過大電流を制限、か
つ制御できる． （発明の効果） 以上説明したように，本発明は，過大電流を検出した信
号で，電源電流を制限するトランジスタを制御すること
ができ，過大電流による半導体集積回路の発熱，破壊を
防止できる優れた半導体集積回路装置を実現できるもの
である．
スタ４は、ともにＰチャネルエンハンスメント型トラン
ジスタであり，これら２つのトランジスタを直列接続し
，さらに、電源電流供給トランジスタ２に並列接続する
ことにより、半導体集積回路で消費される電流を補助的
に供給する．なお、上記電源電流検出トランジスタ３の
抵抗値は、第１図の回路構成図から理解できるように、
電源電流供給トランジスタ２の経路と電源電流検出トラ
ンジスタ３、及び電流供給トランジスタ４の経路の２つ
でもって半導体集積回路で消費される電流を供給するの
で，過大電流が流れた場合のみ電源電流検出トラ．ンジ
スタ３のドレイン・ソース間電圧が大きくなるように十
分大きいものでなければならない．さらに、電流供給ト
ランジスタ４の抵抗値は、過大電流が流れた場合でも、
できるだけドレイン・ソース間電圧が変化しないように
，小さいものである． 次に電源電流検出トランジスタ３と検出信号発生インバ
ーター５と電源電流制限トランジスタ１と引き抜きトラ
ンジスタ６の動作について説明する．上述したように，
電源電流検出トランジスタ３の抵抗値は大きいので、半
導体集積回路で過大電流が流れると電源電流検出トラン
ジスタ３と電流供給トランジスタ４の接続ノードは電圧
レベルが大きく下がるので、このノードをゲート入力と
する検出信号発生インバーター５は出力“Ｈ ”すなわ
ち、電源電圧レベルとなり、電源電流制限トランジスタ
１をオフさせて、過大電流を防止できる．なお、引き抜
きトランジスタ６の抵抗値を十分に大きくシ，検出信号
発生インバーター５が出力“Ｈ”の場合、電源電流制限
トランジスタ１がオンしないようにしなければならない
．また、この引き抜きトランジスタ６は電源投入時に、
電源電流制限トランジスタｌをオンさせる働きがある． 以上のように，本実施例によれば、過大電流を検出した
信号により、電源電流を制限して、過大電流を制限、か
つ制御できる． （発明の効果） 以上説明したように，本発明は，過大電流を検出した信
号で，電源電流を制限するトランジスタを制御すること
ができ，過大電流による半導体集積回路の発熱，破壊を
防止できる優れた半導体集積回路装置を実現できるもの
である．
第１図は本発明の一実施例における過大電流を防止する
回路を備えた半導体集積回路装置の回路構成図，第２図
は従来の過大電流を防止する回路を備えた半導体集積回
路装置の回路構成図，第３図はＰチャネルエンハンスメ
ント型トランジスタの電圧一電流特性図である．
回路を備えた半導体集積回路装置の回路構成図，第２図
は従来の過大電流を防止する回路を備えた半導体集積回
路装置の回路構成図，第３図はＰチャネルエンハンスメ
ント型トランジスタの電圧一電流特性図である．
Claims (1)
- 電源電流を制限するトランジスタと電源電流を検出する
トランジスタを有し、該トランジスタで電源電流を検出
した信号で、電源電流を制限するトランジスタを制御す
るようにしたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23723389A JPH03103025A (ja) | 1989-09-14 | 1989-09-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23723389A JPH03103025A (ja) | 1989-09-14 | 1989-09-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03103025A true JPH03103025A (ja) | 1991-04-30 |
Family
ID=17012360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23723389A Pending JPH03103025A (ja) | 1989-09-14 | 1989-09-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03103025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008023254A (ja) * | 2006-07-25 | 2008-02-07 | Yoshikawa:Kk | 蒸し調理器 |
-
1989
- 1989-09-14 JP JP23723389A patent/JPH03103025A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008023254A (ja) * | 2006-07-25 | 2008-02-07 | Yoshikawa:Kk | 蒸し調理器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512844A (en) | Output circuit with high output voltage protection means | |
| JPH09134997A (ja) | 半導体素子における静電放電保護装置 | |
| JPH01123521A (ja) | パワーオン信号発生回路 | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| US7012794B2 (en) | CMOS analog switch with auto over-voltage turn-off | |
| JP3340906B2 (ja) | 出力回路 | |
| JPS61277227A (ja) | 高電圧絶縁回路 | |
| JPH03103025A (ja) | 半導体集積回路装置 | |
| JPS6010767A (ja) | 半導体装置 | |
| JP3565067B2 (ja) | Ｃｍｏｓロジック用電源回路 | |
| JP3935266B2 (ja) | 電圧検知回路 | |
| JPS59227154A (ja) | 半導体集積回路装置 | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 | |
| JPH11214617A (ja) | 半導体集積回路装置 | |
| JP2000341110A (ja) | 貫通電流防止回路付きｃｍｏｓトランジスタ回路および入出力回路 | |
| JPH0992829A (ja) | 半導体入力回路 | |
| JPH01196913A (ja) | 出力過電流制限回路 | |
| JPS60189322A (ja) | 半導体回路装置 | |
| JPH05167407A (ja) | 半導体装置 | |
| JPH02195718A (ja) | 半導体集積回路装置の入力回路 | |
| JPS605311A (ja) | 集積回路の内部電源回路 | |
| JPH0587841A (ja) | 電圧レベル検出回路 | |
| JPS59132234A (ja) | 半導体集積回路装置 | |
| JPH0479415A (ja) | Ｃｍｏｓ集積回路 | |
| JPH11202956A (ja) | 電源電流安定化回路 |