KR102138936B1 - 전력 공급 장치 및 그것을 이용한 전력 공급 방법 - Google Patents

전력 공급 장치 및 그것을 이용한 전력 공급 방법 Download PDF

Info

Publication number
KR102138936B1
KR102138936B1 KR1020130136406A KR20130136406A KR102138936B1 KR 102138936 B1 KR102138936 B1 KR 102138936B1 KR 1020130136406 A KR1020130136406 A KR 1020130136406A KR 20130136406 A KR20130136406 A KR 20130136406A KR 102138936 B1 KR102138936 B1 KR 102138936B1
Authority
KR
South Korea
Prior art keywords
voltage
unit
signal
power supply
discharge
Prior art date
Application number
KR1020130136406A
Other languages
English (en)
Other versions
KR20150054228A (ko
Inventor
전상훈
전호진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130136406A priority Critical patent/KR102138936B1/ko
Priority to US14/509,755 priority patent/US9819223B2/en
Publication of KR20150054228A publication Critical patent/KR20150054228A/ko
Application granted granted Critical
Publication of KR102138936B1 publication Critical patent/KR102138936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/122—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters
    • H02H7/1222—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters responsive to abnormalities in the input circuit, e.g. transients in the DC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 전력 공급 장치 및 그것을 이용한 전력 공급 방법에 관한 것이다. 본 발명에 의한 반도체 장치의 칩셋으로 전력을 공급하기 위한 전력 공급 장치는 주 전원을 적어도 하나의 선제어 공급 전압을 포함하는 선제어 공급 전압 그룹으로 변환하고, 상기 주 전원의 레벨에 응답하여 상기 선제어 공급 전압 그룹을 상기 칩셋에 제공하는 선제어 전압 조정부, 상기 주 전원을 적어도 하나의 후제어 공급 전압으로 변환하고, 상기 후제어 공급 전압 그룹을 상기 칩셋에 제공하는 후제어 전압 조정부, 상기 칩셋이 상기 후제어 전압 공급 그룹을 사용하도록 하기 위해, 상기 칩셋에 상기 후제어 공급 전압 그룹을 활성화하는 커맨드를 제공하는 제어부 및 상기 주 전원의 레벨에 응답하여, 상기 선제어 전압 조정부가 비동작 상태일 때 상기 선제어 전압 조정부의 출력단에 잔류된 전하를 방전하는 출력 방전부를 포함한다.

Description

전력 공급 장치 및 그것을 이용한 전력 공급 방법{POWER SUPPLY DEVICE AND POWER SUPPLY METHOD USING THE SAME}
본 발명은 전력 공급 장치 및 그것을 이용한 전력 공급 방법에 관한 것으로, 보다 상세히는 전력 공급 순서제어 기능을 가지는 전력 공급 장치 및 그것을 이용한 전력 공급 방법에 관한 것이다.
반도체 장치는 외부로부터 동작에 필요한 전력을 공급받는다. 예를 들어, 반도체 메모리 장치는 외부로부터 메모리 셀 어레이에 필요한 전력을 공급받아 데이터의 읽기 및 쓰기 동작을 수행한다.
일반적으로 반도체 장치의 칩셋 내부 블록들은 각각 다른 전원 전압을 요구한다. 따라서 반도체 장치에 전력을 공급하기 위한 전력 공급 회로는 외부 전압을 적어도 하나의 공급 전압으로 변환하여 반도체 장치의 내부 블록들에 공급한다. 예를 들어, 전력 공급 회로는 외부 전압 및 그라운드 전압을 외부로부터 공급받아 기준 전압(Reference Voltage), 코어 전압(Core Voltage), 주변 전압(Peripheral Voltage) 및 벌크 전압(Bulk Voltage) 등의 공급 전압으로 변환하여 제공할 수 있다. 갑작스러운 전력 공급 및 차단으로부터 칩셋 내부 블록들을 보호하기 위하여, 안정적인 전력 공급 기술이 요구된다.
본 발명에 의한 전력 공급 장치 및 그것을 이용한 전력 공급 방법의 목적은 서로 다른 레벨의 공급 전압들이 공급되는 순서를 하드웨어 및 소프트웨어를 이용하여 작은 비용으로 안정적으로 제어하는 것이다.
본 개시의 반도체 장치의 칩셋으로 전력을 공급하기 위한 전력 공급 장치는, 주 전원을 적어도 하나의 선제어 공급 전압을 포함하는 선제어 공급 전압 그룹으로 변환하고, 상기 주 전원의 레벨에 응답하여 상기 선제어 공급 전압 그룹을 상기 칩셋에 제공하는 선제어 전압 조정부, 상기 주 전원을 적어도 하나의 후제어 공급 전압을 포함하는 후제어 공급 전압 그룹으로 변환하고, 상기 후제어 공급 전압 그룹을 상기 칩셋에 제공하는 후제어 전압 조정부, 상기 칩셋이 상기 후제어 공급 전압 그룹을 사용하도록 하기 위해, 상기 칩셋에 상기 후제어 공급 전압 그룹을 활성화하는 커맨드를 제공하는 제어부, 상기 주 전원의 레벨에 응답하여, 상기 선제어 전압 조정부가 비동작 상태일 때 상기 선제어 전압 조정부의 출력단에 잔류된 전하를 방전하는 출력 방전부, 및 상기 주 전원을 입력받아 제어 신호를 생성하는 순서 제어부를 포함하되, 상기 선제어 전압 조정부는 상기 제어 신호에 응답하여 상기 선제어 공급 전압 그룹을 상기 칩셋에 제공한다.
실시 예에 있어서, 상기 순서 제어부는, 상기 주 전원의 전압 레벨이 미리 지정된 레벨에 도달되면 신호를 출력하는 전압 감지부, 및 상기 전압 감지부로부터 출력된 신호를 지연시키는 지연부를 포함하고, 상기 전압 감지부는 상기 주 전원의 전압 레벨이 제 1 감지 레벨에 도달되면 제 1 신호를 출력하는 제 1 전압 감지기, 및 상기 주 전원의 전압 레벨이 제 2 감지 레벨에 도달되면 제 2 신호를 출력하는 제 2 전압 감지기를 포함하며, 상기 지연부는 상기 제 1 전압 감지기와 연결되어 상기 제 1 신호를 제 1 지연 시간 동안 지연시키는 제 1 지연기, 및 상기 제 2 전압 감지기와 연결되어 상기 제 2 신호를 제 2 지연 시간 동안 지연시키는 제 2 지연기를 포함하고, 상기 지연된 제 1 신호는 제 1 제어 신호로서 출력되고, 상기 지연된 제 2 신호는 제 2 제어 신호로서 출력된다.
실시 예에 있어서, 상기 제 1 지연기는 상기 제 1 신호가 로우 레벨이면 상기 제 1 신호를 지연시키지 않고 로우 레벨 신호를 출력하며, 상기 제 2 지연기는 상기 제 2 신호가 로우 레벨이면 상기 제 2 신호를 지연시키지 않고 로우 레벨 신호를 출력한다.
실시 예에 있어서, 강제 방전부를 더 포함하되, 상기 선제어 전압 조정부는, 상기 제 1 제어 신호에 따라 상기 주 전원을 제 1 공급 전압으로 변환하는 제 1 전압 조정기, 및 상기 제 2 제어 신호에 따라 상기 주 전원을 제 2 공급 전압으로 변환하는 제 2 전압 조정기를 포함하고, 상기 강제 방전부는, 상기 제 1 제어 신호로부터 반전된 신호에 따라 상기 제 1 전압 조정기에 잔류된 전하를 방전하는 제 1 강제 방전부, 및 상기 제 2 제어 신호로부터 반전된 신호에 따라 상기 제 2 전압 조정기에 잔류된 전하를 방전하는 제 2 강제 방전부를 포함한다.
실시 예에 있어서, 상기 제어 신호를 입력받아 상기 선제어 전압 조정부의 동작 상태를 나타내는 방전 신호를 생성하는 방전 제어부를 더 포함하고, 상기 출력 방전부는 상기 방전 신호에 따라 상기 선제어 전압 조정부가 비동작 상태일 때 상기 선제어 전압 조정부의 출력단에 잔류된 전하를 방전한다.
실시 예에 있어서, 상기 방전 신호에 따라 상기 선제어 전압 조정부가 비동작 상태일 때 상기 선제어 전압 조정부의 입력단에 잔류된 전하를 방전하는 입력 방전부를 더 포함한다.
실시 예에 있어서, 상기 주 전원으로부터 전력을 저장하고, 상기 저장된 전력을 상기 방전 제어부 및 상기 출력 방전부에 공급하는 백업 전원부를 더 포함한다.
실시 예에 있어서, 상기 제어부는 상기 칩셋을 리셋하기 위한 리셋 신호를 생성하고, 상기 리셋 신호를 상기 칩셋에 제공한 뒤 상기 커맨드를 상기 칩셋에 제공한다.
실시 예에 있어서, 상기 반도체 장치를 부팅하는 펌웨어를 로드하기 위한 메모리를 더 포함하며, 상기 제어부는 상기 메모리에 로드된 펌웨어를 실행하며, 상기 부팅 과정에서 상기 커맨드를 상기 칩셋에 제공한다.
삭제
삭제
삭제
본 발명에 의한 전력 공급 장치 및 그것을 이용한 전력 공급 방법에 의하면, 서로 다른 레벨의 공급 전압들이 공급되는 순서가 작은 비용으로 안정적으로 제어될 수 있다.
도 1은 본 발명의 실시예에 의한 불휘발성 메모리 장치를 도시하는 블록도이다.
도 2는 도 1의 메모리 장치의 일실시예를 도시하는 블록도이다.
도 3은 도 1의 메모리 장치의 다른 실시예를 도시하는 블록도이다.
도 4는 도 3의 메모리 장치의 실시예를 도시하는 도면이다.
도 5는 본 발명의 실시예에 의한 전력 공급 회로에 주 전원이 인가될 때 시간에 따른 전하 방전 동작을 나타내는 그래프이다.
도 6은 본 발명의 실시예에 의한 전력 공급 회로의 방전 동작을 도시하는 순서도이다.
도 7은 주 전원 차단시 본 발명의 실시예에 의한 전력 공급 회로의 시간에 따른 동작을 도시하는 그래프이다.
도 8은 주 전원 차단시 본 발명의 실시예에 의한 전력 공급 회로의 동작을 도시하는 순서도이다.
도 9는 본 발명의 다른 실시예에 의한 불휘발성 메모리 장치를 도시하는 블록도이다.
도 10은 도 9의 메모리 시스템의 일실시예를 도시하는 블록도이다.
도 11은 도 9의 메모리 시스템의 다른 실시예를 도시하는 블록도이다.
도 12는 도 11의 메모리 시스템의 일실시예를 도시하는 블록도이다.
도 13은 전력 공급 장치에 주 전원이 인가될 때의 동작을 시간에 대하여 나타낸 그래프이다.
도 14는 주 전원 차단시 전력 공급 장치의 시간에 따른 동작을 도시하는 그래프이다.
도 15은 본 발명의 실시 예에 따른 전력 공급 장치를 메모리 카드 시스템에 적용한 예를 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 전력 공급 장치를 솔리드 스테이트 드라이브(SSD) 시스템에 적용한 예를 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 전력 공급 장치를 전자 장치로 구현한 예를 보여주는 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예가 첨부된 도면을 참조하여 설명한다. 또한 이하에서 사용되는 용어들은 오직 본 발명을 설명하기 위하여 사용된 것이며 본 발명의 범위를 한정하기 위해 사용된 것은 아니다. 앞의 일반적인 설명 및 다음의 상세한 설명은 모두 예시적인 것으로 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
도 1은 본 발명의 실시예에 의한 메모리 시스템을 도시하는 블록도이다. 도 1을 참조하면, 메모리 시스템(1)은 전력 공급 회로(10) 및 칩셋(11)을 포함한다.
전력 공급 회로(10)는 주 전원(Main Power)과 연결된다. 전력 공급 회로(10)는 연결된 주 전원으로부터 메모리 시스템(1)의 동작에 요구되는 전체 전력을 공급받는다. 전력 공급 회로(10)는 입력된 주 전원을 이용하여 칩셋(11)에 공급 전압을 제공한다.
칩셋(11)은 데이터를 저장한다. 본 실시예에서, 칩셋(11)은 NAND를 포함하는 불휘발성 메모리일 수 있다. 칩셋(11)의 내부 소자들은 서로 다른 복수의 레벨의 공급 전압을 요구할 수 있다. 전력 공급 회로(10)는 주 전원을 복수의 공급 전압으로 변환하고, 변환된 복수의 공급 전압을 칩셋(11)에 제공할 수 있다.
보다 상세히 설명하면, 전력 공급 회로(10)는 주 전원의 전압 레벨 증가에 응답하여 복수의 공급 전압을 생성하고, 생성된 공급 전압들을 미리 지정된 순서로 칩셋(11)에 공급할 수 있다. 전력 공급 회로(10)는 상술된 동작을 하드웨어를 이용하여 수행할 수 있다.
또한 전력 공급 회로(10)는 칩셋(11)에 전압이 공급되기 전 혹은 칩셋(11)에 공급되는 전압이 차단되는 때에, 전력 공급 회로(10)에 잔류된 전하를 하드웨어를 이용하여 강제로 방전할 수 있다. 즉, 전력 공급 회로(10)는 칩셋(11)에 공급 전압이 공급되고 차단되는 순서를 하드웨어적으로 제어하고, 방전 동작을 통해 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 하드웨어적으로 방지할 수 있다. 이하 전력 공급 회로(10)의 공급 전압 공급 및 차단 동작을 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 메모리 시스템(1)의 일실시예를 도시하는 블록도이다. 도 2를 참조하면, 전력 공급 회로(100)는 순서 제어부(Sequense Control Unit)(110), 전압 조정부(Voltage Regulate Unit)(120) 및 강제 방전부(Enforced Discharge Unit)(130)를 포함한다.
순서 제어부(110)는 제어 신호를 이용하여 전압 조정부(120)의 동작을 제어한다. 순서 제어부(110)는 전압 조정부(120)를 이용하여 칩셋(101)으로 입력되는 복수의 공급 전압들 사이의 인가 순서를 제어할 수 있다.
순서 제어부(110)는 외부로부터 입력되는 주 전원의 전압 레벨(level)을 감지한다. 순서 제어부(110)는 주 전원이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호를 생성한다. 순서 제어부(110)는 생성된 감지 신호를 소정의 지연 시간 동안 지연시킨 후 제어 신호(EN: ENable signal)로 출력한다.
순서 제어부(110)에서 감지되는 주 전원의 전압 레벨 및 이에 대응하여 생성되는 감지 신호는 하나 이상일 수 있다. 또한 생성된 서로 다른 감지 신호에 대응되는 지연 시간은 서로 다를 수 있다. 순서 제어부(110)는 복수의 감지 신호 및 그에 대응하여 설정된 복수의 지연 시간들을 이용하여, 주 전원의 레벨에 따라 서로 다른 지연 시간 동안 지연된 신호들을 제어 신호로서 출력한다.
전압 조정부(120)는 주 전원을 서로 다른 레벨을 가지는 복수의 공급 전압들로 변환한다. 전압 조정부(120)는 적어도 하나의 전압 조정기(Voltage Regulator)를 포함한다. 전압 조정기는 전원 및 제어 신호 입력을 받아들인다. 각 전압 조정기는, 제어 신호가 입력되면, 입력된 주 전원을 미리 지정된 전압 레벨을 가지는 공급 전압으로 변환하여 출력한다.
강제 방전부(130)는 방전 전류를 강제적으로 발생시켜 전하를 방전시킨다. 본 실시예에서 강제 방전부(130)는 칩셋(101)에 공급 전압이 공급되기 전, 전력 공급 회로(100)의 커패시터에 남아 있는 전하를 방전시킨다. 또, 강제 방전부(130)는 주 전원이 차단될 때 전력 공급 회로(100)에 남아 있는 전하를 방전시킨다.
강제 방전부(130)는 방전 제어부(130a), 입력 방전부(130b) 및 출력 방전부(130c)를 포함한다.
방전 제어부(130a)는 순서 제어부(110)로부터 입력된 제어 신호에 응답하여 입력 방전부(130b) 및 출력 방전부(130c)를 제어한다. 예를 들어, 방전 제어부(130a)는 순서 제어부(110)에서 입력된 제어 신호가 로우 레벨(Low level) 신호이면 입력 방전부(130b) 및 출력 방전부(130c)에서 잔여 전하가 방전되도록 방전 신호를 생성할 수 있다. 방전 제어부(130a)는 생성된 방전 신호를 입력 및 출력 방전부(130b, 130c)에 전송할 수 있다.
방전 제어부(130a)는 전압 조정부(120)와 상보적으로 동작된다. 예를 들어, 전압 조정부(120)는 방전 제어부(130a)와 달리 순서 제어부(110)에서 입력된 제어 신호가 로우 레벨(Low level) 신호이면 비동작 상태일 수 있다. 또한 전압 조정부(120)는 순서 제어부(110)에서 입력된 제어 신호가 하이 레벨(High level) 신호이면 공급 전압을 출력하는 상태일 수 있다. 즉, 방전 제어부(130a)는 전압 조정부(120)가 비동작 상태일 때에 잔여 전하가 방전되고, 전압 조정부(120)가 동작 상태일 때 잔여 전하에 대한 방전이 중지되도록 입력 및 출력 방전부(130b, 130c)를 제어할 수 있다.
입력 방전부(130b)는 전압 조정부(120)의 입력단에 잔여된 전하를 방전시킨다. 입력 방전부(130b)는 저항 및 반도체 스위치로 구성될 수 있다. 상술된 바와 같이, 입력 방전부(130b)의 방전 동작은 방전 제어부(130a)로부터 입력된 방전 신호를 통해 제어된다.
출력 방전부(130c)는 전압 조정부(120)의 출력단에 잔여된 전하를 방전시킨다. 출력 방전부(130c)는 저항 및 반도체 스위치로 구성될 수 있다. 상술된 바와 같이, 출력 방전부(130c)의 방전 동작은 방전 제어부(130a)로부터 입력된 방전 신호를 통해 제어된다.
강제 방전부(130)를 통해 방전되는 방전 전류의 양은 가변될 수 있다. 방전 전류량의 제어를 통해 잔류 전하의 방전 속도 및 시간이 제어될 수 있다.
일실시예로, 강제 방전부(130)에 의하여 방전되는 각 블록(Block)의 방전 전류량은 각각 가변될 수 있다. 예를 들어, 강제 방전부(130)는 높은 공급 전압을 공급하는 블록의 방전 전류량이 낮은 공급 전압을 공급하는 블록의 방전 전류량보다 많도록 각 블록의 방전 전류량을 조절할 수 있다. 이를 통해 강제 방전부(130)는 각 블록이 미리 지정된 순서로 방전 완료되도록 할 수 있다.
상술된 바와 같이 전력 공급 회로(100)는 복수의 레벨을 가지는 공급 전압을 미리 지정된 순서로 칩셋(101)에 공급할 수 있다. 또한 전력 공급 회로(100)는, 강제 방전부(130)를 이용하여, 칩셋(101)에 전원이 공급되기 전 및 전원이 차단될 때에 전력 공급 회로에 잔류된 전하를 강제로 방전할 수 있다. 본 실시예에 의한 전력 공급 회로(100)는 공급 전압이 공급되고 차단되는 순서를 제어하여, 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지할 수 있다.
도 3은 도 1의 메모리 시스템의 다른 실시예를 도시하는 블록도이다. 도 3을 참조하면, 전력 공급 회로(200)는 순서 제어부(Sequense Control Unit)(210), 전압 조정부(Voltage Regulate Unit)(220), 강제 방전부(Enforced Discharge Unit)(230) 및 백업 전원부(Backup Power)(240)를 포함한다. 도 3의 전력 공급 회로(200)의 전압 조정부(220) 및 강제 방전부(230)는 도 2의 전력 공급 회로(100)의 전압 조정부(120) 및 강제 방전부(130)와 동일한 구성 및 동작 원리를 가질 수 있다.
순서 제어부(210)는 전압 감지부(Voltage Detect Unit)(211) 및 지연부(Delay Unit)(212)를 포함한다.
전압 감지부(211)는 주 전원과 연결되어, 주 전원의 전압 레벨(level)을 감지한다. 전압 감지부(211)는 주 전원의 전압 레벨을 감지하기 위한 적어도 하나의 전압 감지부(Voltage Detecting unit)를 포함한다. 전압 감지부(211)는 주 전원이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호를 출력한다. 실시 예에 의하면, 감지 신호는 하이 레벨(High level) 신호일 수 있다. 전압 감지부(211)에 포함되는 복수의 전압 감지기들이 감지 신호를 출력하기 위한 전압 감지 레벨은 서로 다를 수 있다.
지연부(212)는 전압 감지부(211)와 연결된다. 지연부(212)는 전압 감지부(211)의 출력을 미리 지정된 지연 시간 동안 지연시킨 후 출력한다. 지연부(212)는 적어도 하나의 지연기(Delayer)를 포함한다. 각 지연기는 대응되는 전압 감지기와 연결되어, 전압 감지기의 출력을 소정의 지연 시간 동안 지연시킨다. 지연부(212)에 포함되는 지연기들의 지연 시간은 서로 다를 수 있다.
백업 전원부(240)는 주 전원으로부터 입력된 전력을 저장한다. 백업 전원부(240)는, 주 전원이 차단되면, 저장된 전력을 강제 방전부(230)에 공급한다. 이를 통해 강제 방전부(230)는 주 전원이 차단되어도 백업 전원부(240)가 방전되는 시간 동안 동작될 수 있다.
따라서 전력 공급 회로(200)의 강제 방전부(230)는 주 전원이 차단되어도 안정적으로 동작될 수 있으므로 전원 차단시에도 전력 공급 회로에 잔류된 전하가 안정적으로 방전될 수 있다. 따라서 전력 공급 회로(200)는 전력 공급 회로(100)보다 안정적으로 공급 전압의 공급 및 차단 순서를 제어할 수 있다. 전력 공급 회로(200)는 상술된 동작을 이용하여 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상을 방지한다.
도 4는 도 3의 메모리 장치의 일실시예를 도시하는 도면이다. 도 4를 참조하면, 전력 공급 회로(300)는 순서 제어부(310), 전압 조정부(320), 강제 방전부(330) 및 백업 전원부(340)를 포함한다.
순서 제어부(310)는 전압 감지부(311) 및 지연부(312)를 포함한다. 본 실시예에서 전압 감지부(311)는 제 1 전압 감지기(VD1), 제 2 전압 감지기(VD2) 및 제 3 전압 감지기(VD3)를 포함한다. 지연부(312)는 제 1 지연기(DL1), 제 2 지연기(DL2) 및 제 3 지연기(DL3)를 포함한다. 그러나 이는 예시적인 것으로 본 발명의 기술적 특징을 구현하기 위한 전압 감지기 및 지연기의 수는 한정되지 않는다. 예를 들어, 본 발명은 2개 이상의 전압 감지기 및 지연기를 가지는 전력 공급 회로에 대하여 모두 적용될 수 있다.
전압 감지기들(VD1~VD3)은 주 전원(VEXT)이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호를 출력한다. 본 실시예에서 전압 감지기들(VD1~VD3)이 출력하는 감지 신호는 하이 레벨 출력 신호이다. 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1), 제 2 전압 감지기(VD2)의 전압 감지 레벨(V2) 및 제 3 전압 감지기(VD3)의 전압 감지 레벨(V3)은 V1<V2<V3 의 관계에 있다고 가정한다.
주 전원(VEXT)이 전력 공급 회로(300)로 공급될 때, 주 전원(VEXT)의 전압 레벨은 V1, V2 그리고 V3의 순서로 도달된다. 따라서 제 1 전압 감지기(VD1), 제 2 전압 감지기(VD2) 그리고 제 3 전압 감지기(VD3)의 순서로 하이 레벨 신호가 출력된다.
지연기들(DL1~DL3)은 하이(HIGH) 레벨의 신호가 입력되면 미리 지정된 시간동안 입력된 신호를 지연시킨 후 출력한다. 본 실시예에서, 제 1 지연기(DL1)의 지연 시간(TD1), 제 2 지연기(DL2)의 지연 시간(TD2) 그리고 제 3 지연기(DL3)의 지연 시간(TD3)은 TD1<TD2<TD3 의 관계에 있다고 가정한다. 한편, 지연기들(DL1~DL3)은 입력되는 신호가 하이 레벨에서 로우(LOW) 레벨로 전환되면 신호를 지연시키지 않고 바로 로우 레벨 신호를 출력한다.
제 1 전압 감지기(VD1), 제 2 전압 감지기(VD2) 그리고 제 3 전압 감지기(VD3)의 순서로 하이 레벨 신호가 출력되면, 출력된 신호는 각각 제 1 지연기(DL1), 제 2 지연기(DL2) 및 제 3 지연기(DL3)로 입력되어 지연된 후 출력된다. 따라서 각 지연기에서 신호가 출력되는 시각은 그와 연결된 전압 감지기가 주 전원(VEXT)을 인식한 시각 및 지연기의 지연 시간에 의존한다.
전압 조정부(320)는 제 1 전압 조정기(VR1), 제 2 전압 조정기(VR2) 및 제 3 전압 조정기(VR3)를 포함한다. 그러나 이는 예시적인 것으로 본 발명의 전압 조정기의 수는 한정되지 않는다. 예를 들어, 본 발명은 2개 이상의 전압 조정기를 가지는 전력 공급 회로에 대하여 모두 적용될 수 있다.
전압 조정기들(VR1~VR3)은 전원(VIN) 및 제어 신호(EN: ENable signal)를 입력받는다. 각 전압 조정기는 제어 신호(EN)가 입력되면 입력된 주 전원(VEXT)을 미리 지정된 전압 레벨로 변환하여 출력한다.
전압 조정기들(VR1~VR3)는 주 전원(VEXT)을 전원(VIN) 입력으로서 입력받는다. 전압 조정기들(VR1~VR3)의 제어 신호(EN) 입력은 지연부(312)의 출력과 연결된다. 따라서, 각 전압 조정기의 전압 출력 여부는 주 전원(VEXT)의 인가 여부 및 각 전압 조정기와 연결된 지연기의 출력 전압 레벨에 의해 결정된다.
강제 방전부(330)는 방전 제어부(330a), 입력 방전부(330b) 및 출력 방전부(330c)를 포함한다. 강제 방전부(330)는 순서 제어부(310)에서 출력된 제어 신호에 응답하여 전압 조정부(320)의 입력 및 출력단에 충전(charge)되어 있던 잔여 전하를 방전한다.
방전 제어부(330a)는 순서 제어부(310)에서 출력된 제어 신호에 응답하여 입력 방전부(330b) 및 출력 방전부(330c)의 동작을 제어한다. 실시 예에 있어서, 방전 제어부(330a)는 제 1 인버터(IN1), 제 2 인버터(IN2) 및 제 3 인버터(IN3)를 포함한다.
입력 방전부(330b)는 전압 조정부(320)의 입력단과 연결된다. 입력 방전부(330b)는 전압 조정부(320)의 입력단과 접지 사이에 강제로 전류를 발생시켜 잔여 전하를 방전한다. 실시 예에 있어서, 입력 방전부(330b)는 제 1 입력 저항(RF1), 제 2 입력 저항(RF2) 및 제 3 입력 저항(RF3), 그리고 제 1 입력 스위치(MF1), 제 2 입력 스위치(MF2) 및 제 3 입력 스위치(MF3)를 포함한다.
출력 방전부(330c)는 전압 조정부(320)의 출력단과 연결된다. 출력 방전부(330c)는 전압 조정부(320)의 출력단과 접지 사이에 강제로 전류를 발생시켜 잔여 전하를 방전한다. 실시 예에 있어서, 출력 방전부(330c)는 제 1 출력 저항(RB1), 제 2 출력 저항(RB2) 및 제 3 출력 저항(RB3), 그리고 제 1 출력 스위치(MB1), 제 2 출력 스위치(MB2) 및 제 3 출력 스위치(MB3)를 포함한다. 전력 공급 회로(300)의 강제 방전부(330)를 통한 방전 동작에 관하여는 이후 도면을 참조하여 자세히 설명한다.
백업 전원부(340)는 주 전원(VEXT)으로부터 공급된 전력을 저장한다. 실시 예에 있어서, 백업 전원부(340)는 백업 다이오드(DBK) 및 백업 커패시터(CBK)를 포함한다. 백업 전원부(340)는 백업 다이오드(DBK)를 통해 백업 커패시터(CBK)에 저장된 전력을 방전 제어부(330a)의 공급 전압으로 공급한다. 따라서 주 전원(VEXT)이 차단되어도 방전 제어부(330a)는 백업 전원부(340)에 저장된 전력이 소모될 때까지 동작될 수 있다.
이하 도 5 및 도 6를 참조하여 전력 공급 회로(300)의 방전 동작을 자세히 설명한다.
도 5는 전력 공급 회로(300)에 주 전원(VEXT)이 인가될 때 시간에 따른 전하 방전 동작을 나타내는 그래프이다. 도 4를 참조하면, 회로로 인가되는 주 전원(VEXT)은 먼저 인버터 공급 전압(VINV)에 도달된다. 인버터 공급 전압(VINV)은 방전 제어부(330a, 도 4 참조)에 포함된 인버터들의 공급 전압이다.
주 전원(VEXT)이 인버터 공급 전압(VINV)에 도달된 때(tinv) 아직 주 전원(VEXT)은 순서 제어부(310)의 전압 감지 레벨에 도달되지 않았으므로 순서 제어부(310)의 출력은 없는(LOW) 상태이다. 이에 대응하여 방전 제어부(330a)에서는 하이(HIGH) 레벨 신호가 출력된다.
도 4를 다시 참조하면, 방전 제어부(330a)의 출력단은 입력 방전부(330b) 및 출력 방전부(330c)의 스위치들의 게이트와 연결된다. 방전 제어부(330a)의 하이 레벨 출력 신호가 게이트에 입력됨에 따라 제 1 입력 스위치(MF1), 제 2 입력 스위치(MF2) 및 제 3 입력 스위치(MF3), 그리고 제 1 출력 스위치(MB1), 제 2 출력 스위치(MB2) 및 제 3 출력 스위치(MB3)는 온(ON) 상태가 된다. 따라서 전압 조정부(320)의 입력단에 충전된 잔여 전하는 입력 방전부(330b)에 의해, 전압 조정부(320)의 출력단에 충전된 잔여 전하는 출력 방전부(330c)에 의해 방전된다.
입력 방전부(330b) 및 출력 방전부(330c)에서 전하가 방전되는 속도는 입력 방전부(330b) 및 출력 방전부(330c)의 스위치들에 흐르는 전류량에 의존된다. 스위치들에 흐르는 전류량은 각 스위치들의 특성 및 각 스위치들에 연결된 저항들의 크기에 의해 결정된다. 따라서 동일한 스위치들을 사용한다면 입력 저항들(RF1~RF3) 및 출력 저항들(RB1~RB3)의 크기를 조절하는 것으로 각 블록들에 대한 방전 속도는 가변될 수 있다.
한편, 도 5를 다시 참조하면, 주 전원(VEXT)의 레벨이 계속 증가되면 그 레벨은 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된다. 제 1 전압 감지기(VD1)는 주 전원(VEXT)이 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된 때(t1)부터 하이 레벨 신호를 출력한다.
제 1 지연기(DL1)는 제 1 전압 감지기(VD1)로부터 출력된 하이 레벨 출력 신호를 지연시킨다. 로우(LOW) 레벨 신호 출력 상태에 있던 제 1 지연기(DL1)는, 주 전원(VEXT)이 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된 때(t1)부터 지연 시간(TD1) 만큼 시간이 지나면 하이 레벨 신호를 출력한다.
제 1 지연기(DL1)에서 출력된 하이 레벨 신호는 제 1 전압 조정기(VR1)의 제어 신호(EN: ENable signal) 입력이 된다. 제 1 지연기(DL1)로부터 출력되는 하이 레벨 신호에 응답하여 제 1 전압 조정기(VR1)는 동작(enable) 상태가 된다. 제 1 전압 조정기(VR1)는 주 전원(VEXT)을 낮은 공급 전압으로 변환하여 칩셋 내부로 출력한다.
동시에, 제 1 지연기(DL1)가 하이 레벨 신호를 출력하는 때부터 제 1 인버터(IN1)의 출력은 로우(LOW)가 된다. 따라서 제 1 입력 스위치(MF1) 및 제 1 출력 스위치(MB1)는 오프(OFF) 상태가 되어 제 1 전압 조정기(VR1)에 대한 방전은 중지된다.
마찬가지로, 주 전원(VEXT)이 제 2 전압 감지기(VD2)의 전압 감지 레벨(V2)에 도달된 때(t2)로부터 지연 시간(TD2)이 도과되면 제 2 전압 조정기(VR2)는 동작 상태가 되고, 제 2 전압 조정기(VR2)에 대한 방전은 중지된다. 주 전원(VEXT)이 제 3 전압 감지기(VD3)의 전압 감지 레벨(V3)에 도달된 때(t3)로부터 지연 시간(TD3)이 도과되면 제 3 전압 조정기(VR3)는 동작 상태가 되고, 제 3 전압 조정기(VR3)에 대한 방전은 중지된다. 이로써 전력 공급 회로(300)는 동작 상태가 되며 방전 동작은 종료된다.
주 전원(VEXT)이 최대 전압(VM)에 도달되어 지속적으로 공급되면 전압 조정기들(VR1~VR3)도 지속적으로 주 전원(VEXT)이 변환된 전압을 칩셋 내부로 출력한다.
따라서 본 실시예에 의한 전력 공급 회로(300)의 강제 방전부(330)는 방전 제어부(330a)의 인버터들(IN1~IN3)이 공급 전압을 입력받아 하이 레벨 신호를 출력하는 때부터 순서 제어부(310)로부터 제어 신호가 출력될 때까지의 기간 동안 전압 조정부(320)의 입력 및 출력단에 충전된 잔여 전하를 방전한다.
도 6은 전력 공급 회로의 방전 동작을 도시하는 순서도이다. 제 1 전압 감지기, 제 2 전압 감지기 및 제 3 전압 감지기의 방전 동작 방법은 서로 유사하므로 본 실시예에서는 제 1 전압 감지기에 대하여만 설명한다.
도 6을 참조하면, 주 전원(VEXT)의 전압 레벨이 방전 제어부의 동작 레벨(VINV)에 도달되면(S100), 강제 방전부가 동작되기 시작한다. 강제 방전부에 의하여 제 1 전압 감지기를 포함한 모든 전압 조정기들에 대한 잔여 전하가 방전된다(S110).
주 전원(VEXT)의 전압 레벨이 제 1 전압 감지기의 감지 전압(V1)에 도달되면(S120), 제 1 전압 감지기에 연결된 제 1 지연기의 지연 시간(TD1) 동안(S130) 제 1 전압 조정기의 잔여 전하에 대한 방전이 지속된다. 도 5에서 T1은 주 전원(VEXT)의 전압 레벨이 제 1 전압 감지기의 감지 전압(V1)에 도달된 때로부터 경과된 시간이다. 경과된 시간(T1)이 제 1 지연기의 지연 시간(TD1)을 도과하면(S130) 제 1 전압 조정기의 잔여 전하에 대한 방전은 종료되고 제 1 전압 조정기는 동작 상태가 된다(S140).
제 1 전압 감지기와 마찬가지로, 제 2 전압 감지기 및 제 3 전압 감지기는, 주 전원(VEXT)의 전압 레벨이 각 전압 감지기의 감지 전압(V2 및 V3)에 도달되면 각 전압 감지기에 연결된 각 지연기의 지연 시간(TD2 및 TD3) 동안 잔여 전하를 방전한다. 경과된 시간이 각 지연기의 지연 시간을 도과하면 각 전압 조정기의 잔여 전하에 대한 방전은 종료되고 각 전압 조정기는 동작 상태가 된다.
따라서 본 발명의 실시예에 의한 전력 공급 회로는 주 전원의 전압 레벨을 감지하는 전압 감지부 및 전압 감지부의 출력 시간을 제어하는 지연부를 통해 전압 조정부의 출력 시간을 제어한다. 또, 전력 공급 회로는 강제 방전부를 통해 전압 조정부가 동작되기 전 충전되어 있던 잔여 전하를 방전시킨다. 전력 공급 회로의 지연부의 지연 시간을 통해 충분한 잔여 전하 방전 시간이 확보된다.
본 발명의 실시예에 의한 전력 공급 회로는 주 전원이 인가될 때 칩셋 내부로 공급되는 공급 전원들의 인가 순서가 제어될 뿐만 아니라 주 전원이 차단되는 때에도 칩셋 내부로 공급되는 공급 전원들의 차단 순서가 제어된다. 이하 도면을 참조하여 자세히 설명한다.
도 7은 주 전원 차단시 본 발명의 실시예에 의한 전력 공급 회로의 시간에 따른 동작을 도시하는 그래프이다. 도 7을 참조하면, 주 전원(VEXT)은 최대 전압(VM)으로부터 점차 감소된다.
주 전원(VEXT)의 전압 레벨이 제 3 전압 감지기의 감지 전압(V3) 미만으로 감소되면, 제 3 전압 감지기는 로우 레벨 신호를 출력한다. 도 3을 참조하여 설명된 바와 같이 제 3 지연기는 지연 없이 로우 레벨 신호를 출력하므로, 제 3 인버터는 이에 따라 하이 레벨 신호를 출력한다. 제 3 인버터로부터 하이 레벨 신호를 게이트로 입력받은 제 3 입력 스위치 및 제 3 출력 스위치는 온(ON) 상태가 된다. 제 3 입력 스위치 및 제 3 출력 스위치에 의하여 제 3 전압 조정기의 잔여 전하에 대한 방전이 시작된다. 제 3 전압 조정기에 대한 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 공급 전압(VINV) 미만으로 감소되어 인버터가 동작되지 않을 때까지 지속된다.
주 전원(VEXT)의 전압 레벨이 제 2 전압 감지기의 감지 전압(V2) 미만으로 감소되면, 제 2 전압 감지기는 로우 레벨 신호를 출력한다. 따라서 제 2 지연기는 지연 없이 로우 레벨 신호를 출력하고, 제 2 인버터는 이에 따라 하이 레벨 신호를 출력한다. 제 2 인버터로부터 하이 레벨 신호를 게이트로 입력받은 제 2 입력 스위치 및 제 2 출력 스위치는 온(ON) 상태가 된다. 제 2 입력 스위치 및 제 2 출력 스위치에 의하여 제 2 전압 조정기의 잔여 전하에 대한 방전이 시작된다. 제 2 전압 조정기에 대한 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 공급 전압(VINV) 미만으로 감소되어 인버터가 동작되지 않을 때까지 지속된다.
마찬가지로, 주 전원(VEXT)의 전압 레벨이 제 1 전압 감지기의 감지 전압(V1) 미만으로 감소되면, 제 1 전압 감지기는 로우 레벨 신호를 출력한다.
정리하면, 제 1 지연기는 지연 없이 로우 레벨 신호를 출력하고, 제 1 인버터는 이에 따라 하이 레벨 신호를 출력한다. 제 1 인버터로부터 하이 레벨 신호를 게이트로 입력받은 제 1 입력 스위치 및 제 1 출력 스위치는 온(ON) 상태가 된다. 제 1 입력 스위치 및 제 1 출력 스위치에 의하여 제 1 전압 조정기의 잔여 전하에 대한 방전이 시작된다. 제 1 전압 조정기에 대한 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 공급 전압(VINV) 미만으로 감소되어 인버터가 동작되지 않을 때까지 지속된다.
따라서 전력 공급 회로의 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 공급 전압(VINV) 미만으로 감소되면 종료되고 전력 공급 회로는 오프(OFF) 상태가 된다.
이미 서술한 바와 같이, 강제 방전부의 입력 방전부 및 출력 방전부에서 전하가 방전되는 속도는 스위치들에 흐르는 전류량에 의존된다. 스위치들에 흐르는 전류량은 각 스위치들의 특성 및 각 스위치들에 연결된 저항들의 크기에 의해 결정된다. 따라서 입력 저항들 및 출력 저항들의 크기를 조절하는 것으로 각 블록들, 예를 들어 각 전압 조정기들에 대한 방전 속도는 가변된다.
칩셋 내부로 입력되는 공급 전압들의 차단 속도는 공급 전압들을 출력하는 전압 조정기들의 출력부에 대한 방전 속도에 의존된다. 따라서 본 발명의 실시예에 의한 전력 공급 회로는 전압 감지부의 출력부에 충전된 잔여 전하를 방전하는 속도를 제어하여 칩셋 내부로 입력되는 공급 전압들의 차단 순서를 제어한다.
도 8은 주 전원 차단시 본 발명의 실시예에 의한 전력 공급 회로의 동작을 도시하는 순서도이다. 도 8을 참조하면, 주 전원(VEXT)의 전압 레벨이 제 3 전압 감지기의 감지 전압(V3) 미만으로 감소되면(S210) 강제 방전부에 의하여 제 3 전압 조정기의 잔여 전하가 방전된다(S211).
주 전원(VEXT)의 전압 레벨이 더욱 감소되어 제 2 전압 감지기의 감지 전압(V2) 미만이 되면(S220) 강제 방전부에 의하여 제 2 전압 조정기의 잔여 전하가 방전된다(S221). 또, 주 전원(VEXT)의 전압 레벨이 더욱 감소되어 제 1 전압 감지기의 감지 전압(V1) 미만이 되면(S230) 강제 방전부에 의하여 제 1 전압 조정기의 잔여 전하가 방전된다(S231). 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 공급 전압 미만으로 감소되면(S240) 종료된다(S250).
상술된 실시예에서는 도 4의 백업 전원부(340)가 없는 경우의 방전 동작에 관하여 개시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시 예에 있어서, 백업 전원부(340)가 존재하는 경우 방전동작은 백업 전원부(340)의 전압에 의존하여 동작한다. 즉, 백업 전원부(340)가 존재하는 경우, 주 전원(VEXT)이 인버터 공급 전압 미만으로 감소되어도, 백업 전원부(340)의 전압이 인버터 공급 전압 미만으로 감소되기 전까지 지속적으로 방전 동작이 수행될 수 있다.
상술된 실시예들에 의하면, 본 발명에 의한 전력 공급 회로 및 그것을 포함하는 메모리 시스템은 칩셋에 공급 전압이 공급되고 차단되는 순서 및 잔여 전자에 대한 방전 동작을 하드웨어를 이용하여 제어할 수 있다. 메모리 시스템은 상술된 동작을 통해 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지할 수 있다.
그러나 본 발명에 의한 전력 공급 회로 및 그것을 포함하는 메모리 시스템은 칩셋에 공급 전압이 공급 및 차단되는 동작을 소프트웨어적으로도 제어할 수 있다. 이하 소프트웨어 및 하드웨어를 모두 이용하여 전력 공급 동작을 제어하는 메모리 시스템에 관하여 설명한다.
도 9는 본 발명의 다른 실시예에 의한 메모리 시스템을 도시하는 블록도이다. 도 9를 참조하면, 메모리 시스템(2)은 전력 공급 장치(20) 및 칩셋(23)을 포함한다.
전력 공급 장치(20)는 주 전원(Main Power)과 연결되며, 연결된 주 전원으로부터 메모리 시스템(2)의 동작에 요구되는 전체 전력을 공급받는다. 전력 공급 장치(20)는 입력된 주 전원을 이용하여 칩셋(23)에 공급 전압을 제공한다. 전력 공급 장치(20)는 제어부(22) 및 전력 공급 회로(21)를 포함한다.
칩셋(23)의 내부 소자들은 각각 다른 레벨의 공급 전압을 요구할 수 있다. 전력 공급 장치(20)는 주 전원을 복수의 공급 전압으로 변환하고, 변환된 복수의 공급 전압을 칩셋(23)에 제공할 수 있다.
보다 상세히 설명하면, 전력 공급 장치(20)는 주 전원의 전압 레벨의 증가에 응답하여, 복수의 공급 전압을 미리 지정된 순서로 칩셋(23)에 공급할 수 있다. 전력 공급 장치(20)는 상술된 동작을 소프트웨어 및 하드웨어를 이용하여 수행할 수 있다. 보다 상세히는, 전력 공급 장치(20)는 적어도 하나의 선제어 공급 전압을 포함하는 선제어 공급 전압 그룹을 하드웨어적으로 제어하고, 적어도 하나의 후제어 공급 전압을 포함하는 후제어 공급 전압 그룹을 제어부(22)를 이용하여 소프트웨어적으로 제어할 수 있다. 전력 공급 장치(20)는 일부 공급 전압에 대한 공급 및 차단 동작을 소프트웨어적으로 제어하여 구현의 복잡성을 감소시키고 동작의 안정성을 향상시킬 수 있다. 이하 전력 공급 장치(20)의 공급 전압 공급 및 차단 동작을 도 10을 참조하여 보다 상세히 설명한다.
도 10은 도 9의 메모리 시스템(2)의 일실시예를 도시하는 블록도이다. 도 10을 참조하면, 전력 공급 장치(400)는 전력 공급 회로(410) 및 제어부(420)를 포함한다. 전력 공급 장치(400)는 전력 공급 회로(410)를 이용하여 하드웨어적으로, 그리고 제어부(420)를 이용하여 소프트웨어적으로 칩셋(401)에 대한 전력 공급을 제어할 수 있다.
전력 공급 회로(410)는 칩셋(401) 및 제어부(420)에 공급 전압을 제공한다. 제어부(420)는 칩셋(401)에 커맨드를 제공하여, 전력 공급 회로(410)로부터 칩셋(401)에 제공되는 복수의 공급 전압들 중 소정의 레벨을 가지는 공급 전압들의 칩셋(401)에서의 활성화 여부를 제어할 수 있다. 제어부(420)는 CPU를 포함하는 처리 장치일 수 있다.
전력 공급 회로(410)는 순서 제어부(Sequense Control Unit)(411), 전압 조정부(Voltage Regulate Unit)(412) 및 강제 방전부(Enforced Discharge Unit)(413)를 포함한다.
순서 제어부(411)는 제어 신호를 이용하여 전압 조정부(412)의 동작을 제어한다. 순서 제어부(411)는, 전압 조정부(412)를 이용하여, 칩셋(401)으로 입력되는 복수의 공급 전압들 사이의 인가 순서를 제어할 수 있다.
순서 제어부(411)는 외부로부터 입력되는 주 전원의 전압 레벨(level)을 감지한다. 순서 제어부(411)는 주 전원이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호를 생성한다. 순서 제어부(411)는 생성된 감지 신호를 소정의 지연 시간 동안 지연시킨 후 제어 신호로 출력한다.
순서 제어부(411)에서 감지되는 주 전원의 전압 레벨 및 이에 대응하여 생성되는 감지 신호는 하나 이상일 수 있다. 또한 생성된 서로 다른 감지 신호에 대응되는 지연 시간은 서로 다를 수 있다. 순서 제어부(411)는 복수의 감지 신호 및 그에 대응하여 설정된 복수의 지연 시간들을 이용하여, 주 전원의 레벨에 따라 서로 다른 지연 시간 동안 지연된 신호들을 제어 신호로서 출력한다.
전압 조정부(412)는 주 전원을 서로 다른 레벨을 가지는 복수의 공급 전압들로 변환한다. 전압 조정부(412)는 복수의 전압 조정기(Voltage Regulator)들을 포함한다. 각 전압 조정기는 전원 및 제어 신호 입력을 받아들인다. 각 전압 조정기는, 제어 신호가 입력되면, 입력된 주 전원을 미리 지정된 전압 레벨을 가지는 공급 전압으로 변환하여 출력한다.
한편, 본 발명의 전압 조정부(412)에 포함된 전압 조정기들은 세 그룹으로 분류될 수 있다. 제 1 그룹의 전압 조정기는, 순서 제어부(411)로부터 제공되는 제어 신호에 응답하여, 칩셋(401)에 공급되는 적어도 하나의 공급 전압을 출력한다. 제 1 그룹의 전압 조정기로부터 출력되는 공급 전압들은 선제어 공급 전압 그룹을 구성한다.
제 2 그룹의 전압 조정기들은 순서 제어부(411)로부터 제공되는 제어 신호 대신 주 전원을 제어 신호로서 입력받고, 이에 응답하여 출력된 적어도 하나의 공급 전압을 칩셋(401)에 제공한다. 제 2 그룹의 전압 조정기로부터 출력되는 공급 전압들은 후제어 공급 전압 그룹을 구성한다.
제어부(420)는 칩셋(401)에 커맨드를 제공하여, 제 2 그룹의 전압 조정기들로부터 출력되는 공급 전압들의 칩셋(401)에서의 활성화 여부를 제어할 수 있다. 실시 예에 있어서, 제어부(420)는 리셋 동작 후 부팅 동작 동안 제 2 그룹의 전압 조정기들로부터 출력되는 공급 전압들이 활성화되도록 커맨드를 제공할 수 있다.
제 3 그룹의 전압 조정기들은 순서 제어부(411)로부터 제공되는 제어 신호 대신 주 전원을 제어 신호로서 입력받고, 이에 응답하여 제어부(420)에 공급 전압을 제공한다.
즉, 본 실시예에서, 제 1 그룹의 전압 조정기로부터 출력되는 공급 전압들은 순서 제어부(411)를 이용하여 하드웨어적으로, 제 2 그룹의 전압 조정기로부터 출력되는 공급 전압들은 제어부(420)를 이용하여 소프트웨어적으로 제어될 수 있다. 전압 조정부(412)의 각 그룹의 동작에 관해서는 도 12를 참조하여 더 상세하게 설명될 것이다.
강제 방전부(413)는 방전 전류를 강제적으로 발생시켜 전하를 방전시킨다. 강제 방전부(413)는 칩셋(401)에 공급 전압이 공급되기 전, 전력 공급 회로(410)의 커패시터에 남아 있는 전하를 방전시킨다. 또, 강제 방전부(413)는 주 전원이 차단될 때 전력 공급 회로(410)에 남아 있는 전하를 방전시킨다. 강제 방전부(413)는 방전 제어부(413a), 입력 방전부(413b) 및 출력 방전부(413c)를 포함한다.
방전 제어부(413a)는 순서 제어부(411)로부터 입력된 제어 신호를 이용하여 입력 방전부(413b) 및 출력 방전부(413c)를 제어한다. 예를 들어, 방전 제어부(413a)는 순서 제어부(411)에서 입력된 제어 신호가 로우 레벨(Low level) 신호이면 입력 방전부(413b) 및 출력 방전부(413c)에서 잔여 전하가 방전되도록 방전 신호를 생성하여 입력 및 출력 방전부(413b, 413c)에 전송할 수 있다.
전압 조정부(412)는 방전 제어부(413a)와 상보적으로 동작될 수 있다. 즉, 방전 제어부(413a)는 전압 조정부(412)가 비동작 상태일 때에 잔여 전하가 방전되고, 전압 조정부(412)가 동작 상태일 때 잔여 전하에 대한 방전이 중지되도록 입력 및 출력 방전부(413b, 413c)를 제어할 수 있다.
입력 방전부(413b)는 전압 조정부(412)의 입력단에 잔여된 전하를 방전시킨다. 일실시예로서, 입력 방전부(413b)는 전압 조정부(412)의 제 1 그룹에 속하는 전압 조정기들의 입력단에 잔여된 전하만 방전시킬 수 있다. 입력 방전부(413b)는 하드웨어적으로 제어되는 전압 조정기들의 입력단에 잔여된 전하만 선택적으로 방전하여 구현의 복잡성을 감소시킬 수 있다. 입력 방전부(413b)는 저항 및 반도체 스위치로 구성될 수 있다. 상술된 바와 같이, 입력 방전부(413b)의 방전 동작은 방전 제어부(413a)로부터 입력된 방전 신호를 통해 제어된다.
출력 방전부(413c)는 전압 조정부(412)의 출력단에 잔여된 전하를 방전시킨다. 일실시예로서, 출력 방전부(413c)는 전압 조정부(412)의 제 1 그룹에 속하는 전압 조정기들의 출력단에 잔여된 전하만 방전시킬 수 있다. 출력 방전부(413c)는 하드웨어적으로 제어되는 전압 조정기들의 출력단에 잔여된 전하만 선택적으로 방전하여 구현의 복잡성을 감소시킬 수 있다. 출력 방전부(413c)는 저항 및 반도체 스위치로 구성될 수 있다. 상술된 바와 같이, 출력 방전부(413c)의 방전 동작은 방전 제어부(413a)로부터 입력된 방전 신호를 통해 제어된다.
강제 방전부(413)를 통해 방전되는 방전 전류의 양은 가변될 수 있다. 방전 전류량의 제어를 통해 잔류 전하의 방전 속도 및 시간이 제어될 수 있다. 실시 예에 있어서, 강제 방전부(413)에 의하여 방전되는 각 블록(Block)의 방전 전류량은 각각 가변될 수 있다. 이를 통해 강제 방전부(413)는 각 블록이 미리 지정된 순서로 방전완료되도록 할 수 있다.
상술된 바와 같이 전력 공급 장치(400)는 복수의 레벨을 가지는 공급 전압을 소프트웨어 및 하드웨어를 이용하여 미리 지정된 순서로 칩셋(401)에 공급할 수 있다. 또한 전력 공급 장치(400)는, 강제 방전부(413)를 이용하여, 칩셋(401)에 전원이 공급되기 전 및 전원이 차단될 때에 전력 공급 회로에 잔류된 전하를 강제로 방전할 수 있다. 전력 공급 장치(400)는 공급 전압이 공급되고 차단되는 순서를 소프트웨어적 및 하드웨어적으로 제어하여, 작은 복잡도로 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지할 수 있다.
도 11은 도 9의 메모리 시스템의 다른 실시예를 도시하는 블록도이다. 도 11을 참조하면, 전력 공급 장치(500)는 전력 공급 회로(510) 및 제어부(520)를 포함한다. 전력 공급 장치(500)는 전력 공급 회로(510)를 이용하여 하드웨어적으로, 그리고 제어부(520)를 이용하여 소프트웨어적으로 칩셋(501)에 대한 전력 공급을 제어할 수 있다. 더하여, 전력 공급 장치(500)는 백업 전원부(514)를 이용하여 주 전원이 차단되어도 안정적으로 동작될 수 있다.
전력 공급 회로(510)는 순서 제어부(Sequense Control Unit)(511), 전압 조정부(Voltage Regulate Unit)(512), 강제 방전부(Enforced Discharge Unit)(513) 및 백업 전원부(Backup Power)(514)를 포함한다. 도 10의 전력 공급 회로(410)의 전압 조정부(412) 및 강제 방전부(413)는 도 11의 전력 공급 회로(510)의 전압 조정부(512) 및 강제 방전부(513)와 동일한 구성으로 동작될 수 있다.
순서 제어부(511)는 전압 감지부(Voltage Detect Unit)(511a) 및 지연부(Delay Unit)(511b)를 포함한다.
전압 감지부(511a)는 주 전원과 연결되어, 그 전압 레벨(level)을 감지한다. 전압 감지부(511a)는 주 전원의 전압 레벨을 감지하기 위한 적어도 하나의 전압 감지기(Voltage Detector)를 포함한다. 전압 감지기는 주 전원이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호를 출력한다. 실시 예에 의하면, 감지 신호는 하이 레벨(High level) 신호일 수 있다. 전압 감지부(511a)에 포함되는 복수의 전압 감지기들이 감지 신호를 출력하기 위한 전압 감지 레벨은 서로 다를 수 있다.
지연부(511b)는 전압 감지부(511a)와 연결된다. 지연부(511b)는 전압 감지부(511a)의 출력을 미리 지정된 지연 시간 동안 지연시킨 후 출력한다. 지연부(511b)는 적어도 하나의 지연기(Delayer)를 포함한다. 각 지연기는 대응되는 전압 감지기와 연결되어, 전압 감지기의 출력을 소정의 지연 시간 동안 지연시킨다. 지연부(511b)에 포함되는 지연기들의 지연 시간은 서로 다를 수 있다.
백업 전원부(514)는 주 전원으로부터 입력된 전력을 저장한다. 백업 전원부(514)는, 주 전원이 차단되면, 저장된 전력을 강제 방전부(513)에 공급한다. 이를 통해 강제 방전부(514)는 주 전원이 차단되어도 백업 전원부(514)가 방전되는 시간 동안 동작될 수 있다.
따라서 전력 공급 장치(500)의 강제 방전부(513)는 주 전원이 차단되어도 안정적으로 동작될 수 있으므로 전원 차단시에도 전력 공급 회로에 잔류된 전하가 안정적으로 방전될 수 있다. 따라서 전력 공급 장치(500)는 전력 공급 장치(400)보다 안정적으로 공급 전압의 공급 및 차단 순서를 제어할 수 있다. 전력 공급 장치(500)는 상술된 동작을 이용하여 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상을 방지한다.
도 12는 도 11의 메모리 시스템의 일실시예를 도시하는 블록도이다. 도 12를 참조하면, 전력 공급 장치(500)는 전력 공급 회로(510) 및 제어부(520)를 포함한다. 전력 공급 회로(510)는 순서 제어부(511), 전압 조정부(512), 강제 방전부(513) 및 백업 전원부(514)를 포함한다.
순서 제어부(511)는 전압 감지부(511a) 및 지연부(511b)를 포함한다. 본 실시예에서 전압 감지부(511a)는 제 1 전압 감지기(VD1) 및 제 2 전압 감지기(VD2)를 포함한다. 지연부(511b)는 제 1 지연기(DL1) 및 제 2 지연기(DL2)를 포함한다. 그러나 이는 예시적인 것으로 본 발명의 기술적 특징을 구현하기 위한 전압 감지기 및 지연기의 수는 한정되지 않는다. 예를 들어, 본 발명은 2개 이상의 전압 감지기 및 지연기를 포함하는 전력 공급 장치에 대하여 모두 적용될 수 있다.
전압 감지기들(VD1~VD2)은 주 전원(VEXT)이 미리 지정된 전압 감지 레벨에 도달되면 감지 신호를 출력한다. 실시 예에 있어서, 전압 감지기들(VD1~VD2)이 출력하는 감지 신호는 하이 레벨 출력 신호일 수 있다. 본 실시예에서, 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1) 및 제 2 전압 감지기(VD2)의 전압 감지 레벨(V2)은 V1< V2 의 관계에 있다고 가정한다.
주 전원(VEXT)이 전력 공급 회로(510)로 공급될 때, 주 전원(VEXT)의 전압 레벨은 V1 및 V2의 순서로 도달된다. 따라서 제 1 전압 감지기(VD1) 그리고 제 2 전압 감지기(VD2)의 순서로 하이 레벨 신호가 출력된다.
지연기들(DL1~DL2)은 하이(HIGH) 레벨의 신호가 입력되면 미리 지정된 시간동안 입력된 신호를 지연시킨 후 출력한다. 본 실시예에서, 제 1 지연기(DL1)의 지연 시간(TD1) 및 제 2 지연기(DL2)의 지연 시간(TD2)은 TD1<TD2의 관계에 있다고 가정한다. 한편, 지연기들(DL1~DL2)은 입력되는 신호가 하이 레벨에서 로우(LOW) 레벨로 전환되면 신호를 지연시키지 않고 바로 로우 레벨 신호를 출력한다.
제 1 전압 감지기(VD1) 및 제 2 전압 감지기(VD2)의 순서로 하이 레벨 신호가 출력되면, 출력된 신호는 각각 제 1 지연기(DL1) 및 제 2 지연기(DL2)로 입력되어 지연된 후 출력된다. 따라서 각 지연기에서 신호가 출력되는 시각은 그와 연결된 전압 감지기가 주 전원(VEXT)을 인식한 시각 및 지연기의 지연 시간에 의존한다.
전압 조정부(512)는 제 1 전압 조정기(VR1), 제 2 전압 조정기(VR2), 제 3 전압 조정기(VR3) 및 제 4 전압 조정기(VR4)를 포함한다. 그러나 이는 예시적인 것으로 본 발명의 전압 조정기의 수는 한정되지 않는다. 예를 들어, 본 발명은 2개 이상의 전압 조정기를 가지는 전력 공급 회로에 대하여 모두 적용될 수 있다.
전압 조정기들(VR1~VR4)은 각각 전원(VIN) 입력 및 제어 신호(EN: ENable signal) 입력을 가진다. 각 전압 조정기는, 제어 신호(EN)가 입력되면 입력된 주 전원(VEXT)을 미리 지정된 전압 레벨로 변환하여 출력한다. 실시 예에 있어서, 전압 조정기들(VR1~VR4)은 복수의 그룹들로 분류될 수 있다.
전압 조정기들(VR1~VR2)은 제 1 그룹을 구성한다. 제 1 그룹의 전압 조정기들(VR1~VR2)은 주 전원(VEXT)을 전원(VIN) 입력으로서 입력받는다. 한편, 전압 조정기들(VR1~VR2)의 제어 신호(EN) 입력은 지연부(511b)의 지연기들(DL1~DL2)의 출력과 각각 연결된다. 따라서, 제 1 그룹에 포함되는 전압 조정기들(VR1, VR2)의 출력은 주 전원(VEXT)의 인가 여부 및 각 전압 조정기와 연결된 지연기의 출력 전압 레벨에 의해 결정된다. 실시 예에 있어서, 전압 조정기(VR1)로부터 출력되는 전압은 3.3V, 전압 조정기(VR2)로부터 출력되는 전압은 1.8V일 수 있다.
전압 조정기(VR3)는 제 2 그룹을 구성한다. 제 2 그룹의 전압 조정기(VR3)는 주 전원(VEXT)을 전원 및 제어 신호로서 입력받는다. 전압 조정기(VR3)는 주 전원(VEXT)이 소정의 레벨 이상이 되면, 입력된 주 전원(VEXT)을 미리 지정된 전압 레벨로 변환하여 출력한다. 전압 조정기(VR3)에서 출력되는 전압은 칩셋(501)에 공급된다. 전압 조정기(VR3)에서 출력되는 전압은 고전압, 예를 들어 12V일 수 있다. 전압 조정기(VR3)로부터 출력되는 전압의 칩셋(501)에서의 활성화 여부는 제어부(520)로부터 칩셋(501)에 제공되는 커맨드에 의하여 소프트웨어적으로 제어될 수 있다.
전압 조정기(VR4)는 제 3 그룹을 구성한다. 제 3 그룹의 전압 조정기(VR4)는 주 전원(VEXT)을 전원 및 제어 신호로서 입력받는다. 전압 조정기(VR4)는 주 전원(VEXT)이 소정의 레벨 이상이 되면 입력된 주 전원(VEXT)을 미리 지정된 전압 레벨로 변환하여 출력한다. 전압 조정기(VR4)에서 출력되는 전압은 제어부(520)에 공급된다.
전압 방전부(513)는 방전 제어부(513a), 입력 방전부(513b) 및 출력 방전부(513c)를 포함한다. 강제 방전부(513)는 순서 제어부(511)에서 출력된 제어 신호를 기초로 전압 조정부(512)의 입력 및 출력단에 충전(charge)되어 있던 잔여 전하를 방전한다.
한편, 본 발명의 전압 방전부(513)는 전압 조정부(512)의 일부분에 대하여 선택적으로 전하 방전 동작을 수행할 수 있다. 예를 들어, 강제 방전부(513)는 전압 조정부(512)에 포함되는 전압 조정기들 중 제 1 그룹의 전압 조정기(VR1~VR2)들의 입출력단에 충전되어 있던 잔여 전하만 방전할 수 있다.
방전 제어부(513a)는 순서 제어부(511)에서 출력된 제어 신호를 기초로 입력 방전부(513b) 및 출력 방전부(513c)의 동작을 제어한다. 방전 제어부(513a)는 제 1 인버터(IN1) 및 제 2 인버터(IN2)를 포함한다.
입력 방전부(513b)는 전압 조정부(512)의 입력단과 연결된다. 본 실시예에서, 입력 방전부(513b)는 전압 조정부(512)에 포함된 제 1 그룹의 전압 조정기들(VR1~VR2)의 입력단과 연결된다. 입력 방전부(513b)는 전압 조정부(512)의 입력단과 접지 사이에 강제로 전류를 발생시켜 잔여 전하를 방전한다. 입력 방전부(513b)는 제 1 입력 저항(RF1), 제 2 입력 저항(RF2), 제 1 입력 스위치(MF1) 및 제 2 입력 스위치(MF2)를 포함한다.
출력 방전부(513c)는 전압 조정부(512)의 출력단과 연결된다. 본 실시예에서, 출력 방전부(513c)는 전압 조정부(512)에 포함된 제 1 그룹의 전압 조정기들(VR1~VR2)의 입력단과 연결된다. 출력 방전부(513c)는 전압 조정부(512)의 출력단과 접지 사이에 강제로 전류를 발생시켜 잔여 전하를 방전한다. 출력 방전부(513c)는 제 1 출력 저항(RB1), 제 2 출력 저항(RB2), 1 출력 스위치(MB1) 및 제 2 출력 스위치(MB2)를 포함한다.
상술된 바와 같이, 전압 방전부(513)는 전압 조정부(512)의 일부분의 입출력단에 대하여만 선택적으로 전하 방전 동작을 수행할 수 있다. 전압 방전부(513)는 하드웨어적으로 제어되는 전압 조정부(512)의 입출력단에 잔류된 전하에 대하여만 전하 방전 동작을 수행하여 구현의 복잡성을 감소시킬 수 있다.
백업 전원부(514)는 주 전원(VEXT)으로부터 공급된 전력을 저장한다. 백업 전원부(340)는 백업 다이오드(DBK) 및 백업 커패시터(CBK)를 포함한다. 백업 전원부(514)는 백업 다이오드(DBK)를 통해 백업 커패시터(CBK)에 저장된 전력을 방전 제어부(513a)의 공급 전압으로 공급한다. 따라서 주 전원(VEXT)이 차단되어도 방전 제어부(513a)는 백업 전원부(514)에 저장된 전력이 소모될 때까지 동작될 수 있다.
제어부(520)는 전력 공급 회로(510)로부터 전력을 제공받는다. 제어부(520)는 전력 공급 회로(510)가 칩셋(501)에 제공하는 공급 전압들 중 일부, 예를 들어 제 2 그룹에 포함되는 전압 조정기(VR3)에서 출력되는 공급 전압, 의 활성화 동작을 제어한다. 칩셋(501)은 제어부(520)로부터 커맨드를 수신하기 전까지는 제 2 그룹에 포함되는 전압 조정기(VR3)로부터 제공되는 공급 전압을 사용하지 않는다.
제어부(520)는 소정의 조건이 만족되면, 칩셋(501)에 소정의 공급 전압을 활성화하는 커맨드를 제공할 수 있다. ONFI 인터페이스를 통해 칩셋(501)과 연결되는 경우, 제어부(520)는 셋 피쳐 커맨드(set feature command)의 형태로 칩셋(501)에 커맨드를 제공할 수 있다. 실시 예에 있어서, 제어부(520)는 리셋 동작이 수행된 후 칩셋(501)에 커맨드를 제공할 수 있다. 혹은, 제어부(520)는 로드된 펌웨어에 의한 부팅 동작 중 커맨드를 제공할 수 있다.
제어부(520)에 의하여 제어되는 공급 전압의 레벨은 높은 레벨, 예를 들어 12V일 수 있다. 제어부(520)는 소프트웨어를 이용하여 높은 레벨을 가지는 공급 전압이 리셋 동작 이후에 칩셋(501)에서 활성화되도록 제어하여 칩셋(501)에 대한 공급 전압 제공 순서를 제어할 수 있다.
한편, 제어부(520)는 전력 공급 회로(510)가 칩셋(501)에 제공하는 공급 전압들 중 일부, 예를 들어 제 2 그룹에 포함되는 전압 조정기(VR3)에서 출력되는 공급 전압, 의 비활성화 동작을 제어할 수 있다.
제어부(520)는 소정의 조건이 만족되면, 칩셋(501)에 소정의 공급 전압을 비활성화하는 커맨드를 제공할 수 있다. 제어부(520)는 셋 피쳐 커맨드의 형태로 칩셋(501)에 커맨드를 제공할 수 있다. 실시 예에 있어서, 제어부(520)는 주 전원이 턴 오프 되면, 처리 중이던 데이터를 덤프(dump)한 후 칩셋(501)에 커맨드를 제공할 수 있다. 이때 커맨드 제공 동작은 전력 공급 장치(500)에 보조 전원이 제공되는 동안 수행될 수 있다. 이후 보조 전원이 소모되어 전력 공급 회로(510)에 제공되는 전압 레벨이 감소되면 제 1 그룹에 포함되는 전압 조정기(VR1~VR2)에서 출력되는 공급 전압들이 하드웨어적으로 차단될 수 있다.
상술된 전력 공급 장치(500)는 칩셋으로 공급되는 공급 전압들 중 높은 전압들은 제어부(520)를 이용하여 소프트웨어적으로 제어하고, 나머지 공급 전압들은 전력 공급 회로(510)를 이용하여 하드웨어적으로 제어할 수 있다. 전력 공급 장치(500)는 공급 전압이 칩셋(501)에 공급되고 차단되는 순서를 소프트웨어적 및 하드웨어적으로 제어하여, 작은 복잡도로 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지할 수 있다.
이하 도 13을 참조하여 전력 공급 장치(500)의 전력 공급 및 방전 동작을 자세히 설명한다. 도 13은 전력 공급 장치(500)에 주 전원(VEXT)이 인가될 때의 동작을 시간에 대하여 나타낸 그래프이다.
도 13을 참조하면, 회로로 인가되는 주 전원(VEXT)은 먼저 인버터 공급 전압(VINV)에 도달된다. 인버터 공급 전압(VINV)은 방전 제어부(513a)에 포함된 인버터들의 공급 전압이다.
주 전원(VEXT)이 인버터 공급 전압(VINV)에 도달된 때(tinv) 아직 주 전원(VEXT)은 순서 제어부(513)의 전압 감지 레벨에 도달되지 않았으므로 순서 제어부(513)의 출력은 낮은(LOW) 상태이다. 이에 응답하여, 방전 제어부(513a)에서는 하이(HIGH) 레벨 신호가 출력된다.
도 12를 다시 참조하면, 방전 제어부(513a)의 출력단은 입력 방전부(513b) 및 출력 방전부(513c)의 스위치들의 게이트와 연결된다. 방전 제어부(513a)의 하이 레벨 출력 신호가 게이트에 입력됨에 따라 제 1 입력 스위치(MF1) 및 제 2 입력 스위치(MF2), 그리고 제 1 출력 스위치(MB1) 및 제 2 출력 스위치(MB2)는 온(ON) 상태가 된다. 따라서 전압 조정부(512)의 제 1 그룹의 입력단에 충전된 잔여 전하는 입력 방전부(513b)에 의해, 전압 조정부(512)의 제 1 그룹의 출력단에 충전된 잔여 전하는 출력 방전부(513c)에 의해 방전된다.
입력 방전부(513b) 및 출력 방전부(513c)에서 전하가 방전되는 속도는 입력 방전부(513b) 및 출력 방전부(513c)의 스위치들에 흐르는 전류량에 의존된다. 스위치들에 흐르는 전류량은 각 스위치들의 특성 및 각 스위치들에 연결된 저항들의 크기에 의해 결정된다. 따라서 동일한 스위치들을 사용한다면 입력 저항들(RF1~RF2) 및 출력 저항들(RB1~RB2)의 크기를 조절하는 것으로 각 블록들에 대한 방전 속도는 가변될 수 있다.
한편, 도 13을 다시 참조하면, 주 전원(VEXT)의 레벨이 계속 증가되면 그 레벨은 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된다. 주 전원(VEXT)이 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된 때(t1)부터 제 1 전압 감지기(VD1)는 하이 레벨 신호를 출력한다.
제 1 지연기(DL1)는 제 1 전압 감지기(VD1)의 하이 레벨 출력 신호를 지연시킨다. 로우(LOW) 레벨 신호 출력 상태에 있던 제 1 지연기(DL1)는, 주 전원(VEXT)이 제 1 전압 감지기(VD1)의 전압 감지 레벨(V1)에 도달된 때(t1)부터 지연 시간(TD1) 만큼 시간이 지나면 하이 레벨 신호를 출력한다.
제 1 지연기(DL1)에서 출력된 하이 레벨 신호는 제 1 전압 조정기(VR1)의 제어 신호(EN: ENable signal) 입력이 된다. 제 1 지연기(DL1)가 하이 레벨 신호를 출력함에 따라 제 1 전압 조정기(VR1)는 동작(enable) 상태가 된다. 제 1 전압 조정기(VR1)는 주 전원(VEXT)을 낮은 공급 전압으로 변환하여 칩셋 내부로 출력한다.
동시에, 제 1 지연기(DL1)가 하이 레벨 신호를 출력하는 때부터 제 1 인버터(IN1)의 출력은 로우(LOW)가 된다. 따라서 제 1 입력 스위치(MF1) 및 제 1 출력 스위치(MB1)는 오프(OFF) 상태가 되어 제 1 전압 조정기(VR1)에 대한 방전은 중지된다. 마찬가지로, 주 전원(VEXT)이 제 2 전압 감지기(VD2)의 전압 감지 레벨(V2)에 도달된 때(t2)로부터 지연 시간(TD2)이 도과되면 제 2 전압 조정기(VR2)는 동작 상태가 되고, 제 2 전압 조정기(VR2)에 대한 방전은 중지된다.
한편, 주 전원(VEXT)이 공급되기 시작되면, 소정의 시간(Trst)이 경과한 뒤 제어부(520)는 리셋 신호(Reset Signal)를 칩셋(501)에 제공한다. 제 3 전압 조정기(VR3)는 리셋 신호가 제공되기 전 동작 상태가 된다. 제 3 전압 조정기(VR3)는 리셋 신호가 제공되기 전 언제 동작 상태가 되어도 무방하므로, 주 전원(VEXT)이 공급되기 시작된 때로부터 제 3 전압 조정기(VR3)가 동작 상태가 될 때까지의 시간(Tvpp)은 리셋 신호 제공 시간(Trst) 이하라면 한정되지 않는다.
제어부(520)는 리셋 신호를 제공한 뒤, 소프트웨어를 이용한 부팅 동작 중, 제 3 전압 조정기(VR3)로부터 출력된 전압을 활성화하기 위한 커맨드를 칩셋(501)에 제공한다. 커맨드는 셋 피쳐 커맨드의 형태로 제공될 수 있다.
상술된 동작에 의하면, 전력 공급 장치(500)는 칩셋으로 공급되는 공급 전압들 중 높은 전압들은 제어부(520)를 이용하여 소프트웨어적으로 제어하고, 나머지 공급 전압들은 전력 공급 회로(510)를 이용하여 하드웨어적으로 제어할 수 있다. 전력 공급 장치(500)는 공급 전압이 칩셋(501)에 공급되고 차단되는 순서를 소프트웨어적 및 하드웨어적으로 제어하여, 작은 복잡도로 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지할 수 있다.
도 14는 주 전원 차단시 전력 공급 장치(500)의 시간에 따른 동작을 도시하는 그래프이다. 도 14를 참조하면, 주 전원(VEXT)은 최대 전압(VM)으로부터 점차 감소된다.
제어부(520)는 주 전원(VEXT)이 턴 오프 되었음이 감지되면, 보조 전원이 유지되는 동안, 사용하고 있던 데이터에 대한 덤프 동작을 수행한다. 데이터 덤프 동작에 의하여, 주 전원(VEXT)이 오프되어도 제어부(520)의 작업은 보호될 수 있다.
제어부(520)는 데이터 덤프 동작이 완료되면, 제 3 전압 조정기(VR3)로부터 출력된 전압을 비활성화하기 위한 커맨드를 칩셋(501)에 제공한다. 커맨드는 셋 피쳐 커맨드의 형태로 제공될 수 있다.
한편, 보조 전원이 소진되면 전력 공급 회로(510)에 제공되는 주 전원(VEXT)의 레벨은 점차 감소된다. 주 전원(VEXT)이 제 2 전압 감지기의 감지 전압(V2) 미만으로 감소되면, 제 2 전압 감지기는 로우 레벨 신호를 출력한다. 앞서 설명된 바와 같이 제 2 지연기는 지연 없이 로우 레벨 신호를 출력하므로, 제 2 인버터는 이에 따라 하이 레벨 신호를 출력한다. 제 2 인버터로부터 하이 레벨 신호를 게이트로 입력받은 제 2 입력 스위치 및 제 2 출력 스위치는 온(ON) 상태가 된다. 제 2 입력 스위치 및 제 2 출력 스위치에 의하여 제 2 전압 조정기의 잔여 전하에 대한 방전이 시작된다. 제 2 전압 조정기에 대한 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 공급 전압(VINV) 미만으로 감소되어 인버터가 동작되지 않을 때까지 지속된다.
마찬가지로, 주 전원(VEXT)의 전압 레벨이 제 1 전압 감지기의 감지 전압(V1) 미만으로 감소되면, 제 1 전압 감지기는 로우 레벨 신호를 출력한다. 제 1 지연기는 지연 없이 로우 레벨 신호를 출력하고, 제 1 인버터는 이에 따라 하이 레벨 신호를 출력한다. 제 1 인버터로부터 하이 레벨 신호를 게이트로 입력받은 제 1 입력 스위치 및 제 1 출력 스위치는 온(ON) 상태가 된다.
제 1 입력 스위치 및 제 1 출력 스위치에 의하여 제 1 전압 조정기의 잔여 전하에 대한 방전이 시작된다. 제 1 전압 조정기에 대한 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 공급 전압(VINV) 미만으로 감소되어 인버터가 동작되지 않을 때까지 지속된다.
따라서 전력 공급 회로의 방전 동작은 주 전원(VEXT)의 전압 레벨이 인버터 공급 전압(VINV) 미만으로 감소되면 종료되고, 전력 공급 회로는 오프(OFF) 상태가 된다.
상술된 실시예에서는 도 4의 백업 전원부(340)가 없는 경우의 방전 동작에 관하여 개시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시 예에 있어서, 백업 전원부(340)가 존재하는 경우 방전동작은 백업 전원부(340)의 전압에 의존하여 동작한다. 즉, 백업 전원부(340)가 존재하는 경우, 주 전원(VEXT)이 인버터 공급 전압 미만으로 감소되어도, 백업 전원부(340)의 전압이 인버터 공급 전압 미만으로 감소되기 전까지 지속적으로 방전 동작이 수행될 수 있다.
제어부(520)에 의하여 제어되는 공급 전압 이외에 칩셋 내부로 입력되는 공급 전압들의 차단 속도는 공급 전압들을 출력하는 전압 조정기들의 출력부에 대한 방전 속도에 의존된다. 따라서 본 발명의 실시예에 의한 전력 공급 장치(500)는 제어부(520)를 이용하여 소프트웨어적으로 높은 레벨의 공급 전압의 차단 순서를 제어할 수 있으며, 또한 전압 감지부의 출력부에 충전된 잔여 전하를 방전하는 속도를 제어하여 하드웨어적으로 나머지 공급 전압들의 차단 순서를 제어할 수 있다.
도 15은 본 발명의 실시 예에 따른 전력 공급 장치를 메모리 카드 시스템에 적용한 예를 보여주는 블록도이다. 메모리 카드 시스템(1000)은 호스트(1100)와 메모리 카드(1200)를 포함한다. 호스트(1100)는 호스트 컨트롤러(1110), 호스트 접속 유닛(1120), 그리고 디램(1130)을 포함한다.
호스트(1100)는 메모리 카드(1200)에 데이터를 쓰거나, 메모리 카드(1200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(1110)는 커맨드(예를 들면, 쓰기 커맨드), 호스트(1100) 내의 클록 발생기(도시되지 않음)에서 발생한 클록 신호(CLK), 그리고 데이터(DAT)를 호스트 접속 유닛(1120)을 통해 메모리 카드(1200)로 전송한다. 디램(1130)은 호스트(1100)의 메인 메모리이다.
메모리 카드(1200)는 카드 접속 유닛(1210), 카드 컨트롤러(1220), 그리고 플래시 메모리(1230)를 포함한다. 카드 컨트롤러(1220)는 카드 접속 유닛(1210)을 통해 수신된 커맨드에 응답하여, 카드 컨트롤러(1220) 내에 있는 클록 발생기(도시되지 않음)에서 발생한 클록 신호에 동기하여 데이터를 플래시 메모리(1230)에 저장한다. 플래시 메모리(1230)는 호스트(1100)로부터 전송된 데이터를 저장한다. 예를 들어, 호스트(1100)가 디지털 카메라인 경우에는 영상 데이터를 저장한다.
도 15에 도시된 메모리 카드(1200)의 카드 컨트롤러(1220)는 플래시 메모리(1230)에 복수의 공급 전압들을 제공하기 위한 전력 공급 장치를 포함할 수 있다. 카드 컨트롤러(1220)는 플래시 메모리(1230)으로 공급되는 공급 전압들 중 높은 전압들은 소프트웨어적으로 제어하고, 나머지 공급 전압들은 하드웨어적으로 제어할 수 있다. 카드 컨트롤러(1220)는 공급 전압들이 플래시 메모리(1230)에 공급되고 차단되는 순서를 소프트웨어적 및 하드웨어적으로 제어하여, 작은 복잡도로 갑작스러운 전류 공급 및 차단에 의한 내부 소자의 손상 및 오동작을 방지할 수 있다.
도 16은 본 발명의 실시 예에 따른 전력 공급 장치를 솔리드 스테이트 드라이브(SSD) 시스템에 적용한 예를 보여주는 블록도이다. 도 16을 참조하면, SSD 시스템(2000)은 호스트(2100)와 SSD(2200)를 포함한다. 호스트(2100)는 호스트 인터페이스(2111), 호스트 컨트롤러(2120), 그리고 디램(2130)을 포함한다.
호스트(2100)는 SSD(2200)에 데이터를 쓰거나, SSD(2200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(2120)는 커맨드, 어드레스, 제어 신호 등의 신호(SGL)를 호스트 인터페이스(2111)를 통해 SSD(2200)로 전송한다. 디램(2130)은 호스트(2100)의 메인 메모리이다.
SSD(2200)는 호스트 인터페이스(2211)를 통해 호스트(2100)와 신호(SGL)를 주고 받으며, 전원 커넥터(power connector, 2221)를 통해 전원을 입력받는다. SSD(2200)는 복수의 불휘발성 메모리(2201~220n), SSD 컨트롤러(2210), 그리고 보조 전원 장치(2220)를 포함할 수 있다. 여기에서, 복수의 불휘발성 메모리(2201~220n)는 낸드 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등으로 구현될 수 있다.
복수의 불휘발성 메모리(2201~220n)는 SSD(2200)의 저장 매체로서 사용된다. 복수의 불휘발성 메모리(2201~220n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리는 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(3210)는 호스트 인터페이스(2211)를 통해 호스트(2100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(2210)는 호스트(2100)의 커맨드에 따라 해당 불휘발성 메모리에 데이터를 쓰거나 해당 불휘발성 메모리로부터 데이터를 읽어낸다. SSD 컨트롤러(2210)의 내부 구성은 도 17을 참조하여 상세하게 설명된다.
보조 전원 장치(2220)는 전원 커넥터(2221)를 통해 호스트(2100)와 연결된다. 보조 전원 장치(2220)는 호스트(2100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 한편, 보조 전원 장치(2220)는 SSD(2200) 내에 위치할 수도 있고, SSD(2200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(2220)는 메인 보드에 위치하며, SSD(2200)에 보조 전원을 제공할 수도 있다.
SSD 시스템(2000)은 불휘발성 메모리(2201~220n)에 공급되는 공급 전압들 중 높은 전압들은 소프트웨어적으로 제어하고, 나머지 공급 전압들은 하드웨어적으로 제어할 수 있다. SSD 시스템(2000)의 SSD 컨트롤러(3210)는 공급 전압이 불휘발성 메모리(2201~220n)에 공급되고 차단되는 순서를 소프트웨어적 및 하드웨어적으로 제어하여, 작은 복잡도로 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지할 수 있다.
도 17은 본 발명의 실시 예에 따른 전력 공급 장치를 전자 장치로 구현한 예를 보여주는 블록도이다. 여기에서, 전자 장치(3000)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
도 17을 참조하면, 전자 장치(3000)는 메모리 장치(3100), 전원 장치(3200), 보조 전원 장치(3250), 중앙처리장치(3300), 디램(3400), 그리고 사용자 인터페이스(3500)를 포함한다. 메모리 장치(3100)는 플래시 메모리(3110) 및 메모리 컨트롤러(3120)를 포함한다. 메모리 장치(3100)는 전자 장치(3000)에 내장될 수 있다.
앞에서 설명한 바와 같이, 본 발명에 따른 전자 장치(3000)는 플래시 메모리(3110)에 공급되는 공급 전압들 중 높은 전압들은 소프트웨어적으로 제어하고, 나머지 공급 전압들은 하드웨어적으로 제어할 수 있다. 전자 장치(3000)의 메모리 컨트롤러(3120)는 서로 다른 레벨을 가지는 공급 전압들이 플래시 메모리(3110)에 공급되고 차단되는 순서를 소프트웨어적 및 하드웨어적으로 제어하여, 작은 복잡도로 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상 및 오동작을 방지할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형될 수 있다. 예를 들어, 전압 감지부, 전압 조정부, 강제 방전부 및 백업 전원부의 세부적 구성은 사용 환경이나 용도에 따라 다양하게 변화 또는 변경될 수 있을 것이다. 본 발명에서 사용된 특정한 용어들은 본 발명을 설명하기 위한 목적에서 사용된 것이며 그 의미를 한정하거나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어서는 안되며 후술하는 특허 청구범위 뿐만 아니라 이 발명의 특허 청구범위와 균등한 범위에 대하여도 적용되어야 한다.
2: 메모리 시스템
20: 전력 공급 장치
21: 전력 공급 회로
22: 제어부
23: 칩셋

Claims (10)

  1. 반도체 장치의 칩셋으로 전력을 공급하기 위한 전력 공급 장치에 있어서:
    주 전원을 적어도 하나의 선제어 공급 전압을 포함하는 선제어 공급 전압 그룹으로 변환하고, 상기 주 전원의 레벨에 응답하여 상기 선제어 공급 전압 그룹을 상기 칩셋에 제공하는 선제어 전압 조정부;
    상기 주 전원을 적어도 하나의 후제어 공급 전압을 포함하는 후제어 공급 전압 그룹으로 변환하고, 상기 후제어 공급 전압 그룹을 상기 칩셋에 제공하는 후제어 전압 조정부;
    상기 칩셋이 상기 후제어 공급 전압 그룹을 사용하도록 하기 위해, 상기 칩셋에 상기 후제어 공급 전압 그룹을 활성화하는 커맨드를 제공하는 제어부;
    상기 주 전원의 레벨에 응답하여, 상기 선제어 전압 조정부가 비동작 상태일 때 상기 선제어 전압 조정부의 출력단에 잔류된 전하를 방전하는 출력 방전부; 및
    상기 주 전원을 입력받아 제어 신호를 생성하는 순서 제어부를 포함하되,
    상기 선제어 전압 조정부는 상기 제어 신호에 응답하여 상기 선제어 공급 전압 그룹을 상기 칩셋에 제공하는 전력 공급 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 순서 제어부는
    상기 주 전원의 전압 레벨이 미리 지정된 레벨에 도달되면 신호를 출력하는 전압 감지부; 및
    상기 전압 감지부로부터 출력된 신호를 지연시키는 지연부를 포함하고,
    상기 전압 감지부는 상기 주 전원의 전압 레벨이 제 1 감지 레벨에 도달되면 제 1 신호를 출력하는 제 1 전압 감지기; 및
    상기 주 전원의 전압 레벨이 제 2 감지 레벨에 도달되면 제 2 신호를 출력하는 제 2 전압 감지기를 포함하며,
    상기 지연부는 상기 제 1 전압 감지기와 연결되어 상기 제 1 신호를 제 1 지연 시간 동안 지연시키는 제 1 지연기; 및
    상기 제 2 전압 감지기와 연결되어 상기 제 2 신호를 제 2 지연 시간 동안 지연시키는 제 2 지연기를 포함하고,
    상기 지연된 제 1 신호는 제 1 제어 신호로서 출력되고, 상기 지연된 제 2 신호는 제 2 제어 신호로서 출력되는 전력 공급 장치.
  4. 제 3항에 있어서,
    상기 제 1 지연기는 상기 제 1 신호가 로우 레벨이면 상기 제 1 신호를 지연시키지 않고 로우 레벨 신호를 출력하며,
    상기 제 2 지연기는 상기 제 2 신호가 로우 레벨이면 상기 제 2 신호를 지연시키지 않고 로우 레벨 신호를 출력하는 전력 공급 장치.
  5. 제 3항에 있어서,
    강제 방전부를 더 포함하되,
    상기 선제어 전압 조정부는
    상기 제 1 제어 신호에 따라 상기 주 전원을 제 1 공급 전압으로 변환하는 제 1 전압 조정기; 및
    상기 제 2 제어 신호에 따라 상기 주 전원을 제 2 공급 전압으로 변환하는 제 2 전압 조정기를 포함하고,
    상기 강제 방전부는
    상기 제 1 제어 신호로부터 반전된 신호에 따라 상기 제 1 전압 조정기에 잔류된 전하를 방전하는 제 1 강제 방전부; 및
    상기 제 2 제어 신호로부터 반전된 신호에 따라 상기 제 2 전압 조정기에 잔류된 전하를 방전하는 제 2 강제 방전부를 포함하는 전력 공급 장치.
  6. 제 1항에 있어서,
    상기 제어 신호를 입력받아 상기 선제어 전압 조정부의 동작 상태를 나타내는 방전 신호를 생성하는 방전 제어부를 더 포함하고,
    상기 출력 방전부는 상기 방전 신호에 따라 상기 선제어 전압 조정부가 비동작 상태일 때 상기 선제어 전압 조정부의 출력단에 잔류된 전하를 방전하는 전력 공급 장치.
  7. 제 6항에 있어서,
    상기 방전 신호에 따라 상기 선제어 전압 조정부가 비동작 상태일 때 상기 선제어 전압 조정부의 입력단에 잔류된 전하를 방전하는 입력 방전부를 더 포함하는 전력 공급 장치.
  8. 제 6항에 있어서,
    상기 주 전원으로부터 전력을 저장하고, 상기 저장된 전력을 상기 방전 제어부 및 상기 출력 방전부에 공급하는 백업 전원부를 더 포함하는 전력 공급 장치.
  9. 제 1항에 있어서,
    상기 제어부는 상기 칩셋을 리셋하기 위한 리셋 신호를 생성하고, 상기 리셋 신호를 상기 칩셋에 제공한 뒤 상기 커맨드를 상기 칩셋에 제공하는 전력 공급 장치.
  10. 제 9항에 있어서,
    상기 반도체 장치를 부팅하는 펌웨어를 로드하기 위한 메모리를 더 포함하며,
    상기 제어부는 상기 메모리에 로드된 펌웨어를 실행하며, 상기 부팅 과정에서 상기 커맨드를 상기 칩셋에 제공하는 전력 공급 장치.
KR1020130136406A 2013-11-11 2013-11-11 전력 공급 장치 및 그것을 이용한 전력 공급 방법 KR102138936B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130136406A KR102138936B1 (ko) 2013-11-11 2013-11-11 전력 공급 장치 및 그것을 이용한 전력 공급 방법
US14/509,755 US9819223B2 (en) 2013-11-11 2014-10-08 Power supply device and power supply method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130136406A KR102138936B1 (ko) 2013-11-11 2013-11-11 전력 공급 장치 및 그것을 이용한 전력 공급 방법

Publications (2)

Publication Number Publication Date
KR20150054228A KR20150054228A (ko) 2015-05-20
KR102138936B1 true KR102138936B1 (ko) 2020-07-28

Family

ID=53043292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130136406A KR102138936B1 (ko) 2013-11-11 2013-11-11 전력 공급 장치 및 그것을 이용한 전력 공급 방법

Country Status (2)

Country Link
US (1) US9819223B2 (ko)
KR (1) KR102138936B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876428B2 (en) * 2015-05-13 2018-01-23 Skyworks Solutions, Inc. Circuits, devices and methods related to internal supply for voltage regulators
US10765973B2 (en) 2015-09-30 2020-09-08 Brita Lp Filter core configuration
US9608616B1 (en) * 2016-05-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power clamp circuits and methods
WO2018096776A1 (ja) * 2016-11-25 2018-05-31 日立オートモティブシステムズ株式会社 電源回路
KR102347602B1 (ko) * 2017-08-28 2022-01-05 삼성전자주식회사 반도체 장치 및 그 파워 오프 방법
US10528292B2 (en) 2018-05-22 2020-01-07 Luca De Santis Power down/power-loss memory controller
KR102577748B1 (ko) * 2018-11-29 2023-09-14 에스케이하이닉스 주식회사 전원 제어 회로 및 이를 이용하는 반도체 장치
US11119547B2 (en) * 2019-08-09 2021-09-14 Dell Products L.P. System and method for qualifying a power-on sequence based on feedback
US20210311540A1 (en) * 2020-04-06 2021-10-07 Silicon Laboratories Inc. Power-saving power architecture for integrated circuits such as microcontrollers
KR20210147202A (ko) * 2020-05-28 2021-12-07 에스케이하이닉스 주식회사 반도체 장치와 반도체 메모리 장치
US11606023B2 (en) * 2020-10-08 2023-03-14 Winbond Electronics Corp. Discharge device for discharging internal power of electronic device
US11798636B2 (en) * 2020-10-09 2023-10-24 Micron Technology, Inc. Power supply for a memory device
EP3993249A1 (en) * 2020-10-28 2022-05-04 NXP USA, Inc. Advanced power supply to insure safe behavior of an inverter application

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070046276A1 (en) * 2005-08-23 2007-03-01 Konosuke Taki Discharge device and DC power supply system
US20120099392A1 (en) * 2010-10-20 2012-04-26 Samsung Electronics Co., Ltd Storage device including reset circuit and method of resetting thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561491B (en) 2001-06-29 2003-11-11 Toshiba Corp Semiconductor memory device
US7512029B2 (en) 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7639540B2 (en) 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
US9305609B2 (en) 2008-04-30 2016-04-05 Micron Technology, Inc. System and method of command based and current limit controlled memory device power up
JP5331405B2 (ja) 2008-08-01 2013-10-30 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶システム
JP2010124618A (ja) 2008-11-20 2010-06-03 Toshiba Corp 電源回路
TWI380163B (en) 2009-02-10 2012-12-21 Nanya Technology Corp Power-on management circuit for memory
TWI397818B (zh) 2010-07-27 2013-06-01 Transcend Information Inc 儲存裝置及其運作方法
US8904161B2 (en) 2010-10-20 2014-12-02 Samsung Electronics Co., Ltd. Memory system and reset method thereof to prevent nonvolatile memory corruption due to premature power loss
JP2012234591A (ja) 2011-04-28 2012-11-29 Toshiba Corp 不揮発性半導体記憶装置
KR101939701B1 (ko) 2012-02-14 2019-01-18 삼성전자주식회사 전원 공급 회로 및 전원 공급 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070046276A1 (en) * 2005-08-23 2007-03-01 Konosuke Taki Discharge device and DC power supply system
US20120099392A1 (en) * 2010-10-20 2012-04-26 Samsung Electronics Co., Ltd Storage device including reset circuit and method of resetting thereof

Also Published As

Publication number Publication date
KR20150054228A (ko) 2015-05-20
US20150130533A1 (en) 2015-05-14
US9819223B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
KR102138936B1 (ko) 전력 공급 장치 및 그것을 이용한 전력 공급 방법
KR101939701B1 (ko) 전원 공급 회로 및 전원 공급 방법
KR101107152B1 (ko) 동작 성능이 향상된 메모리 저장 장치
JP4734243B2 (ja) 多段階電圧の記憶システム用のバイパスを有する電圧調整器
KR102153907B1 (ko) 전압 레귤레이터, 메모리 컨트롤러 및 그것의 전압 공급 방법
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
KR20160050534A (ko) 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법
KR102211867B1 (ko) 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US9324435B2 (en) Data transmitting method, memory control circuit unit and memory storage apparatus
KR20150139768A (ko) 멀티스테이지 메모리 셀 판독
US11635777B2 (en) Temperature control circuit, memory storage device and temperature control method
KR20110015273A (ko) 보조 전원 장치를 포함하는 사용자 장치
CN110491422B (zh) 内部电压发生电路和包括内部电压发生电路的存储器装置
KR20120042649A (ko) 소프트 스타팅 기능을 갖는 전압 레귤레이터 및 전압 레귤레이터의 제어 방법
CN110556135A (zh) 数据输出电路
CN111602313A (zh) 用于无线充电和有线数据传输的系统和方法
US9013944B2 (en) Auxiliary power device and user system including the same
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
JP5633545B2 (ja) フラッシュメモリシステム、及び電源供給制御方法
KR20100116940A (ko) 보조 전원 장치 및 그것을 포함하는 사용자 장치
CN115599192A (zh) 用户系统及其操作方法
CN111831024B (zh) 温度控制电路、存储器存储装置及温度控制方法
CN105321565A (zh) 有源驱动器和具有该有源驱动器的半导体器件
CN112116940B (zh) 非易失性存储器装置和适于非易失性存储器装置的方法
KR101066738B1 (ko) 불휘발성 메모리 소자 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant