KR20160050534A - 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법 - Google Patents

누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법 Download PDF

Info

Publication number
KR20160050534A
KR20160050534A KR1020140148919A KR20140148919A KR20160050534A KR 20160050534 A KR20160050534 A KR 20160050534A KR 1020140148919 A KR1020140148919 A KR 1020140148919A KR 20140148919 A KR20140148919 A KR 20140148919A KR 20160050534 A KR20160050534 A KR 20160050534A
Authority
KR
South Korea
Prior art keywords
leakage current
voltage
current
cell array
unit
Prior art date
Application number
KR1020140148919A
Other languages
English (en)
Inventor
강석준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140148919A priority Critical patent/KR20160050534A/ko
Priority to US14/594,395 priority patent/US9460786B2/en
Priority to CN201510219935.3A priority patent/CN106205682B/zh
Priority to US14/932,760 priority patent/US9455032B2/en
Publication of KR20160050534A publication Critical patent/KR20160050534A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

셀 어레이의 순수 누설 전류를 감지하여 리드 오류를 개선할 수 있는 반도체 집적 회로 장치에 관한 기술로, 본 발명의 반도체 집적 회로 장치는 셀 어레이의 순수 누설 전류를 센싱하는 누설 전류 감지부; 및 리드 모드시, 상기 순수 누설 전류 및 기준 전류를 합산한 출력 전류 및 상기 셀 어레이의 리드 전류를 비교한 입력 노드의 전압 레벨과 기준 전압을 비교하여, 리드 데이터의 상태를 결정하는 결정 회로부를 포함한다.

Description

누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법{Semiconductor Integrated Circuit Device Having Unit for Sensing Leakage Current And Method of Operating The Same}
본 발명은 반도체 집적 회로 장치 및 그 구동방법에 관한 것으로, 보다 구체적으로는 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법에 관한 것이다.
모바일 및 디지털 정보 통신과 가전 산업의 급속한 발전에 따라, 기존의 전자의 전하 제어에 기반을 둔 소자 연구는 한계에 봉착할 것으로 전망된다. 이에, 기존 전자 전하 소자의 개념이 아닌 새로운 개념의 신 기능성 메모리 장치의 개발이 요구되고 있다. 특히, 주요 정보 기기의 메모리의 대용량화 요구를 충족시키기 위해, 차세대 대용량 초고속 및 초전력 메모리 장치의 개발이 필요하다.
현재, 차세대 메모리 장치로서 저항 소자를 메모리 매체로 사용하는 저항성 메모리 장치가 있다. 대표적인 저항성 메모리 장치로는 상변화 메모리 장치(PCRAM), 저항 메모리 장치(ReRAM) 및 자기 저항 메모리 장치(MRAM) 등이 있다.
저항성 메모리 장치는 일반적으로 스위칭 소자 및 저항 소자로 구성되는 메모리 셀들을 포함하고, 저항 소자의 상태에 따라 셋/리셋 상태가 결정된다.
저항성 메모리 장치는 여러 가지 이유로 인해 누설 전류가 발생될 수 있다. 일예로, 고집적 스위칭 소자를 제작하는 데 누설 전류가 발생될 수 있고, 다양한 박막을 형성하는 데 누설 전류가 발생될 수 있을 것이다.
이와 같은 누설 전류는 저항성 메모리 장치의 셋/리셋 판별 오류를 유발할 수 있다.
본 발명은 누설 전류로 인한 셋/리셋 오류를 방지하는 반도체 집적 회로 장치 및 그 구동 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 집적 회로 장치는 셀 어레이의 순수 누설 전류를 센싱하는 누설 전류 감지부, 및 리드 모드시, 상기 순수 누설 전류 및 기준 전류를 합산한 출력 전류 및 상기 셀 어레이의 리드 전류를 비교한 입력 노드의 전압 레벨과 기준 전압을 비교하여, 리드 데이터의 상태를 결정하는 결정 회로부를 포함한다.
또한, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치는 셀 어레이의 누설 전류를 측정하는 단계, 상기 셀 어레이의 리드 전압을 인가하여 상기 누설 전류가 반영된 기준 전류와 상기 셀 어레이의 리드 전류를 비교하는 단계; 상기 비교 결과 및 기준 전압을 비교하여, 셋/리셋을 결정하는 단계로 구동될 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치는, 복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인, 상기 복수의 워드 라인 및 비트 라인의 교차점에 위치하는 가변 저항을 포함하는 셀 어레이; 상기 셀 어레이에 제 1 전압을 인가하여 누설 전류 감지 모드를 설정하고, 제 2 전압을 인가하여 리드 모드를 설정하는 모드 설정부; 상기 리드 모드시 기준 전류를 출력 노드에 제공하는 기준 전류 생성부; 캐패시터 루프를 포함하고, 상기 누설 전류 감지 모드시, 상기 캐패시터에 저장되는 전하량에 따라 누설 전류를 생성하고, 상기 출력 노드에 전달하도록 구성되는 누설 전류 생성부; 상기 리드 모드시, 상기 출력 노드에 인가되는 상기 누설 전류 중 상기 제 1 전압의 성분을 제거하도록 구성되는 누설 전류 보상부; 및 상기 리드 모드시, 상기 셀 어레이 전류 및 상기 출력 노드의 전류의 비교 결과에 따른 전압과 기준 전압을 비교하여, 셋/리셋을 결정하는 결정 회로부를 포함한다.
또한, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치는, 복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인, 상기 복수의 워드 라인 및 비트 라인의 교차점에 위치하는 억세스 소자, 및 상기 억세스 소자에 동작에 따라 선택적으로 저항값이 가변되는 데이터 저장부를 포함하는 셀 어레이; 캐패시터 루프를 포함하고, 누설 전류 감지 모드시, 상기 캐패시터에 저장되는 전하량에 따라 누설 전류를 생성하고, 출력 노드에 상기 누설 전류를 전달하도록 구성되는 누설 전류 생성부; 및 리드 모드시, 상기 셀 어레이 전류 및 상기 출력 노드의 전류의 비교 결과에 따른 전압과 기준 전압을 비교하여 셋/리셋을 결정하는 결정 회로부를 포함한다.
또한, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치는 셀 어레이; 캐패시터 루프를 포함하고, 누설 전류 감지 모드시, 상기 캐패시터에 저장되는 전하량에 따라 누설 전류를 생성하고, 출력 노드에 상기 누설 전류를 전달하도록 구성되는 누설 전류 생성부; 상기 누설 전류를 입력받아 디지털 코드화하여 저장하고, 리드 모드시 상기 저장된 누설 전류를 상기 출력 노드에 제공하는 변환부; 및 상기 리드 모드시, 상기 셀 어레이로부터 제공되는 리드 전류 및 상기 출력 노드의 전류의 비교 결과에 따른 전압과 기준 전압을 비교하여, 리드 데이터의 상태를 결정한다.
셀 어레이의 리드 동작 이전에, 셀 어레이의 비선택 셀의 누설 정보를 감지하여, 실제 리드 모드시 기 검출된 누설 전류량을 보상하므로써, 누설 전류로 인한 셀 어레이의 리드 오류를 방지할 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 누설 전류 감지부를 구비한 반도체 집적 회로 장치의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 인에이블 신호 생성부를 보여주는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 동작 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 변환부를 구비한 반도체 집적 회로 장치의 회로도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 누설 전류 생성부를 구비하는 반도체 집적 회로 장치의 회로도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 동작 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 메모리 카드를 나타낸 개략도이다.
도 10은 본 발명의 일 실시예에 따른 전자 시스템을 나타낸 블록도이다.
도 11은 본 발명의 일 실시예에 따른 데이터 저장 장치를 나타낸 블록도이다.
도 12는 본 발명의 일 실시예에 따른 전자 장치를 나타낸 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1을 참조하면, 반도체 집적 회로 장치(100)는 셀 어레이(110), 모드 설정부(120), 기준 전류 생성부(130), 누설 전류 감지부(140), 결정 회로부(150) 및 커런트 비교부(160)를 포함할 수 있다.
셀 어레이(110)는 예를 들어, 복수의 워드 라인 및 복수의 비트 라인의 교차 영역에 데이터 저장부, 예를 들어, 저항성 물질이 개재되는 크로스바 어레이 타입(Crossbar array type)의 메모리 셀들을 포함할 수 있다. 이와 같은 크로스바 어레이 타입은 워드 라인 및 비트 라인의 선택에 따라, 다수의 셀 들 중 하나가 선택될 수 있다.
모드 설정부(120)는 입력 전압에 따라, 누설 전류 측정 모드 및 리드(read) 모드를 결정할 수 있다. 모드 결정부(120)는 전압원(122), 비교부(124) 및 스위칭부(N1)를 포함할 수 있다.
전압원(122)은 설정 모드에 따라, 제 1 전압(VIN1) 또는 제 2 전압(VIN2)을 제공할 수 있다. 예를 들어, 제 1 전압(VIN1)은 셀 어레이(110)의 단위 메모리 셀(도시되지 않음)을 구동시킬 수 있는 임계 전압(VTH) 이하의 전압일 수 있다. 이에 따라, 제 1 전압(VIN1)이 인가되는 경우, 이론적으로 셀 어레이(110)의 단위 메모리 셀들이 구동되지 않는다. 제 2 전압(VIN2)은 셀 어레이(110)에 저장된 데이터를 읽어낼 수 있는 리드 전압(Read voltage)일 수 있다.
기준 전류 생성부(130)는 전류원(132), 커런트 미러(135) 및 제 1 스위치(137)를 포함할 수 있다.
전류원(132)은 접지 터미널과 커런트 미러부(135) 사이에 연결될 수 있다. 전류원(132)은 셀 어레이(110)에 제공되는 기준 전류(Iref)를 제공할 수 있다.
커런트 미러부(135)는 제 1 PMOS 트랜지스터(P1) 및 제 2 PMOS 트랜지스터(P2)를 포함할 수 있다. 제 1 PMOS 트랜지스터(P1)와 제 2 PMOS 트랜지스터(P2)는 상기 기준 전류(Iref)가 상기 제 2 PMOS 트랜지스터(P2)의 드레인에 미러링될 수 있도록 연결될 수 있다. 예를 들어, 제 1 PMOS 트랜지스터(P1)의 소스는 구동 전압 터미널(VDD)에 연결되고, 드레인은 기준 전류 생성부(136)에 연결되고, 게이트는 기준 전류 생성부(136)와 연결되면서 제 2 PMOS 트랜지스터(P2)의 게이트와 연결될 수 있다. 제 2 PMOS 트랜지스터(P2)의 소스는 상기 구동 전압 터미널(VDD)에 연결되고, 드레인은 제 1 스위치(137)와 연결된다. 제 1 스위치(137)는 커런트 미러부(135)와 출력 노드(X1)사이에 연결된다. 제 1 스위치(137)는 전압원(122)으로부터 제 1 전압(VIN1)이 제공될 때 오픈되고, 제 2 전압(VIN2)이 제공될 때 닫히도록 설계될 수 있다.
누설 전류 감지부(140)는 누설 전류 생성부(142) 및 누설 보상부(145)를 포함할 수 있다.
누설 전류 생성부(142)는 제 3 PMOS 트랜지스터(P3), 캐패시터(C) 및 제 2 스위치(143)를 포함할 수 있다. 제 3 PMOS 트랜지스터(P3)는 전원 전압 터미널(VDD)과 상기 출력 노드(X1) 사이에 연결된다. 캐패시터(C)는 전원 전압 터미널(VDD)과 제 3 PMOS 트랜지스터(P3)의 게이트 사이에 연결된다. 제 2 스위치(143)는 제 3 PMOS 트랜지스터(P3)의 게이트와 드레인 사이에 연결된다. 제 2 스위치(143)는 제 1 전압(VIN1)이 인가될 때 닫히고, 제 2 전압(VIN2)이 인가될 때 오픈되도록 설계될 수 있다. 즉, 누설 전류 생성부(142)는 전원 전압 터미널(VDD)과 출력 노드 사이에 연결되는 캐패시터 루프(loop)일 수 있다.
누설 보상부(145)는 제 4 PMOS 트랜지스터(148) 및 제 3 스위치(148)를 포함할 수 있다. 제 4 PMOS 트랜지스터(P4)는 전원 전압 터미널(VDD)에 연결되는 소스, 상기 제 3 PMOS 트랜지스터(P3)의 게이트 및 상기 캐패시터(C)와 공통으로 연결되는 게이트, 및 제 3 스위치(148)와 연결되는 드레인을 포함할 수 있다. 제 4 PMOS 트랜지스터(P4)는 제 3 PMOS 트랜지스터(P3)의 n배에 해당하는 크기를 가질 수 있다. 상기 n은 다음의 수식에 따른다.
[식 1]
n= (VIN2/VIN1) - 1
제 3 스위치(148)는 상기 제 4 PMOS 트랜지스터(P4) 및 출력 노드(X1) 사이에 연결된다. 제 3 스위치(148)는 제 1 스위치(137)와 마찬가지로 제 1 전압(VIN1)이 인가될 때 오픈되고, 제 2 전압(VIN2)이 인가될 때 닫히도록 설계될 수 있다. 즉, 제 1 및 제 3 스위치(137, 148)는 리드 커맨드(READ Command)에 응답하여 오픈되고, 제 2 스위치(143)는 리드 커맨드에 응답하여 닫히도록 설계된다.
결정 회로부(150)는 인에이블 신호(COMP_EN)에 응답하여 커런트 비교부(160)의 출력 전압과 기준 전압(VREF)를 비교하여 셋/리셋 신호(SET/RESET)를 출력할 수 있다.
인에이블 신호는 도 3에 도시된 바와 같이, 리드 커맨드, 즉, 제 1 및 제 3 스위치(137,148) 인에이블 신호(혹은 제 2 전압)를 일정 시간 딜레이시켜 발생되는 신호이다. 도면 부호 170은 일반적인 딜레이 회로부일 수 있다. 이와 같은 딜레이 회로부의 딜레이량은 누설 전류(Ileak) 측정 시간 및 출력 전류((Is)와 리드 전류(Iread)가 입력 노드(X2)의 전달 시간 등을 고려하여 설정될 수 있다.
커런트 비교부(160)는 입력 노드(X2)로 구성될 수 있다. 커런트 비교부(160)는 상기 출력 노드(X1)로부터 상기 입력 노드(X2)로 제공되는 전류 및 셀 어레이(110)로 부터 제공되는 리드 전류(Iread)를 비교하여, 비교 결과값에 해당되는 전압을 상기 결정 회로부(150)의 입력 신호로서 제공할 수 있다.
이와 같은 반도체 집적 회로 장치(100)는 다음과 같은 방법으로 누설 전류를 감지 및 보상할 수 있다.
먼저, 도 1 및 도 4를 참조하면, 누설 전류 감지 모드(A) 동안, 전압원(122)을 통해서 제 1 전압(VIN1)을 인가한다. 이에 따라, 제 1 및 제 3 스위치(137, 148)는 오픈되고, 제 2 스위치(143)가 닫힌다. 이에 따라, 누설 전류에 해당하는 전압이 상기 누설 감지부(140)의 캐패시터(C)에 누설 전류에 해당하는 전하가 충전된다. 캐패시터(C)에 충전된 전하량에 따라, 제 3 PMOS 트랜지스터(P3)가 구동되어 누설 전류(Ileak)가 발생된다. 이때, 제 1 및 제 3 스위치(137, 148)이 오픈되어 있기 때문에, 상기 출력 노드(X1)에 오직 누설 전류(Ileak)만이 흐르게 되고, 상기 누설 전류 감지 모드(A) 동안, 상기 캐패시터(C)는 누설 전류에 해당하는 전하를 지속적으로 충전한다.
제 2 전압(VIN2), 즉 리드 전압(VREAD)이 인가되는 리드 모드(B) 동작에 대해 도 2 및 도 3을 참조하여 설명한다.
제 2 전압(VIN2)이 인가됨에 따라, 제 1 및 제 3 스위치(137,148)는 닫히게 되고, 제 2 스위치(143)는 오픈된다. 제 1 및 제 3 스위치(137,148)가 닫힘에 따라, 제 1 스위치(137)를 통과한 기준 전류(Iref), 캐패시터(C)에 충전되어 있던 전압에 의해 구동되는 제 3 PMOS 트랜지스터(P3)의 출력 전류(Ileak) 및 제 3 스위치(148)의 출력 전류(nIleak)가 상기 출력 노드(X1)에 집결된다. 이때, 제 3 스위치(148)의 출력 전류(nIleak)는 {(VIN2/VIN1)-1}Ileak에 해당되기 때문에, 상기 출력 노드(X1)의 전류(Is, 이하, 출력 전류)는 Iref+(VIN2/VIN1)Ileak값이 되고, 상기 출력 전류(Is)는 상기 커런트 비교부(160)의 입력 노드(X2)로 전달된다. 여기서, 상기 제 4 PMOS 트랜지스터(P4)의 크기를 {(VIN1/VIN2)-1}Ileak로 설정한 것은, 누설 전류를 유발하기 위한 제 1 전압(VIN1) 성분을 제거하기 위한 것이다. 결과적으로 상기 출력 전류(Is)는 순수 누설 전류가 반영된 기준 전류로 해석할 수 있다.
또한, 리드 커맨드가 인가됨에 따라, 셀 어레이(110)의 전류(Iread)가 상기 커런트 비교부(160)의 입력 노드(X2)에 전달되고, 커런트 비교부(160)는 상기 출력 전류(Is)와 리드 전류(Iread)를 비교한다. 예를 들어, 커런트 비교부(160)는 특정 회로를 구비하지 않는 단순 노드로 구성될 수 있다. 즉, 상기 입력 노드(X2)는 그것의 양측으로부터 제공되는 전류량의 변화에 따라, 상기 입력 노드(X2)의 전위가 변화된다. 이 때문에, 상기 입력 노드(X2)에서는 가상의 커런트 비교의 역할을 수행할 수 있다.
상기 리드 전류(Iread)가 상기 출력 전류(Is) 보다 작은 경우, 상기 입력 노드(X2)의 전위는 높아질 수 있다. 상기 리드 전류(Iread)가 상기 출력 전류(Is)보다 큰 경우, 상기 출력 전류(Is)가 셀 어레이 쪽으로 배출되어, 상기 입력 노드(X2)의 전위는 낮아질 수 있다.
결정 회로부(150)는 상기 인에이블 신호(COMP_EN)가 입력된 후, 입력 노드(X2)의 전압과 기준 전압(VREF)의 전압을 비교하여, 셋 또는 리셋 신호를 출력한다.
이와 같은 본 발명에 따르면, 셀 어레이의 리드 동작 이전에, 셀 어레이의 누설 정보를 감지하여, 실제 리드 모드시 기 검출된 누설 전류량을 보상하므로써, 누설 전류로 인한 셀 어레이의 리드 오류를 방지할 수 있다.
도 5에 도시된 바와 같이, 누설 전류 감지부(140a)는 누설 전류 생성부(142a), 누설 전류 보상부(145a) 및 변환부(180)를 포함할 수도 있다. 도 5의 셀 어레이(110), 모드 설정부(120), 기준 전류 생성부(130), 결정 회로부(150) 및 커런트 비교부(160) 구성은 도 1 및 2의 그것들과 동일할 수 있다.
본 실시예의 누설 전류 생성부(142a)는 제 3 PMOS 트랜지스터(P3) 및 제 2 스위치(143)를 포함할 수 있다. 제 3 PMOS 트랜지스터(P3)는 전원 전압 터미널(VDD)과 상기 출력 노드(X1) 사이에 연결된다. 제 2 스위치(143)는 제 3 PMOS 트랜지스터(P3)의 게이트와 드레인 사이에 연결된다. 제 2 스위치(143)는 제 1 전압(VIN1)이 인가될 때 닫히고, 제 2 전압(VIN2)이 인가될 때 오픈되도록 설계될 수 있다. 제 3 PMOS 트랜지스터(P3)의 게이트와 상기 누설 전류 보상부(145a) 사이에 가상의 캐패시터(C1)가 형성될 수 있다.
누설 전류 보상부(145a)는 제 4 PMOS 트랜지스터(P4), 제 3 스위치(148a) 및 제 4 스위치(148b)를 포함할 수 있다. 본 실시예에서의 제 4 PMOS 트랜지스터(P41)는 상기 가상 캐패시터(C1)에 충전된 전압에 의해 인에이블되어, 전원 전압(VDD)을 스위칭할 수 있다. 제 3 스위치(148a)는 제 4 PMOS 트랜지스터(P4)와 출력 노드(X1) 사이에 연결되고, 제 4 스위치(148b)는 제 4 PMOS 트랜지스터(P4)의 게이트와 상기 변환부(180) 사이에 연결될 수 있다. 이들 제 3 및 제 4 스위치(148a,148b)는 제 1 전압(VIN1)이 인가될 때 오픈되고, 제 2 전압(VIN2)이 인가될 때 닫히도록 설계된다.
변환부(180)는 ADC(analog digital converter: 182), DAC(Digital analog converter: 184) 및 누설 저장부(186)를 포함할 수 있다.
ADC(182)는 상기 가상 캐패시터(C1)에서 저장된 캐패시턴스를 입력받아, 디지털 코드로 변환한다.
DAC(184)는 상기 ADC(182)로부터 입력되는 디지털 코드 값을 입력받아 누설 전류 보상부(145a)를 구동시키기 위한 커런트를 발생시키도록 구성된다.
누설 저장부(186)는 상기 ADC(182)로부터 제공되는 누설 전류에 대한 디지털 코드를 저장하여, 이후 리드 모드시 DAC(184)에 제공할 수 있다.
이와 같은 변환부(180)의 설치에 의해, 한 번의 누설 전류 감지만으로, 누설 전류를 저장하고 지속적으로 이용할 수 있어, 리드 모드 마다, 매 번 누설 전류를 감지할 필요가 없다. 이에 따라, 누설 전류 감지 시간을 줄일 수 있다.
이때, ADC(182) 및 DAC(184) 중 적어도 하나는 상기 제 1 전압(VIN1) 성분의 영향을 배제시키기 위한 조절 유닛(도시되지 않음)을 추가로 포함할 수 있다. 이러한 조절 유닛(도시되지 않음)은 일반적인 합산기, 감산기 또는 오프셋 조절기 등으로 구성될 수 있으며, 제 1 전압(VIN1)의 전압 레벨에 따라, ADC(182) 및 DAC(184)의 출력 레벨을 조절할 수 있다.
ADC(182) 및 DAC(184) 중 적어도 하나의 조절 유닛을 구비하는 경우, 상기 제 4 PMOS 트랜지스터(P41)는 상기 제 3 PMOS 트랜지스터(P3)와 실질적으로 동일한 크기로 형성될 수 있다.
하지만, ADC(182) 및 DAC(184)가 상기 조절 유닛을 구비하지 않는 경우, 제 4 PMOS 트랜지스터(P41)을 도 1의 실시예와 같이 제 3 PMOS 트랜지스터(P3)의 n배로 구성할 수 있다.
상기 실시예에서는 크로스바 어레이 구조의 셀 어레이(110)에 대해 설명하였으나, 도 6 및 도 7에 도시된 바와 같이 억세스 소자(111)를 구비한 셀 어레이(110a)에 적용할 수 있다.
복수의 워드 라인, 이와 교차하는 복수의 비트 라인, 복수의 워드 라인 및 복수의 비트 라인의 교차점에 위치되는 억세스 소자(111) 및 상기 억세스 소자에 의해 선택적으로 데이터를 저장하는 데이터 저장부, 예를 들어 가변 저항을 구비하는 셀 어레이(110a)의 누설 전류를 감지하는 경우, 워드 라인에 의해 누설 발생 조건을 제공할 수 있다. 이에 따라, 임계 전압 이하인 제 1 전압(VIN1)을 인가할 필요가 없으며, 제 1 전압(VIN1)의 영향을 배제하기 위한 누설 전류 보상부를 설치할 필요가 없다.
이에 대해 도 6을 통해 자세히 설명하면, 누설 전류를 감지하기 위한 반도체 집적 회로 장치(100a)는 셀 어레이(110a), 모드 설정부(120a), 기준 전류 생성부(130), 누설 전류 생성부(142), 결정 회로부(150) 및 커런트 비교부(160)를 포함할 수 있다.
셀 어레이(100a)는 워드 라인(WL) 및 비트 라인(BL)의 교차부에 억세스 소자(111)가 위치되어, 억세스 소자(111)의 턴 온에 따라 선택적으로 가변 저항(Rv)에 데이터가 저장되는 구조일 수 있다. 도면부호 115는 비트 라인을 제어하기 위한 컬럼 스위치 신호이고, mc는 단위 메모리 셀을 지시한다.
모드 설정부(120a)는 설정된 리드 전압(VREAD)과 셀 어레이(110a)의 출력 전압을 비교하여, 스위칭부(N1)를 구동시키도록 구성된다. 본 실시예에서의 모드 설정부(120a)는 실질적으로 모드와 상관없이 리드 전압을 제공하기 때문에, 전압 레귤레이터로서 동작될 수 있다.
기준 전류 생성부(130)는 도 1의 기준 전류 생성부(130)와 동일한 구성 및 동작을 갖도록 설계될 수 있다.
누설 전류 생성부(142)는 전원 전압 터미널(VDD)과 출력 노드(X1) 사이에 연결될 수 있다. 누설 전류 생성부(142)는 제 3 PMOS 트랜지스터(P3), 캐패시터(C), 및 제 2 스위치(143)를 포함할 수 있다. 제 3 PMOS 트랜지스터(P3)는 전원 전압 터미널(VDD)과 상기 출력 노드(X1) 사이에 연결된다. 캐패시터(C)는 전원 전압 터미널(VDD)과 제 3 PMOS 트랜지스터(P3)의 게이트 사이에 연결된다. 제 2 스위치(143)는 제 3 PMOS 트랜지스터(P3)의 게이트와 드레인 사이에 연결된다. 제 2 스위치(143)는 제 1 전압(VIN1)이 인가될 때 닫히고, 제 2 전압(VIN2)이 인가될 때 오픈되도록 설계될 수 있다.
결정 회로부(150) 및 커런트 비교부(160)는 상기 도 1의 그것들과 실질적으로 동일한 구성을 가질 수 있다.
이와 같은 구성을 갖는 반도체 집적 회로 장치(100a)는 다음과 같이 동작된다.
도 6 및 도 8에 도시된 바와 같이, 반도체 집적 회로 장치(100a)는 셀 어레이(110a)내의 워드 라인(WL)을 모두 오프시켜, 누설 전류가 발생될 수 있는 누설 전류 감지 모드(A)에 진입된다. 이에 따라, 제 1 스위치(137)는 오픈되고, 제 2 스위치(143)가 닫히게 되어, 누설 전류에 해당하는 전하가 상기 누설 전류 생성부(142)의 캐패시터(C)에 충전된다. 캐패시터(C)에 충전된 전압에 따라, 제 3 PMOS 트랜지스터(P3)가 구동되어 누설 전류(Ileak)가 발생된다. 제 1 스위치(137)가 오픈되어 있기 때문에, 상기 출력 노드(X1)에 오직 누설 전류(Ileak)만이 흐르게 되고, 상기 누설 전류 감지 모드(A) 동안, 상기 캐패시터(C)는 누설 전류에 해당하는 전하를 지속적으로 충전한다.
도 7 및 도 8에 도시된 바와 같이, 반도체 집적 회로 장치(100a)가 리드 모드(B)에 진입되면, 제 1 스위치(137)는 닫히고, 제 2 스위치(143)가 오픈된다. 이에 따라, 상기 출력 노드(X1)에 기준 전류(Iref) 및 누설 전류(Ileak)의 합산 값인 출력 전류(Is)가 흐르게 된다.
커런트 비교부(160)는 출력 노드(X1)로부터 제공되는 출력 전류(Is)와 상기 셀 어레이(110a)로부터 제공되는 리드 전류(Iread)를 비교하고, 비교 결과에 따른 전위(입력 노드의 전위)를 결정 회로부(150)에 제공한다.
결정 회로부(150)는 상기 인에이블 신호(COMP_EN)에 응답하여, 입력 노드(X2)의 전압과 기준 전압(VREF)의 전압을 비교하여, 셋 또는 리셋 신호를 출력한다.
본 실시예에 따른 반도체 집적 회로 장치는 워드 라인(WL)의 디스에이블에 의해 누설 전류 조건을 제공할 수 있으므로, 누설 전류를 제공하기 위한 전압 인가 및 상기 전압의 영향을 보상하기 위한 회로 블록을 생략할 수 있다.
또한, 상기한 방식으로 측정된 누설 전류(Ileak)를 고려하여, 셀 어레이(110, 110a)에 제공되는 기준 전류(Iref)를 조절하여 제공할 수 있다.
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 소자를 갖는 메모리 카드를 나타낸 개략도이다.
도 9를 참조하면, 컨트롤러(4110), 메모리(4120) 및 인터페이스 부재(4130)를 포함하는 메모리 카드 시스템(4100)이 제공될 수 있다. 상기 컨트롤러(4110)와 상기 메모리(4120)는 명령어 및/또는 데이터를 주고받을 수 있도록 구성될 수 있다. 상기 메모리(4120)는, 예를 들어, 상기 컨트롤러(4110)에 의해 실행되는 명령어, 및/또는 사용자의 데이터를 저장하는 데 사용될 수 있다.
상기 메모리 카드 시스템(4100)은 상기 메모리(4120)에 데이터를 저장하거나, 또는 상기 메모리(4120)로부터 데이터를 외부로 출력할 수 있다. 상기 메모리(4120)는 상술한 본 발명의 실시예들 중 어느 하나의 실시예에 따른 반도체 소자를 포함할 수 있다.
상기 인터페이스 부재(4130)는 외부와의 데이터의 입/출력을 담당할 수 있다. 상기 메모리 카드 시스템(4100)은 멀티미디어 카드(multimedia card: MMC), 시큐어 디지털 카드(secure digital card: SD) 또는 휴대용 데이터 저장 장치일 수 있다.
도 10은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 소자를 갖는 전자 장치를 설명하기 위한 블록도이다.
도 10을 참조하면, 프로세서(4210), 메모리(4220) 및 입출력 장치(I/O, 4230)를 포함하는 전자 장치(4200)가 제공될 수 있다. 상기 프로세서(4210), 메모리(4220) 및 입출력 장치(4230)는 버스(4246)를 통하여 연결될 수 있다.
상기 메모리(4220)는 상기 프로세서(4210)로부터 제어 신호를 받을 수 있다. 상기 메모리(4220)는 프로세서(4210)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 상기 메모리(4220)는 버스(4246)를 통하여 억세스 되는 데이터를 저장하도록 사용될 수 있다.
상기 메모리(4220)는 상술한 본 발명의 실시예들 중 어느 하나의 실시예에 따른 반도체 소자를 포함할 수 있다. 발명의 구체적인 실현 및 변형을 위하여, 추가적인 회로 및 제어 신호들이 제공될 수 있다.
상기 전자 장치(4200)는 상기 메모리(4220)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있다. 예를 들어, 상기 전자 장치(4200)는 컴퓨터 시스템, 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), MP3 플레이어, 네비게이션, 솔리드 스테이트 디스크(solid state disk: SSD), 가전제품(household appliance), 또는 정보를 무선환경에서 송수신할 수 있는 모든 소자에 사용될 수 있다.
상기 전자 장치(4200)의 보다 구체적인 실현 및 변형된 예에 대하여 도 11 및 도 12를 참조하여 설명하기로 한다.
도 11은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 소자를 갖는 데이터 저장 장치를 나타낸 블록도이다.
도 11을 참조하면, 솔리드 스테이트 디스크(Solid State Disk; SSD; 4311)와 같은 데이터 저장 장치가 제공될 수 있다. 상기 솔리드 스테이트 디스크(SSD; 4311)는 인터페이스(4313), 제어기(4315), 비휘발성 메모리(4318) 및 버퍼 메모리(4319)를 포함할 수 있다.
상기 솔리드 스테이트 디스크(4311)는 반도체 소자를 이용하여 정보를 저장하는 장치이다. 상기 솔리드 스테이트 디스크(4311)는 하드 디스크 드라이브(HDD)에 비하여 속도가 빠르고 기계적 지연이나 실패율, 발열 및 소음도 적으며, 소형화/경량화할 수 있는 장점이 있다. 상기 솔리드 스테이트 디스크(4311)는 노트북 PC, 넷북, 데스크톱 PC, MP3 플레이어, 또는 휴대용 저장장치에 널리 사용될 수 있다.
상기 제어기(4315)는 상기 인터페이스(4313)에 인접하게 형성되고 전기적으로 접속될 수 있다. 상기 제어기(4315)는 메모리 제어기 및 버퍼 제어기를 포함하는 마이크로프로세서일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)에 인접하게 형성되고 접속 터미널(T)을 경유하여 상기 제어기(4315)에 전기적으로 접속될 수 있다. 상기 솔리드 스테이트 디스크(4311)의 데이터 저장용량은 상기 비휘발성 메모리(4318)에 대응할 수 있다. 상기 버퍼 메모리(4319)는 상기 제어기(4315)에 인접하게 형성되고 전기적으로 접속될 수 있다.
상기 인터페이스(4313)는 호스트(4302)에 접속될 수 있으며 데이터와 같은 전기신호들을 송수신하는 역할을 할 수 있다. 예를 들면, 상기 인터페이스(4313)는 SATA, IDE, SCSI, 및/또는 이들의 조합과 같은 규격을 사용하는 장치일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)를 경유하여 상기 인터페이스(4313)에 접속될 수 있다.
상기 비휘발성 메모리(4318)는 상기 인터페이스(4313)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다.
상기 비휘발성 메모리(4318)는 상술한 본 발명의 실시예들 중 어느 하나의 실시예에 따른 반도체 소자를 포함할 수 있다. 상기 솔리드 스테이트 디스크(4311)에 전원공급이 차단된다 할지라도, 상기 비휘발성 메모리(4318)에 저장된 데이터는 보존되는 특성이 있다.
상기 버퍼 메모리(4319)는 휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 디램(DRAM), 및/또는 에스램(SRAM)일 수 있다. 상기 버퍼 메모리(4319)는 상기 비휘발성 메모리(4318)에 비하여 상대적으로 빠른 동작 속도를 보인다.
상기 인터페이스(4313)의 데이터 처리속도는 상기 비휘발성 모리(4318)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(4319)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(4313)를 통하여 수신된 데이터는 상기 제어기(4315)를 경유하여 상기 버퍼 메모리(4319)에 임시 저장된 후, 상기 비휘발성 메모리(4318)의 데이터 기록 속도에 맞추어 상기 비휘발성 메모리(4318)에 영구 저장될 수 있다.
또한, 상기 비휘발성 메모리(4318)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 독출하여 상기 버퍼 메모리(4319)에 임시 저장할 수 있다. 즉, 상기 버퍼 메모리(4319)는 상기 솔리드 스테이트 디스크(4311)의 유효 동작속도를 증가시키고 오류 발생률을 감소하는 역할을 할 수 있다.
도 12는 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 소자를 갖는 전자 장치의 시스템 블록도이다.
도 12를 참조하면, 바디(4410), 마이크로 프로세서 유닛(4420), 파워 유닛(4430), 기능 유닛(4440), 및 디스플레이 컨트롤러 유닛(4450)을 포함하는 전자 시스템(4400)이 제공될 수 있다.
상기 바디(4410)는 인쇄 회로기판(PCB)으로 형성된 마더 보드일 수 있다. 상기 마이크로 프로세서 유닛(4420), 상기 파워 유닛(4430), 상기 기능 유닛(4440), 및 상기 디스플레이 컨트롤러 유닛(4450)은 상기 바디(4410)에 장착될 수 있다. 상기 바디(4410)의 내부 혹은 상기 바디(4410)의 외부에 디스플레이 유닛(4460)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(4460)은 상기 바디(4410)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(4450)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워 유닛(4430)은 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(4420), 상기 기능 유닛(4440), 상기 디스플레이 컨트롤러 유닛(4450) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로 프로세서 유닛(4420)은 상기 파워 유닛(4430)으로부터 전압을 공급받아 상기 기능 유닛(4440)과 상기 디스플레이 유닛(4460)을 제어할 수 있다. 상기 기능 유닛(4440)은 다양한 전자 시스템(4400)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(4400)이 휴대폰인 경우 상기 기능 유닛(4440)은 다이얼링, 또는 외부 장치(4470)와의 교신으로 상기 디스플레이 유닛(4460)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서의 역할을 할 수 있다.
상기 전자 시스템(4400)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(4440)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(4440)은 유선 혹은 무선의 통신 유닛(4480)을 통해 상기 외부 장치(4470)와 신호를 주고 받을 수 있다. 상기 전자 시스템(4400)이 기능 확장을 위해 유에스비(USB) 등을 필요로 하는 경우, 상기 기능 유닛(4440)은 인터페이스 컨트롤러의 역할을 할 수 있다. 상술한 본 발명의 실시예들에 의한 반도체 소자들 중 어느 하나의 반도체 소자는 상기 마이크로 프로세서 유닛(4420) 및 상기 기능 유닛(4440) 중 적어도 어느 하나에 적용될 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
110, 110a : 셀 어레이 120, 120a : 모드 설정부
130 : 기준 전류 생성부 140, 140a : 누설 전류 감지부
150 : 결정 회로부 160 : 커런트 비교부

Claims (27)

  1. 셀 어레이의 순수 누설 전류를 센싱하는 누설 전류 감지부; 및
    리드 모드시, 상기 순수 누설 전류 및 기준 전류를 합산한 출력 전류 및 상기 셀 어레이의 리드 전류를 비교한 입력 노드의 전압 레벨과 기준 전압을 비교하여, 리드 데이터의 상태를 결정하는 결정 회로부를 포함하는 집적 회로 장치.
  2. 제 1 항에 있어서,
    상기 누설 전류 감지부는,
    전원 전압 터미널에 연결된 캐패시터 루프(loop)를 포함하는 누설 전류 생성부를 포함하는 반도체 집적 회로 장치.
  3. 제 2 항에 있어서,
    상기 누설 전류 생성부는,
    상기 전원 전압 터미널과 연결된 캐패시터;
    상기 전원 전압 터미널과 연결되고, 상기 캐패시터의 충전 전압에 의해 구동되는 트랜지스터; 및
    상기 트랜지스터의 게이트와 드레인 사이에 연결되며 누설 전류 측정시 닫히도록 설계되는 스위치를 포함하는 반도체 집적 회로 장치.
  4. 제 1 항에 있어서,
    상기 셀 어레이가 복수의 워드 라인, 상기 복수의 워드 라인과 교차되는 복수의 비트 라인, 및 상기 워드 라인과 비트 라인의 교차점에 위치되는 가변 저항을 포함하는 크로스바 어레이 구조인 경우,
    상기 누설 전류 감지부는 상기 셀 어레이의 임계 전압 이하의 입력 전압을 인가하여, 누설 전류를 유발하는 누설 전류 생성부; 및
    상기 누설 전류 생성부에서 생성된 누설 전류에서 상기 입력 전압 성분에 대한 상기 리드 모드시의 전압의 비를 반영하여, 상기 순수 누설 전류를 생성하도록 구성되는 누설 전류 보상부를 포함하는 반도체 집적 회로 장치.
  5. 제 4 항에 있어서,
    상기 누설 전류 생성부는,
    상기 전원 전압 터미널과 연결된 캐패시터;
    상기 전원 전압 터미널과 연결되고, 상기 캐패시터의 충전 전압에 의해 구동되는 제 1 트랜지스터; 및
    상기 제 1 트랜지스터의 게이트와 드레인 사이에 연결되며, 상기 누설 전류 측정시 닫히도록 설계되는 제 1 스위치를 포함하는 반도체 집적 회로 장치.
  6. 제 5 항에 있어서,
    상기 누설 전류 보상부는,
    상기 전원 전압 터미널과 연결되며 상기 캐패시터의 충전 전압에 의해 구동되는 제 2 트랜지스터; 및
    상기 제 2 트랜지스터와 상기 누설 전류 감지부의 출력 노드와 연결되며 상기 리드 모드시 닫히도록 설계되는 제 2 스위치를 포함하며,
    상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 n(n = VIN1/VIN2 -1, VIN1은 상기 입력 전압, VIN2는 리드 전압) 배 크기를 갖도록 설계되는 반도체 집적 회로 장치.
  7. 제 4 항에 있어서,
    상기 누설 전류를 디지털 코드로 변환하여 누설 전류 저장하는 변환부를 더 포함하는 반도체 집적 회로 장치.
  8. 제 7 항에 있어서,
    상기 변환부는,
    상기 누설 전류 생성부에서 생성된 누설 전류를 디지털 코드로 변환하는 아날로그 디지털 컨버터;
    상기 아날로그 디지털 컨버터로부터 상기 디지털 코드를 입력받아, 아날로그 상태로 변환하여, 상기 누설 전류 보상부에 제공하는 디지털 아날로그 컨버터; 및
    상기 디지털 코드를 저장하는 누설 전류 저장부를 포함하는 반도체 집적 회로 장치.
  9. 제 8 항에 있어서,
    상기 아날로그 디지털 컨버터 및 상기 디지털 아날로그 컨버터 중 적어도 하나는 상기 입력 전압 성분에 대한 상기 리드 모드시의 전압의 비를 반영하여, 그것의 출력 레벨을 조절하도록 구성되는 반도체 집적 회로 장치.
  10. 셀 어레이의 누설 전류를 측정하는 단계;
    상기 셀 어레이의 리드 전압을 인가하여, 상기 누설 전류가 반영된 기준 전류와 상기 셀 어레이의 리드 전류를 비교하는 단계;
    상기 비교 결과 및 기준 전압을 비교하여, 셋/리셋을 결정하는 단계를 포함하는 반도체 집적 회로 장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 셀 어레이가 복수의 워드 라인, 상기 복수의 워드 라인과 교차되는 복수의 비트 라인, 및 상기 워드 라인과 비트 라인의 교차점에 위치되는 가변 저항을 포함하는 크로스바 어레이 구조인 경우,
    상기 누설 전류를 측정하는 단계는,
    상기 셀 어레이의 임계 전압 이하의 입력 전압을 인가하여, 캐패시터 루프로 구성되는 누설 전류 감지부의 상기 캐패시터를 충전하는 단계인 반도체 집적 회로 장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 누설 전류가 반영된 기준 전류는 상기 측정된 누설 전류에서 상기 입력 전압 성분에 대한 상기 리드 모드시의 전압의 비를 반영하여 보상 처리가 수행된 전류인 반도체 집적 회로 장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 보상 처리 단계는, 상기 측정된 누설 전류에 n(n은 VIN1/VIN2 -1, VIN1은 상기 입력 전압, VIN2는 리드 전압)배의 누설 전류의 합산하는 반도체 집적 회로 장치의 구동방법.
  14. 제 10 항에 있어서,
    상기 셀 어레이가 복수의 워드 라인, 복수의 비트 라인 및 상기 복수의 워드 라인과 비트 라인의 교차점에 위치하는 억세스 디바이스 및 상기 억세스 디바이스에 의해 선택적으로 데이터를 저장하는 데이터 저장부를 구비하는 경우,
    상기 누설 전류를 측정하는 단계는,
    상기 워드 라인을 모두 선택하지 않은 상태에서, 캐패시터 루프로 구성되는 누설 전류 감지부의 상기 캐패시터를 충전하는 반도체 집적 회로 장치의 구동방법.
  15. 복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인, 상기 복수의 워드 라인 및 비트 라인의 교차점에 위치하는 가변 저항을 포함하는 셀 어레이;
    상기 셀 어레이에 제 1 전압을 인가하여 누설 전류 감지 모드를 설정하고, 제 2 전압을 인가하여 리드 모드를 설정하는 모드 설정부;
    상기 리드 모드시 기준 전류를 출력 노드에 제공하는 기준 전류 생성부;
    캐패시터 루프를 포함하고, 상기 누설 전류 감지 모드시, 상기 캐패시터에 저장되는 전하량에 따라 누설 전류를 생성하고, 상기 출력 노드에 전달하도록 구성되는 누설 전류 생성부;
    상기 리드 모드시, 상기 출력 노드에 인가되는 상기 누설 전류에 상기 입력 전압 성분에 대한 상기 리드 모드시의 전압의 비를 반영하도록 구성된 누설 전류 보상부; 및
    상기 리드 모드시, 상기 셀 어레이 전류 및 상기 출력 노드의 전류의 비교 결과에 따른 전압과 기준 전압을 비교하여, 셋/리셋을 결정하는 결정 회로부를 포함하는 반도체 집적 회로 장치.
  16. 제 15 항에 있어서,
    상기 누설 전류 생성부는,
    전원 전압 터미널과 연결되고, 상기 캐패시터의 충전 전압에 의해 구동되는 제 1 트랜지스터; 및
    상기 제 1 트랜지스터의 게이트와 드레인 사이에 연결되며 상기 누설 전류 감지 모드시 닫히도록 설계되는 제 1 스위치를 포함하는 반도체 집적 회로 장치.
  17. 제 16 항에 있어서,
    상기 누설 전류 보상부는,
    상기 전원 전압 터미널과 연결되며 상기 캐패시터의 충전 전압에 의해 구동되는 제 2 트랜지스터; 및
    상기 제 2 트랜지스터와 상기 출력 노드 사이에 연결되며 상기 리드 모드시 닫히도록 설계되는 제 2 스위치를 포함하며,
    상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 n(n = VIN1/VIN2 -1, VIN1은 상기 입력 전압, VIN2는 리드 전압)배 크기를 갖도록 설계되는 반도체 집적 회로 장치.
  18. 제 15 항에 있어서,
    상기 출력 노드의 전류 및 상기 셀 어레이의 리드 전류를 비교하는 커런트 비교부를 더 포함하는 반도체 집적 회로 장치.
  19. 제 15 항에 있어서,
    상기 결정 회로부는 상기 제 2 전압을 일정 시간 딜레이시킨 신호에 응답하여 비교 동작을 수행하도록 설계되는 반도체 집적 회로 장치.
  20. 제 15 항에 있어서,
    상기 누설 전류를 입력받아 디지털 코드화하여 저장하고, 상기 리드 모드시, 상기 저장된 디지털 코드를 상기 누설 전류로서 상기 출력 노드에 제공하는 변환부를 포함하는 반도체 집적 회로 장치.
  21. 복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인, 상기 복수의 워드 라인 및 비트 라인의 교차점에 위치하는 억세스 소자, 및 상기 억세스 소자에 동작에 따라 선택적으로 저항값이 가변되는 데이터 저장부를 포함하는 셀 어레이;
    캐패시터 루프를 포함하고, 누설 전류 감지 모드시, 상기 캐패시터에 저장되는 전하량에 따라 누설 전류를 생성하고, 출력 노드에 상기 누설 전류를 전달하도록 구성되는 누설 전류 생성부; 및
    리드 모드시, 상기 셀 어레이 전류 및 상기 출력 노드의 전류의 비교 결과에 따른 전압과 기준 전압을 비교하여 셋/리셋을 결정하는 결정 회로부를 포함하는 반도체 집적 회로 장치.
  22. 제 21 항에 있어서,
    상기 누설 전류 생성부는,
    전원 전압 터미널과 연결되며, 상기 캐패시터의 충전 전압에 의해 구동되는 트랜지스터; 및
    상기 트랜지스터의 게이트와 드레인 사이에 연결되며 상기 누설 전류 감지 모드시 닫히도록 설계되는 스위치를 포함하는 반도체 집적 회로 장치.
  23. 제 21 항에 있어서,
    상기 출력 노드의 전류 및 상기 셀 어레이의 리드 전류를 비교하는 커런트 비교부를 더 포함하는 반도체 집적 회로 장치.
  24. 제 21 항에 있어서,
    상기 셀 어레이에 리드 전압을 제공하는 전압 레귤레이터; 및
    상기 리드 모드시 기준 전류를 출력 노드에 제공하는 기준 전류 생성부를 더 포함하는 반도체 집적 회로 장치.
  25. 셀 어레이;
    캐패시터 루프를 포함하고, 누설 전류 감지 모드시, 상기 캐패시터에 저장되는 전하량에 따라 누설 전류를 생성하고, 출력 노드에 상기 누설 전류를 전달하도록 구성되는 누설 전류 생성부;
    상기 누설 전류를 입력받아 디지털 코드화하여 저장하고, 리드 모드시 상기 저장된 누설 전류를 상기 출력 노드에 제공하는 변환부; 및
    상기 리드 모드시, 상기 셀 어레이로부터 제공되는 리드 전류 및 상기 출력 노드의 전류의 비교 결과에 따른 전압과 기준 전압을 비교하여, 리드 데이터의 상태를 결정하는 결정 회로부를 포함하는 반도체 집적 회로 장치.
  26. 제 25 항에 있어서,
    상기 변환부는,
    상기 누설 전류 생성부에서 생성된 누설 전류를 디지털 코드로 변환하는 아날로그 디지털 컨버터;
    상기 아날로그 디지털 컨버터로부터 상기 디지털 코드를 입력받아, 아날로그 상태로 변환시켜 상기 출력 노드에 제공하는 디지털 아날로그 컨버터; 및
    상기 디지털 코드를 저장하는 누설 전류 저장부를 포함하는 반도체 집적 회로 장치.
  27. 제 26 항에 있어서,
    상기 누설 전류를 측정하기 위하여, 상기 셀 어레이에 소정 전압을 인가한 경우, 상기 아날로그 디지털 컨버터 및 상기 디지털 아날로그 컨버터 중 적어도 하나는 상기 소정 전압 성분에 대한 상기 리드 모드시의 전압의 비를 반영하여 출력 레벨을 조절하도록 구성되는 반도체 집적 회로 장치.
KR1020140148919A 2014-10-30 2014-10-30 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법 KR20160050534A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140148919A KR20160050534A (ko) 2014-10-30 2014-10-30 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법
US14/594,395 US9460786B2 (en) 2014-10-30 2015-01-12 Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
CN201510219935.3A CN106205682B (zh) 2014-10-30 2015-04-30 包括漏电流感测单元的半导体集成电路设备及其操作方法
US14/932,760 US9455032B2 (en) 2014-10-30 2015-11-04 Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140148919A KR20160050534A (ko) 2014-10-30 2014-10-30 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20160050534A true KR20160050534A (ko) 2016-05-11

Family

ID=55853391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140148919A KR20160050534A (ko) 2014-10-30 2014-10-30 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법

Country Status (3)

Country Link
US (1) US9460786B2 (ko)
KR (1) KR20160050534A (ko)
CN (1) CN106205682B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106354187A (zh) * 2016-06-27 2017-01-25 友达光电股份有限公司 感测电路及感测电路的控制方法
KR20180024257A (ko) * 2016-08-29 2018-03-08 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR20180045680A (ko) * 2016-10-26 2018-05-04 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR20190133236A (ko) * 2017-03-30 2019-12-02 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 셀 어레이 엔트로피에 기초하여 난수를 생성하기 위한 시스템 및 방법
KR20190140721A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법
KR20200032290A (ko) * 2018-09-17 2020-03-26 삼성전자주식회사 메모리 장치
WO2022060544A1 (en) * 2020-09-15 2022-03-24 Micron Technology, Inc. Signal sampling with offset calibration

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741435B1 (en) * 2016-09-30 2017-08-22 Nxp Usa, Inc. Sense amplifier circuit
TWI615851B (zh) * 2016-10-14 2018-02-21 旺宏電子股份有限公司 非揮發性記憶裝置的感測電路及方法
CN106875963B (zh) * 2017-02-21 2019-05-14 中国科学院上海微系统与信息技术研究所 一种三维存储器读出电路及读出方法
JP2018156701A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
US9866234B1 (en) 2017-05-08 2018-01-09 Qualcomm Incorporated Digital-to-analog converter
KR20180135662A (ko) 2017-06-13 2018-12-21 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR102395535B1 (ko) * 2017-11-20 2022-05-10 에스케이하이닉스 주식회사 테스트 회로 블록, 이를 포함하는 저항 변화 메모리 장치 및 저항 변화 메모리 장치의 형성방법
US10475510B2 (en) * 2017-12-21 2019-11-12 Macronix International Co., Ltd. Leakage compensation read method for memory device
US10910061B2 (en) * 2018-03-14 2021-02-02 Silicon Storage Technology, Inc. Method and apparatus for programming analog neural memory in a deep learning artificial neural network
KR102476355B1 (ko) * 2018-05-10 2022-12-09 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
WO2019226876A1 (en) * 2018-05-23 2019-11-28 Axbio Inc. Integrated circuits for analyzing biological systems
US11081157B2 (en) * 2018-12-11 2021-08-03 Micron Technology, Inc. Leakage compensation for memory arrays
US10991426B2 (en) * 2019-01-25 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device current limiter
DE102019132067A1 (de) 2019-01-25 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strombegrenzer für speichervorrichtung
US10937494B2 (en) * 2019-02-15 2021-03-02 Arm Limited Increasing current to memory devices while controlling leakage current
CN111860794A (zh) * 2019-04-29 2020-10-30 清华大学 处理设备、处理方法及神经网络分类器
US10714205B1 (en) * 2019-06-25 2020-07-14 Sandisk Technologies Llc Multi-purposed leak detector
US11049557B2 (en) * 2019-07-19 2021-06-29 Macronix International Co., Ltd. Leakage current compensation in crossbar array
CN112305450A (zh) * 2019-07-26 2021-02-02 西安格易安创集成电路有限公司 一种漏电检测电路
US11145382B1 (en) * 2020-05-11 2021-10-12 Nxp Usa, Inc. Non-volatile memory with a well bias generation circuit
US11404138B2 (en) 2020-06-18 2022-08-02 Sandisk Technologies Llc Non-volatile memory array leakage detection
US11295811B2 (en) 2020-08-27 2022-04-05 Micron Technology, Inc. Increase of a sense current in memory
CN113257322B (zh) * 2021-06-21 2021-10-08 上海亿存芯半导体有限公司 读取电路及非易失性存储器
CN114640305B (zh) * 2022-05-12 2022-07-26 苏州云途半导体有限公司 一种电流补偿电路和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005006340A2 (en) * 2003-07-01 2005-01-20 Zmos Technology, Inc. Sram cell structure and circuits
KR100610014B1 (ko) * 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US8773934B2 (en) * 2006-09-27 2014-07-08 Silicon Storage Technology, Inc. Power line compensation for flash memory sense amplifiers
US8971091B2 (en) 2010-11-19 2015-03-03 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106354187A (zh) * 2016-06-27 2017-01-25 友达光电股份有限公司 感测电路及感测电路的控制方法
KR20180024257A (ko) * 2016-08-29 2018-03-08 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR20180045680A (ko) * 2016-10-26 2018-05-04 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR20190133236A (ko) * 2017-03-30 2019-12-02 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 셀 어레이 엔트로피에 기초하여 난수를 생성하기 위한 시스템 및 방법
KR20190140721A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법
KR20200032290A (ko) * 2018-09-17 2020-03-26 삼성전자주식회사 메모리 장치
WO2022060544A1 (en) * 2020-09-15 2022-03-24 Micron Technology, Inc. Signal sampling with offset calibration
US11699993B2 (en) 2020-09-15 2023-07-11 Micron Technology, Inc. Signal sampling with offset calibration

Also Published As

Publication number Publication date
CN106205682B (zh) 2020-03-06
US9460786B2 (en) 2016-10-04
CN106205682A (zh) 2016-12-07
US20160125937A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
KR20160050534A (ko) 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법
KR102571192B1 (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
US9455032B2 (en) Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
KR102011138B1 (ko) 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
KR102657562B1 (ko) 비휘발성 메모리 장치
KR20120063165A (ko) 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법
US9990991B2 (en) Resistive memory device and method relating to a read voltage in accordance with variable situations
US11635777B2 (en) Temperature control circuit, memory storage device and temperature control method
US11551752B2 (en) Nonvolatile memory apparatus for performing a read operation and a method of operating the same
US10817222B2 (en) Nonvolatile memory apparatus, semiconductor system including the nonvolatile memory apparatus, and operating method of the nonvolatile memory apparatus
CN107958684B (zh) 电压调节器及具有其的阻变存储装置
KR20190142548A (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
KR20190042892A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9583174B1 (en) Semiconductor devices and semiconductor systems
US9013944B2 (en) Auxiliary power device and user system including the same
US11443800B2 (en) Semiconductor memory apparatus for preventing disturbance
KR20130093394A (ko) 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법
KR102571185B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20180045680A (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR102526601B1 (ko) 전류 드라이버, 라이트 드라이버 및 이를 이용하는 반도체 메모리 장치
KR20170140942A (ko) 메모리 장치 및 이의 기준전압 설정 방법
KR20200020316A (ko) 반도체 메모리 장치, 이를 포함하는 반도체 시스템 및 전자 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid