CN112116940B - 非易失性存储器装置和适于非易失性存储器装置的方法 - Google Patents
非易失性存储器装置和适于非易失性存储器装置的方法 Download PDFInfo
- Publication number
- CN112116940B CN112116940B CN202010456372.0A CN202010456372A CN112116940B CN 112116940 B CN112116940 B CN 112116940B CN 202010456372 A CN202010456372 A CN 202010456372A CN 112116940 B CN112116940 B CN 112116940B
- Authority
- CN
- China
- Prior art keywords
- charge pump
- programming operation
- coupled
- memory device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种能够提高编程速度的非易失性存储器装置及其方法。非易失性存储器装置包含存储器阵列、电荷泵电路、偏压检测电路以及存储器控制器。存储器阵列包含多个存储器单元;且电荷泵电路配置成产生电荷泵电压。偏压检测电路耦合到电荷泵电路,且配置成判定电荷泵电压的电平是否小于第一预定阈值。存储器控制器耦合到偏压检测电路,且配置成当偏压检测电路判定电荷泵电压的电平小于第一预定阈值时,暂停正对多个存储器单元中的至少一个执行的编程操作。
Description
技术领域
本发明涉及一种存储器装置,尤其涉及一种非易失性存储器装置及其方法,其能够提高编程速度且节省对非易失性存储器装置执行的编程操作的功率消耗。
背景技术
非易失性存储器装置用作电子装置中的存储装置,电子装置例如是广泛范围应用中的计算机、数码相机、智能电话。为了将数据写入到非易失性存储器装置的存储器单元中,通过将编程脉冲施加到存储器单元来执行编程操作。对存储器单元的编程操作消耗高功率。此外,编程操作的编程速度取决于电荷泵电路的电荷泵能力。如果电荷泵电路无法提供足够的功率用于最小编程偏压,那么编程操作可能会停止且损失泵抽的电荷。因此,编程速度可能非常慢,并且浪费了用于停止的编程操作的功率。
随着非易失性存储器装置的普及,更快和更节省能量的存储器装置较符合实际需求。
发明内容
本发明提供一种能够提高编程速度且节省功率消耗的非易失性存储器装置及其方法。
非易失性存储器装置包含存储器阵列、电荷泵电路、偏压检测电路以及存储器控制器。存储器阵列包含多个存储器单元;且电荷泵电路配置成产生电荷泵电压。偏压检测电路耦合到电荷泵电路,且配置成判定电荷泵电压的电平是否小于第一预定阈值。存储器控制器耦合到偏压检测电路,且配置成当偏压检测电路判定电荷泵电压的电平小于第一预定阈值时,暂停正对多个存储器单元中的至少一个执行的编程操作。
方法包含以下步骤:产生电荷泵电压并根据电荷泵电压执行编程操作;判定电荷泵电压的电平是否小于第一预定阈值;当电荷泵电压的电平不小于第一预定阈值时继续编程操作;以及当第一电荷泵电压的电平小于第一预定阈值时暂停编程操作。
在本发明的实施例中,当电荷泵电压的电平小于第一预定阈值时暂停对存储器单元执行的编程操作且保留电荷。当电荷泵电压的电平恢复成大于或等于第二预定阈值时,恢复编程操作且将保留的电荷供应到编程操作。通过这种方式,提高非易失性存储器装置的总体编程速度。
附图说明
包含附图以提供对本发明的进一步理解,且附图并入在本说明书中并且构成本说明书的一部分。附图说明本发明的实施例,并且与描述一起用于解释本发明的原理。
图1为说明根据本发明的实施例的非易失性存储器装置的示意图;
图2为说明根据本发明的实施例的非易失性存储器装置的偏压检测电路的示意图;
图3为说明根据本发明的实施例的非易失性存储器装置的调节器的示意图;
图4说明根据本发明的实施例的非易失性存储器装置的示范性信号;
图5为说明根据本发明的实施例的适于非易失性存储器装置的方法的流程图。
附图标号说明
100:非易失性存储器装置;
110:电源电路;
120:电荷泵电路;
130、230:偏压检测电路;
132:升压电容器;
134、334:运算放大器;
140、340:调节器;
150:存储器控制器;
160:解码器;
170:存储器阵列;
180:电荷保留电路;
222:比较器;
342、SW:开关;
CLK1、CLK2:时钟信号;
GND:参考节点;
R1、R2、R3、R4:电阻器;
S1:控制端子;
S510、S520、S530、S540:步骤;
S_pause:检测结果;
t1、t2:时间点;
Tp1、Tp2、Tp3、Tp4:阶段;
Tpause:暂停阶段;
Vbias:偏压电压;
Vpump:电荷泵电压;
Vref、Vdd:参考电压;
VT_1、VT_2:阈值。
具体实施方式
应理解,在不脱离本发明的范围的情况下,可利用其它实施例,且可作出结构性改变。此外,应理解本文所使用的措词和术语是出于描述的目的且不应被视为具有限制。本文中使用“包含”、“包括”或“具有”以及其变体意在涵盖其后列出的项和其等效物以及额外项。除非另有限制,否则本文中的术语“连接”、“耦合”以及“配置”和其变体是广义上使用的并且涵盖直接和间接连接、耦合以及配置。
参看图1,非易失性存储器装置100包含电源电路110、电荷泵电路120、偏压检测电路130、调节器140、存储器控制器150、解码器160、存储器阵列170以及电荷保留电路180。存储器阵列170可包含多个以阵列布置的存储器单元。在一实施例中,存储器阵列170为包含多个闪存单元的闪存阵列。存储器阵列170可以是NAND存储器阵列或NOR存储器阵列或任何其它类型的存储器阵列。
电源电路110配置成产生电源电力(例如,电源电压或电源电流)并将所产生的电源电力提供到非易失性存储器装置100的电路。在一实施例中,电源电路110可将电源电压提供到电荷泵电路120。
电荷泵电路120配置成根据由电源电路110提供的电源电压产生电荷泵电压Vpump。提供所产生的电荷泵电压Vpump用于非易失性存储器装置100的不同操作,例如编程操作或擦除操作。电荷泵电压Vpump的电平可高于或低于电源电压的电平,且电荷泵电压Vpump的电平可在非易失性存储器装置100的操作期间发生变化。在一实施例中,电荷泵电路Vpump的电平可根据由电源电路110提供的电源电压的变化而变化。换句话说,电荷泵电路120的电荷泵能力取决于电源电压的电平。
偏压检测电路130配置成检测电荷泵电压Vpump的电平且配置成将电荷泵电压的电平与预定阈值进行比较。偏压检测电路130可判定电荷泵电压Vpump的电平是否小于第一预定阈值。将偏压检测电路130的检测结果提供到存储器控制器150,且存储器控制器150根据由偏压检测电路130提供的检测结果控制非易失性存储器装置100的操作。在一些实施例中,第一预定阈值为编程操作所需的电荷泵电压Vpump的最小电压电平。换句话说,如果电荷泵电压Vpump的电平小于第一预定阈值,那么编程操作可能延迟,如果不执行其它动作,那么编程操作可能暂停或失效。
在一实施例中,当存储器控制器150对存储器阵列170的存储器单元执行编程操作且偏压检测电路130判定电荷泵电压Vpump的电平小于第一预定阈值时,存储器控制器150配置成暂停对存储器阵列170的存储器单元的编程操作。另外,当电荷泵电压Vpump的电平不小于第一预定阈值时,存储器控制器150配置成继续对存储器单元的编程操作。在一实施例中,当偏压检测电路130判定电荷泵电压Vpump恢复到大于或等于第二预定阈值的电平时,存储器控制器150配置成恢复所暂停的编程操作。第二预定阈值大于第一预定阈值。换句话说,当电荷泵电压Vpump的电平小于第一预定阈值时暂停编程操作,且当电荷泵电压Vpump的电平恢复成大于或等于第二预定阈值时恢复所暂停的编程操作。
在一实施例中,存储器控制器150可接收来自时钟产生器(图中未示)的时钟信号CLK1,且配置成根据时钟信号CLK2控制非易失性存储器装置100的操作。在一实施例中,存储器控制器150进一步配置成基于根据偏压检测电路130的检测结果的时钟信号CLK1以产生时钟信号CLK2。时钟信号CLK2可用于控制例如非易失性存储器装置100的编程操作的一些操作。
在一实施例中,在编程操作的编程阶段期间,当偏压检测电路130的检测结果指示电荷泵电压Vpump的电平小于第一预定阈值时,存储器控制器150停止时钟信号CLK2,由此暂停对存储器阵列170的存储器单元的编程操作。当偏压检测电路130的检测结果指示电荷泵电压Vpump的电平恢复成大于或等于第二预定阈值时,存储器控制器150恢复时钟信号CLK2,由此恢复所暂停的编程操作。在一实施例中,当不暂停编程操作时,时钟信号CLK2实质上与时钟信号CLK1相同,且当暂停编程操作时,停止时钟信号CLK2。
在一实施例中,非易失性存储器装置100进一步包含耦合在电荷泵电路120与调节器140之间的开关SW。开关SW由可由存储器控制器150产生的控制端子S1控制。在对存储器单元的编程操作的暂停阶段期间,存储器控制器150进一步配置成关闭开关SW1以避免电荷泵电压Vpump传递通过调节器140到达存储器单元的漏极端子。通过这种方式,并未通过存储器单元的漏极端子泄漏Vpump或功率,由此节省编程操作的功率消耗。
电荷保留电路180配置成在所暂停编程操作的暂停阶段期间保留电荷且配置成提供所保留的电荷以用于恢复的编程操作。在一实施例中,电荷保留电路130包含升压电容器132和运算放大器134,其中升压电容器132的一个端子耦合到电荷泵电路120的输出以接收电荷泵电压Vpump,且升压电容器132的另一端耦合到运算放大器。
运算放大器134配置成控制电容器与运算放大器134之间的连接节点处的电压电平。在一实施例中,运算放大器134配置成在编程操作的暂停阶段期间将升压电容器132与运算放大器134之间的连接节点设置成接地电压电平(例如,零伏)。通过这种方式,将电荷保留在电荷保留电路130中。在正常编程操作期间,运算放大器134可将预限定的电压电平设置到升压电容器132与运算放大器134之间的连接节点。
调节器140(也称为电压调节器)耦合到电荷泵电路120且配置成调节电荷泵电压Vpump以产生偏压电压Vbias。在一实施例中,调节器140配置成将偏压电压Vbias的电压电平保持在目标电平。将偏压电压Vbias提供到解码器160以便执行对存储器阵列170的存储器单元的操作(例如,编程操作)。
参看图2,说明根据本发明的实施例的偏压检测电路230。偏压检测电路230可包含比较器222和包含电阻器R1到电阻器R4的电阻串。电阻串的一端耦合成接收电荷泵电压Vpump且电阻串的另一端接收参考电压。参考电压可为具有接地电压电平或根据设计需求而判定的任何其它电压电平的电压。电阻串中包含的电阻器的数目以及电阻串中的电阻器R1到电阻器R4中的每一个的值根据设计需求而判定且不限制本发明。
比较器222具有第一输入端子、第二输入端子以及输出端子。比较器222的第一输入端子耦合到电阻串的节点;且比较器222的第二输入端子耦合到参考电压Vref。举例来说,比较器222的第一输入端子耦合到电阻串的电阻器R3与电阻器R4之间的节点。比较器222配置成将从比较器222的第一输入端子与第二输入端子接收到的电压进行比较,且配置成输出比较器222的输出端子处的检测结果S_pause。在一实例中,当来自电阻器R3与电阻器R4之间的节点的电压电平小于参考电压Vref的电压电平时,比较器222输出检测结果S_pause的正暂停。当在检测结果S_pause中检测到正暂停时,其指示电荷泵电压Vpump的电平小于第一预定阈值。应注意,包含于偏压检测电路230中的结构和组件可根据设计需求而更改;且具有判定电荷泵电压的电平是否小于预定阈值的功能的任何电路均落在本发明的范围内。
参看图3,说明根据本发明的实施例的调节器340。调节器340可包含接收电荷泵电压Vpump的输入端子、输出偏压电压Vbias的输出端子、开关342、运算放大器344以及电阻器R1和电阻器R2。电阻器R1连接到电阻器R2;且电阻器R1和电阻器R2耦合在调节器340的输出端子与参考节点(例如,GND)之间。运算放大器344具有反相输入端子、非反相输入端子以及输出端子,其中反相输入端子接收电荷泵电压;非反相输入端子耦合到电阻器R1与电阻器R2之间的连接节点;且输出端子耦合到开关342的控制端子。开关342进一步包含分别耦合到参考电压(例如,Vdd)和调节器340的输出端子的第一端子和第二端子。调节器340可根据电阻器R1、电阻器R2以及电荷泵电压Vpump的值输出偏压电压Vbias。举例来说,偏压电压Vbias可根据等式Vbias=Vbump×R1/R2来计算,但本发明不限于此。在一实施例中,开关342为p型晶体管,但本发明不限于此。应注意,包含于调节器340中的结构和组件可根据设计需求而更改;且具有调节电荷泵电压的功能的任何电路均落在本发明的范围内。
参看图4,说明根据本发明的实施例的非易失性存储器装置的示范性信号。参看图1和图4,时钟信号CLK1可由时钟产生器(图中未示)产生。存储器控制器150可基于根据偏压检测电路130的检测结果的时钟信号CLK1以产生时钟信号CLK2。偏压检测电路130可将电荷泵电压Vpump与阈值VT_1(也称为第一预定阈值)和阈值VT_2(也称为第二预定阈值)进行比较。
当电荷泵电压Vpump的电平小于阈值VT_1时,暂停正对存储器阵列的存储器单元执行的编程操作。换句话说,当判定电荷泵电压不足以恰当地执行编程操作时,暂时暂停编程操作。如图4中所示出,在时间点t1处,判定电荷泵电压Vpump的电平小于阈值VT_1,因此从时间点t1暂停编程操作直到电荷泵电压Vpump的电平恢复成大于或等于阈值VT_2为止。在时间点t2处,当电荷泵电压Vpump的电平恢复成大于或等于阈值VT_2时,恢复所暂停的编程操作,且从t1到t2的时间段称为暂停阶段Tpause。在暂停阶段Tpause期间,时钟信号CLK2停止且没有编程脉冲施加到存储器单元。在编程操作的非暂停阶段期间,提供时钟信号CLK2且将编程脉冲施加到存储器单元。
如图4中所示出,在阶段Tp1、阶段Tp2、阶段Tp3以及阶段Tp4中的每一个中,将n位的数据编程到存储器阵列(例如,存储器阵列170)的存储器单元,其中n为例如8位、16位、32位的自然数,但n值并不限于此。阶段Tp2包含暂停阶段Tpause,因此在阶段Tp2期间,可在暂停阶段Tpause之前编程n位的一部分(例如,x位),且在暂停阶段Tpause之后执行n位的剩余部分(例如,n-x位),其中x为正整数。
参看图5,示出说明根据本发明的实施例的适于非易失性存储器装置的方法的流程图。在步骤510中,产生电荷泵电压且根据电荷泵电压执行编程操作。在步骤520中,判定电荷泵电压的电平是否小于第一预定阈值。在步骤530中,当电荷泵电压的电平不小于第一预定阈值时继续编程操作。在步骤540中,当电荷泵电压的电平小于第一预定阈值时暂停编程操作。在一实施例中,当判定电荷泵电压的电平已恢复成大于或等于第二预定阈值时可恢复所暂停的编程操作。
综上所述,本发明的实施例提供一种能够提高编程速度且节省功率消耗的非易失性存储器装置及其方法。可在判定电荷泵电压的电平小于第一预定阈值时暂停正对存储器单元执行的编程操作。可在暂停阶段通过停止提供控制编程操作的时钟信号来暂停编程操作。另外,可保留提供到编程操作的电荷且在暂停阶段期间关闭开关。因而,减小用于编程操作的功率消耗。当电荷泵电压的电平大于或等于第二预定阈值时可恢复所暂停的编程操作。保留的电荷在暂停阶段期间可提供到恢复的编程操作。因而,提高编程操作的总体编程速度,且减小编程操作的功率消耗。
本领域的技术人员将可以理解的是,在不脱离本发明的范围或精神的情况下,可以对本发明的结构进行各种修改和变化。鉴于前文,希望本发明涵盖对本发明的修改和变化,条件是所述修改和变化落在所附权利要求及其等效物的范围内。
Claims (13)
1.一种非易失性存储器装置,包括:
存储器阵列,包括多个存储器单元;
电荷泵电路,配置成产生电荷泵电压;
调节器,耦合到所述电荷泵电路且配置成调节所述电荷泵电压以产生偏压电压,其中所述偏压电压用于编程操作中;
偏压检测电路,耦合到所述电荷泵电路,且配置成判定所述电荷泵电压的电平是否小于第一预定阈值;以及
存储器控制器,耦合到所述偏压检测电路,配置成当所述偏压检测电路判定所述电荷泵电压的所述电平小于所述第一预定阈值时,暂停正对所述多个存储器单元中的至少一个执行的编程操作,
当所述偏压检测电路判定所述电荷泵电压的所述电平不小于第二预定阈值并且暂停所述编程操作时,所述存储器控制器进一步配置成恢复所述编程操作,
其中所述调节器包括:
输入端子,配置成接收所述电荷泵电压;
输出端子,配置成输出所述偏压电压;
电阻串,耦合在所述调节器的所述输出端子与参考节点之间;
运算放大器,包括接收所述电荷泵电压的反相端子和耦合到所述电阻串的节点的非反相端子;以及
开关,耦合在所述调节器的所述输入端子与所述输出端子之间,其中所述开关的控制端子耦合到所述运算放大器的输出端子。
2.根据权利要求1所述的非易失性存储器装置,其中
根据第一时钟信号执行所述编程操作,且
所述存储器控制件用于基于所述偏压检测电路检测到的所述第一时钟信号来产生第二时钟信号,且基于所述第二时钟信号暂停或恢复所述编程操作。
3.根据权利要求2所述的非易失性存储器装置,其中
在暂停阶段期间暂停所述编程操作,且
所述存储器控制器配置成在所述暂停阶段期间停止所述第二时钟信号。
4.根据权利要求1所述的非易失性存储器装置,进一步包括:
第一开关,耦合到所述电荷泵电路,其中
当暂停对存储器单元的所述编程操作时,所述存储器控制器进一步配置成关闭所述第一开关以避免所述电荷泵电压传递到所述存储器单元的漏极端子。
5.根据权利要求1所述的非易失性存储器装置,进一步包括:
电荷保留电路,耦合到所述电荷泵电路且配置成当暂停所述编程操作时保留所述编程操作的电荷。
6.根据权利要求5所述的非易失性存储器装置,其中当恢复所述编程操作时将保留在所述电荷保留电路中的所述电荷提供至所述电荷泵电路的输出。
7.根据权利要求5所述的非易失性存储器装置,其中所述电荷保留电路包括配置成在所述编程操作的暂停阶段期间存储所述电荷的电容器。
8.根据权利要求7所述的非易失性存储器装置,其中
所述电容器包含第一端子和第二端子,其中在所述编程操作的编程暂停阶段期间,所述电容器的所述第一端子耦合到所述电荷泵电路的输出,且所述电容器的所述第二端子耦合到接地电平。
9.根据权利要求1所述的非易失性存储器装置,其中所述偏压检测电路包括:
第一电阻串,其中所述第一电阻串的一端接收所述电荷泵电压且所述第一电阻串的另一端接收第一参考电压;以及
比较器,包括第一输入端子、第二输入端子以及输出端子,其中所述第一输入端子耦合到所述第一电阻串的节点,所述第二输入端子接收第二参考电压,且所述比较器的所述输出端子输出所述偏压检测电路的检测结果。
10.一种适于非易失性存储器装置的方法,包括:
产生电荷泵电压;
使用调节器来调节所述电荷泵电压以产生偏压电压,其中所述偏压电压用于执行编程操作;
判定所述电荷泵电压的电平是否小于第一预定阈值;
当所述电荷泵电压的所述电平不小于所述第一预定阈值时继续所述编程操作;以及
当所述电荷泵电压的所述电平小于所述第一预定阈值时暂停所述编程操作,其中根据时钟信号执行所述编程操作,且在所述编程操作的暂停阶段期间停止所述时钟信号,
其中所述调节器包括:
输入端子,配置成接收所述电荷泵电压;
输出端子,配置成输出所述偏压电压;
电阻串,耦合在所述调节器的所述输出端子与参考节点之间;
运算放大器,包括接收所述电荷泵电压的反相端子和耦合到所述电阻串的节点的非反相端子;以及
开关,耦合在所述调节器的所述输入端子与所述输出端子之间,其中所述开关的控制端子耦合到所述运算放大器的输出端子。
11.根据权利要求10所述的适于非易失性存储器装置的方法,进一步包括:
当所述电荷泵电压的所述电平不小于第二预定阈值且所述编程操作暂停时恢复所述编程操作。
12.根据权利要求10所述的适于非易失性存储器装置的方法,进一步包括:
当暂停对存储器单元的所述编程操作时,关闭开关以避免所述电荷泵电压传递到所述存储器单元的漏极端子。
13.根据权利要求10所述的适于非易失性存储器装置的方法,进一步包括:
当暂停所述编程操作时保留所述编程操作的电荷;以及
当恢复所述编程操作时提供保留的所述电荷。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/445,224 US10790030B1 (en) | 2019-06-19 | 2019-06-19 | Non-volatile memory device and method capable of pausing and resuming programming operation |
US16/445,224 | 2019-06-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112116940A CN112116940A (zh) | 2020-12-22 |
CN112116940B true CN112116940B (zh) | 2023-06-13 |
Family
ID=72615056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010456372.0A Active CN112116940B (zh) | 2019-06-19 | 2020-05-26 | 非易失性存储器装置和适于非易失性存储器装置的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10790030B1 (zh) |
CN (1) | CN112116940B (zh) |
TW (1) | TWI736257B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008677A (en) * | 1998-04-02 | 1999-12-28 | Motorola, Inc. | Voltage recovery circuit and method therefor |
US6642774B1 (en) * | 2002-06-28 | 2003-11-04 | Intel Corporation | High precision charge pump regulation |
CN1689216A (zh) * | 2002-10-25 | 2005-10-26 | 爱特梅尔股份有限公司 | 具有动态负载的可变电荷泵电路 |
JP2006338766A (ja) * | 2005-06-01 | 2006-12-14 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置 |
JP2007188612A (ja) * | 2006-01-16 | 2007-07-26 | Renesas Technology Corp | 不揮発性記憶装置 |
CN101421796A (zh) * | 2006-03-28 | 2009-04-29 | 桑迪士克股份有限公司 | 用于改进编程速度的依据编程电压的编程时间调节 |
CN103095125A (zh) * | 2011-11-01 | 2013-05-08 | 华邦电子股份有限公司 | 电压产生器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6320797B1 (en) * | 1999-02-24 | 2001-11-20 | Micron Technology, Inc. | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same |
JP3696125B2 (ja) * | 2000-05-24 | 2005-09-14 | 株式会社東芝 | 電位検出回路及び半導体集積回路 |
KR100645051B1 (ko) * | 2004-10-26 | 2006-11-10 | 삼성전자주식회사 | 비트 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법 |
US7368979B2 (en) * | 2006-09-19 | 2008-05-06 | Sandisk Corporation | Implementation of output floating scheme for hv charge pumps |
JP2008146772A (ja) | 2006-12-12 | 2008-06-26 | Toshiba Corp | 半導体記憶装置 |
DE102008029409A1 (de) | 2008-06-23 | 2009-12-24 | Atmel Automotive Gmbh | Schaltung mit einer geregelten Ladungspumpe |
US8897085B2 (en) | 2012-03-19 | 2014-11-25 | Sandisk Technologies Inc. | Immunity against temporary and short power drops in non-volatile memory: pausing techniques |
KR102012298B1 (ko) * | 2012-07-24 | 2019-08-20 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 구동 방법 |
TWI557748B (zh) | 2014-09-03 | 2016-11-11 | Toshiba Kk | Voltage generation circuit |
EP3295310A4 (en) * | 2015-05-14 | 2018-12-26 | Adesto Technologies Corporation | Concurrent read and reconfigured write operations in a memory device |
US10545193B2 (en) * | 2016-07-13 | 2020-01-28 | Stmicroelectronics (Research & Development) Limited | Charge pump overload detection |
-
2019
- 2019-06-19 US US16/445,224 patent/US10790030B1/en active Active
-
2020
- 2020-05-11 TW TW109115590A patent/TWI736257B/zh active
- 2020-05-26 CN CN202010456372.0A patent/CN112116940B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008677A (en) * | 1998-04-02 | 1999-12-28 | Motorola, Inc. | Voltage recovery circuit and method therefor |
US6642774B1 (en) * | 2002-06-28 | 2003-11-04 | Intel Corporation | High precision charge pump regulation |
CN1689216A (zh) * | 2002-10-25 | 2005-10-26 | 爱特梅尔股份有限公司 | 具有动态负载的可变电荷泵电路 |
JP2006338766A (ja) * | 2005-06-01 | 2006-12-14 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置 |
JP2007188612A (ja) * | 2006-01-16 | 2007-07-26 | Renesas Technology Corp | 不揮発性記憶装置 |
CN101421796A (zh) * | 2006-03-28 | 2009-04-29 | 桑迪士克股份有限公司 | 用于改进编程速度的依据编程电压的编程时间调节 |
CN103095125A (zh) * | 2011-11-01 | 2013-05-08 | 华邦电子股份有限公司 | 电压产生器 |
Also Published As
Publication number | Publication date |
---|---|
TWI736257B (zh) | 2021-08-11 |
US10790030B1 (en) | 2020-09-29 |
CN112116940A (zh) | 2020-12-22 |
TW202101461A (zh) | 2021-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368979B2 (en) | Implementation of output floating scheme for hv charge pumps | |
KR101484557B1 (ko) | 전압 발생부 및 이를 포함하는 메모리 장치 | |
US9099191B2 (en) | Current sensing amplifier and sensing method thereof | |
US11742033B2 (en) | Voltage generation circuit which is capable of executing high-speed boost operation | |
US6226224B1 (en) | Semiconductor integrated circuit device and storage device | |
US20040150463A1 (en) | Semiconductor device having a boosting circuit to supress current consumption | |
KR20050061549A (ko) | 동적 부하를 가진 가변 전하 펌프 회로 | |
KR20010029599A (ko) | 차지펌프 회로 | |
JPH10302492A (ja) | 半導体集積回路装置および記憶装置 | |
CN105810247B (zh) | 一种字线驱动电路 | |
TW510076B (en) | A scaleable charge pump for use with a low voltage power supply | |
CN112116940B (zh) | 非易失性存储器装置和适于非易失性存储器装置的方法 | |
US20140035662A1 (en) | Semiconductor memory device and method for operating the same | |
CN112583259B (zh) | 电源模块和存储器 | |
JP2012226805A (ja) | 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法 | |
JP2002142448A (ja) | 昇圧回路 | |
KR20210001683A (ko) | 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템 | |
KR101450255B1 (ko) | 반도체 메모리 장치의 내부 전원 전압 발생 회로 | |
US11074979B2 (en) | Erase control circuit and method of non-volatile semiconductor memory device, and non-volatile semiconductor memory device | |
US20190318789A1 (en) | Charge pump drive circuit | |
JP2009129470A (ja) | 半導体記憶装置 | |
JP3757859B2 (ja) | 発振回路を備えたicカード | |
US6285594B1 (en) | Wordline voltage protection | |
KR100469376B1 (ko) | 플래쉬 메모리 장치 | |
KR100877623B1 (ko) | 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |