CN101421796A - 用于改进编程速度的依据编程电压的编程时间调节 - Google Patents

用于改进编程速度的依据编程电压的编程时间调节 Download PDF

Info

Publication number
CN101421796A
CN101421796A CNA2007800136654A CN200780013665A CN101421796A CN 101421796 A CN101421796 A CN 101421796A CN A2007800136654 A CNA2007800136654 A CN A2007800136654A CN 200780013665 A CN200780013665 A CN 200780013665A CN 101421796 A CN101421796 A CN 101421796A
Authority
CN
China
Prior art keywords
pulse
programming
charge pump
charge storage
programming time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800136654A
Other languages
English (en)
Other versions
CN101421796B (zh
Inventor
李希强
三轮彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/391,811 external-priority patent/US7330373B2/en
Application filed by SanDisk Corp filed Critical SanDisk Corp
Priority claimed from PCT/US2007/064064 external-priority patent/WO2007112213A2/en
Publication of CN101421796A publication Critical patent/CN101421796A/zh
Application granted granted Critical
Publication of CN101421796B publication Critical patent/CN101421796B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

在非易失性存储器系统中,依据所需泵脉冲电压电平来调节分配用于编程脉冲的编程时间周期,以便减少将电荷存储元件编程为所需阈值电压所需的迭代泵脉冲的总数目。例如,可随着所需泵脉冲电压电平的增加而增加编程时间周期。此允许将编程脉冲的所述编程时间周期增加到对增加的充电时间进行补偿的值,所述增加的充电时间是较高振幅编程脉冲达到所需编程电压所需的。

Description

用于改进编程速度的依据编程电压的编程时间调节
技术领域
本发明通常涉及非易失性存储器系统,特定而言涉及具有编程时间控制的非易失性存储器系统。
背景技术
典型地,非易失性存储器的存储器单元或电荷存储元件(本文使用的两术语可互换)是一次并行地以一部分或整行单元来编程。向选定行的存储器单元施加编程电压脉冲,直到所述行中选定单元的每一者的阈值电压已被编程为编程循环中预定电压范围内的值(可以是或可以不是单元的最后所需状态)。在每一编程循环中,以预定的时间间隔(例如周期性时间间隔)施加一时间序列的电压电平或振幅Vpgm的编程电压脉冲,其中与序列中的前一编程脉冲的振幅相比,每一编程脉冲的振幅以固定电压步长Vpgm(例如0.2伏特(V))递增。以上述方式进行编程的存储器单元或电荷存储元件的阵列实例是NAND单元阵列。
在编程电压脉冲之间的时间周期中,执行编程验证操作。即,在每一编程脉冲之后,读取并行地被编程的每一电荷存储元件(例如电荷存储晶体管)的经编程电平,以确定其是否不小于要被编程的验证电压电平。如果确定给定的电荷存储元件的阈值电压已超过验证电压电平,那么可通过将特定电荷存储元件连接的位线的电压从低电压(典型是0伏特)升高到高或禁止电平(典型是Vdd)来停止所述电荷存储元件的编程。并行编程的其他电荷存储元件的编程会继续直到他们依序达到其验证电压电平。在每一编程验证操作之后,如果仍然有并行编程的一个或一个以上电荷存储元件,其阈值电压仍然未达到验证电压电平,那么编程脉冲的振幅可以预定的步长大小而增加,并再次施加于并行编程的电荷存储元件,其再次后跟编程验证操作。如果在下一编程操作之后,增加的编程脉冲仍然不会使并行编程的全部电荷存储元件的阈值电压达到验证电压电平,那么编程脉冲的振幅可在下一时间间隔期间以相同的预定步长大小仍然再次增加,且重复此过程直到并行编程的全部电荷存储元件的阈值电压达到验证电压电平为止。此标示特定编程循环的结束。
从以上说明显而易见,以上编程过程需要用后跟编程验证操作的编程脉冲重复地编程单元。因此,此过程可能耗时。因此,需要施加每一编程脉冲的编程时间具有短持续时间以使得存储器单元或电荷存储元件可在尽可能短时间内被编程为所需阈值电压。
虽然可采用较大或较少数目的脉冲以将元件编程为任何特定的阈值电压,但是,图2A中图解说明用来编程电荷存储元件的编程脉冲的时间序列,其中显示13个所述连续脉冲。电压脉冲可以例如15伏特的初始编程脉冲电平开始且针对每一脉冲以例如0.2伏特的预定步长大小而增加。
在图2A中,其图解说明序列中用来编程电荷存储元件的编程脉冲具有大致垂直前缘与尾缘。实际上,编程脉冲的脉冲形状是不同于所显示的那些脉冲形状,因为通常电荷泵需要充电时间以将电压输出从参考电压电平增加到所需Vpgm电平,且脉冲需要时间周期以在脉冲的尾缘处降回到参考电平。在图1和2B中对此进行图解说明。
如图1中所示,在时间t0处,电荷泵开始从例如接地电平的开始参考电平增加电压输出,并将所述输出施加于选定的控制栅极线或字线。然而,如图1中所示,直到时间t1电荷泵的输出才达到有效改变晶体管阈值电压的所需电压电平Vpgm。在电荷泵的输出在时间t1处达到所需电压电平之后,维持此电压电平直到标示时间周期的结束时间t2,在所述时间周期中电荷泵的输出维持在所需编程电压电平Vpgm。其后,电荷泵输出会在时间t3之前下降回到参考电平。因此,分配用于编程所述控制栅极线或字线的总编程时间是三个时间周期中的二者的和:t0-t1(或T)和t1-t2,且在t3之后存储器进行到下一编程脉冲或编程验证。时间周期t0-t1或T是电荷泵所需以传递所需编程电压电平Vpgm的充电时间。时间周期t1-t2是脉冲宽度,其是有效编程时间,在此期间选定的控制栅极线或字线电压斜坡上升到所需Vpgm电平,从而有效改变电荷存储元件的阈值电压。
因此,关于图2A,标示1到13的13个脉冲的每一者实际上具有类似于图1所示的形状。如图2A中所图解说明,每次产生新的电荷泵脉冲时,需要由电荷泵传递的Vpgm电平便会增加AVpgm,以使得所需编程电压或Vpgm电平从脉冲1到脉冲13趋于渐高,如图2A中所示。如图2B中所示,与较低Vpgm相比,较高Vpgm电平需要较长充电时间。
在电荷泵控制的常规设计中,分配用于编程选定控制栅极线或字线的总编程时间是固定的且不随着所需增加编程电压电平Vpgm而改变。此情况在图2B中进行了描述。因此,关于图2A和图2B,对于图2A中的脉冲1而言,所需由电荷泵传递处于Vpgm1的电压电平仍然相对较低以使得充电时间T1相对较短,从而在传统方案中留下固定编程时间的大部分可用时间来供电荷泵使控制栅极线或字线斜坡上升到所需电压电平Vpgm1。然而,对于脉冲5而言,需要由电荷泵传递的Vpgm5电平高于脉冲1的Vpgm1电平以使得需要较长充电时间T5,从而留下较短的可用时间来将在Vpgm5电平处的斜坡上升电压施加于选定控制栅极线或字线,以有效改变由所述线控制的电荷存储元件的阈值电压。对于脉冲10而言,所需电压泵脉冲电平Vpgm10还要高以使得需要还要长的充电时间T10,从而留下还要小的固定编程时间的可用一部分供在Vpgm10的电荷泵输出来改变电荷存储元件的阈值电压。此表示随着所需电荷泵脉冲的编程电压的增加,有效编程时间或脉冲宽度会变得越来越短,且因此,编程电荷存储元件达到验证电压电平会越来越无效。最终的结果是必须施加大量编程脉冲以对并行编程的全部单元进行编程。因为其会减少存储器系统的效能,所以这不是所需要的。
以上编程操作既适用于多电平电荷存储元件,又适用于二元电平电荷存储元件或存储器单元。对多电平电荷存储元件的以上编程和编程验证操作的图解说明在美国专利案号6,522,580中进行了描述,其以全文引用方式并入本文中。
以上问题的一个解决方案是增加分配用于编程的固定时间以便即使处于高编程电压,所分配的增加的编程时间也允许处于所需高Vpgm电平的电荷泵输出即使在增加的充电时间之后保持在所述电平充分的时间,来改变电荷存储元件阈值电压。如以上所述,为增加效能,需要最小化其中施加编程脉冲的每一编程循环的编程时间。因为仅需在高编程电压(即,在高Vpgm电平)而不在低编程电压分配较长的编程时间,因此在编程循环期间增加用于全部电荷泵脉冲的产生和施加的固定编程时间不是所需的,因为其也增加了总的编程时间。因此,需要提供减少以上困难的非易失性存储器系统。
发明内容
理想地,当要求电荷泵供应低到适中的编程脉冲电压输出时,在编程循环的开始部分期间,需要所分配的编程时间周期尽可能的短。随着编程循环进展,当需要较高振幅的编程电压时,需要使用较长的编程时间周期来代替最初使用的较短的时间周期。
本发明基于当要求电荷泵供应高的编程脉冲电压输出时,可增加分配用于电压泵脉冲的编程时间周期的认知。在一个实施例中,多次调节分配用于施加电压泵脉冲的编程时间为减少用于将电荷存储元件编程为预定状态(即,元件在阈值电压的预定范围内的状态)的脉冲数目的值。在本实施例的一个实施案中,依据特定编程循环期间已由电荷泵产生的编程脉冲数目控制所分配的编程时间。在本实施例的另一实施案中,依据电荷泵提供的脉冲的一个或多个振幅来控制所分配的编程时间,而不使用电荷泵的任何输出。
在不同的实施例中,响应于指示由电荷泵提供的脉冲的一个或多个振幅的至少一个指示器信号产生分配用于施加电压泵脉冲的至少一个编程时间。在本实施例中,在不使用电荷泵的任何输出的振幅的情况下产生一个或多个指示器信号。在本实施例的一个实施案中,所述一个或多个指示器信号由编程电压控制逻辑提供,所述编程电压控制逻辑还控制电荷泵提供的泵脉冲电压电平,且其控制所分配的编程时间。在本实施例的另一实施案中,所述一个或多个指示器信号指示在特定编程循环中已由所述电荷泵产生的编程脉冲数目。
附图说明
图1是用于图解说明本发明的一个方面的由电荷泵产生的电压泵脉冲的时序图。
图2A是用于图解说明本发明的一个方面处于增加的电压(Vpgm)电平的13个电压泵脉冲的时间序列的时序图。
图2B是用于图解说明本发明的一个方面的图解说明处在较高电压电平的电压泵脉冲需要较长的充电时间的三个电压泵脉冲的时序图。
图3图解说明包括主机装置和连接到所述主机装置的快闪EEPROM系统的系统的方框图。
图4是用以图解说明本发明的一个实施例的图3的快闪EEPROM系统的控制器和电压产生部分的方框图。
图5是用以图解说明本发明的实施例的图4中的控制逻辑的编程时间控制电路和某些组件的示意性电路图。
图6是用以图解说明本发明的另一实施例的图4中的控制逻辑的编程时间控制电路和某些组件的示意性电路图。
图7是相对于编程一NAND单元以使得所述单元达到目标阈值电压Vt所需的电压泵脉冲数目而绘制的电荷存储元件的目标阈值电压Vt的曲线图。具有正斜率的虚线指示处于恒定脉冲宽度(即,恒定有效的编程时间)的编程速度,且实曲线指示处于分配用于编程的恒定编程时间的编程速度。
图8是用于图解说明本发明的处于不同电压电平但具有相同脉冲宽度的三个电压泵脉冲的曲线图。
图9是用以说明本发明具体实施例的使用三个不同选项依据所需编程电压而增加编程时间来实现阈值电压的曲线图。
为简化说明,相同组件在此专利中以相同的编号标示。
具体实施方式
图3是快闪存储器系统20的方框图(其可以呈插入卡或模块的形式),所述快闪存储器系统20通过系统总线15与主机装置10(例如计算机、照相机、蜂窝式电话、个人数字助理、游戏控制器、及例如MP3播放器的媒体播放器)通信。快闪存储器系统20包括快闪EEPROM模块30和控制器40,其又包括存储器41和处理器43。控制器40解译从主机计算机10接收的命令,并以主机计算机10明了的方式将他们转换成用于快闪EEPROM模块30的对应的读取、写入和其他操作。
图4图解说明(作为实例)与电荷泵电压脉冲产生有关的快闪EEPROM系统20的若干部分的简化方框图。在此专利中,术语“电压泵脉冲”、“泵脉冲”、“电荷泵电压脉冲”、“编程脉冲”和“编程脉冲(program pulses)”可互换使用。如图4所示,通过主机10向控制器40施加供应电压Vsys,且经由可选电压调节器45;可能不同的电压电平Vdd被施加到模块30。处理器43向模块30施加命令和数据且电荷泵32响应于来自控制逻辑58的控制信号从电压Vdd产生编程脉冲。实际上,在非易失性存储器30的控制逻辑58中通常有足够的逻辑以控制存储器的详细操作,从而减轻处理器43的责任。通常,解码模块56由使用预定义协议解译来自处理器43的命令的充分逻辑组成,且控制逻辑58由专用定序器、脉冲计数器和Vpgm控制逻辑(其中某些参数可能存储在阵列54的单独ROM(未显示)中且在启动时读出)组成。在每一编程循环的开始时将控制逻辑58中的脉冲计数器重设定为0,且从0开始计数定序器所启动的编程脉冲数目。使用脉冲计数器的脉冲计数输出,定序器决定它开始编程验证的回路及/或以编程失败状态而终止编程回路的回路。控制逻辑58中的Vpgm控制逻辑计算每一编程脉冲的Vpgm电平。然而,本发明并非取决于以上电路区块的物理位置、或他们如何连接、及可如何使用其他布置。向存储器单元阵列54施加编程脉冲。阵列54包含存储器单元的行和列。为简化说明,存储器阵列的行与列控制、以及其他控制的各种控制电路已从图4省略。
电路52依据来自控制逻辑58指示脉冲的振幅的脉冲信号控制由电荷泵32所产生的脉冲的编程时间。编程时间控制电路52产生编程时间控制信号66或74,并将此信号供应给控制逻辑58,以导致调节分配用于将来自电荷泵32的电压泵脉冲施加给阵列54中电荷存储元件的编程时间以减少将电荷存储元件编程为预定电荷状态所需的脉冲数目,例如将电荷存储晶体管编程为在特定预定范围内的阈值电压。将这些编程时间控制信号供应给控制逻辑58以控制分配用于电压泵脉冲施加给阵列54的编程时间长度。
图5是图4的编程时间控制方案的一个实施例的示意性电路图。电路52’是图4的电路52的一个实施案。脉冲计数器64和定序器68是图4的控制逻辑58的若干部分。如以上所解释,在每一编程循环的开始时将逻辑58中的脉冲计数器64重设定为0,且从0开始计数定序器所启动的编程脉冲数目。脉冲计数器64输出脉冲计数信号64a,其指示从此编程循环开始的编程脉冲计数。将此脉冲计数信号供应给编程时间控制逻辑电路52′,其可包含实施查找表的逻辑电路。此查找表提供对应于来自计数器64的脉冲计数数目的编程时间值。
如图2A中所述,电荷泵以超过前一编程脉冲的电压电平的电压增量Avpgm来增加编程脉冲的电压电平,以使得如果已知已在特定编程循环中提供的编程脉冲总数目,那么可从此数目计算所需Vpgm电平。从图1及以上关于其的论述,可清楚地知道对于所需任何给定编程电压电平Vpgm而言,存在充电时间(t0-t1)加上所需有效编程时间或加上脉冲宽度(t1-t2)总和的对应值,且所需的Vpgm值越高,充电时间(t0-t1)就会越大。为补偿当Vpgm增加时充电时间(t0-t1)值的增加,对应的编程时间增加对应的量,所述量可通过计算或校准的方式获得。通过如此调节对应于任何Vpgm值的编程时间,然后其可达到对应于一组Vpgm值的一组编程时间且因此一组对应的脉冲计数值,以在编程电压维持在针对不同Vpgm和脉冲计数值的所需Vpgm期间维持大致恒定有效的编程时间(或脉冲宽度)。
通过上述过程,对于每一脉冲计数而言,将会有唯一对应编程时间,其考虑具有对应于此脉冲计数的特定Vpgm值的任何特定编程脉冲所需的充电时间。然后,以编程时间控制信号输出66将此编程时间值提供给定序器68,所述定序器68又在线53上将所述编程时间控制信号供应给电荷泵32。电荷泵32然后为编程时间周期提供对应于信号53的下一泵脉冲。然后重复此过程以产生一个或一个以上用于控制来自泵32的一个或一个以上泵脉冲的编程时间的编程时间控制信号。此泵脉冲编程时间控制的效果在图7和图8中进行图解说明。
图7是电荷存储元件的阈值电压(在垂直轴上)的曲线图,所述阈值电压通过施加脉冲编程脉冲序列(例如图2A所示那些)中的对应电压泵脉冲数目(在水平轴上)来实现。要实现的特定电荷状态的目标阈值电压Vt显示为水平虚线82。虚倾斜线84图解说明可实现的电荷存储元件的阈值电压,其中当编程电压Vpgm增加时,脉冲宽度或有效编程时间(在该时间期间脉冲电压维持在所需编程电压)维持在恒定值,以实现最适宜编程速度。然而,如果分配相同的时间量用于编程脉冲,不论所需电压电平Vpgm如何(如在常规编程控制中执行),那么对应于脉冲数目可实现的电荷存储元件的阈值电压显示为实线曲线86。如图7所图解说明,线82是在其与线84相交的右边的一点处与曲线86相交,此指示用恒定编程时间分配所实现的编程速度需要施加更多的编程脉冲且因此与维持恒定的有效编程时间或脉冲宽度的速度相比较慢。
图8是处于三个不同Vpgm值的三个不同编程脉冲的曲线图。借助于实施例(例如图5和6中所示的那些实施例),可控制所述三个脉冲的编程时间以使得其有效地具有相同脉冲宽度,如图8中所图解说明。如图8中以图表方式所示,当所需编程电压电平Vpgm增加时,所分配的编程时间量也相应地增加,以使得有效编程时间或脉冲宽度保持大致恒定。此允许实现最适宜编程速度,使用最少数目的编程脉冲使电荷存储元件沿着图7的虚线84达到目标阈值电压Vt。
因此,当编程电压Vpgm从一个编程脉冲增加到下一个编程脉冲时,在每次脉冲的振幅增加时便增加分配用于施加电压泵脉冲的编程时间时实现最适宜编程速度(如图7和图9中的线84所图解说明,且在图9中标示为选项1)。以此方式,可维持编程脉冲的有效脉冲宽度大致恒定以实现最适宜的编程速度。
然而,每次编程电压增加时就必须调节所分配的编程时间需要频繁的编程时间调节。对于某些应用而言,可不必每次增加编程电压(例如在施加每一脉冲之后)时就增加通过施加泵脉冲而分配的编程时间。例如,代替在施加每一脉冲之后增加分配用于施加电压泵脉冲的编程时间,此可在每X数目的脉冲之后进行,其中X是等于或大于2的整数。在图9中,此通过图9中的虚线92和所标示的选项2来图解说明。在选项2中,在施加每X个脉冲之后,增加分配用于施加电压泵脉冲的编程时间。
作为另一选项,图9中所标示的选项3,分配用于施加电压泵脉冲的编程时间维持在恒定值,直到在编程循环中已施加Y数目的泵脉冲为止。因此,如图9中所示,在施加Y数目的脉冲之前,在选项3中和在图7的常规方法中获得的曲线86中可实现的阈值电压是相同的。然而,一旦在Y数目的脉冲之后增加分配用于施加泵脉冲的编程时间之后,选项3的曲线94就会偏离曲线86,以使得在与常规方法相比较时,实现目标阈值Vt所需的脉冲总数目减少,如图9中所图解说明。如图9中所示,与曲线86与线82相交的点相比,曲线94在更接近垂直轴的点处与水平线82相交。
仍然作为不同于以上选项的另一可能选项,仅在已施加Y数目的脉冲之后,而不是在此发生之前,每次编程电压增加(例如在施加每一脉冲之后)时,可增加所分配的编程时间。因此,此选项是先前选项1和3的组合。此组合的阈值电压对脉冲数目的曲线图将会沿常规方法的曲线86向上到直到已向电荷存储晶体管施加Y数目的脉冲的点,但是在此点之后,沿着大致具有与图9中的线84相同的斜率的线(未显示)。因为当Vpgm电平相对较低时充电时间可能不明显,因此在每一编程脉冲之后增加此Vpgm电平的编程时间的效果并不明显,以使得通过在传统方法上增加编程时间无法获得明显的编程效率(如图7和图9中的曲线86所图解说明)。然而,当所需Vpgm电平相对较高时,在每一编程脉冲之后,增加此Vpgm电平的编程时间的效果将会明显。因此,仅在已施加Y数目的脉冲之后,在每一编程脉冲之后增加此Vpgm电平的编程时间将可获得明显的编程效率,同时减少调节编程时间的次数。
仍然作为不同于以上选项的另一可能选项,在施加Y数目的泵脉冲之后,但不是在此发生之前,每次已施加X数目的编程脉冲之后可增加所分配的编程时间,其中X是等于或大于2的整数。因此,此选项是先前选项2和3的组合。此选项具有类似于当选项1和3组合时的优点,但是也具有额外的优点,即可进一步减少编程时间调节的数目。此组合的阈值电压对脉冲数目的曲线图将会沿着传统方法的曲线86向上到直到已向电荷存储晶体管施加Y数目的脉冲的点,但在此点之后会沿着具有大致与图9的曲线92相同的形状和斜率的曲线(未显示)。
代替计数来自电荷泵的脉冲数目,可依据所需Vpgm电平来调节编程时间,但是完全不响应于泵脉冲的任何计数。图6的电路52”是图4的电路52的另一实施例。图6的实施例包括编程控制逻辑72(在图4的逻辑电路58中),其以指示器信号72a向编程时间控制逻辑52”提供编程电压电平(Vpgm电平)。类似于图5的编程时间控制逻辑52’,编程时间控制逻辑52”也实施查找表。逻辑52”提供编程时间控制信号74,所述编程时间控制信号74指示对应于输入Vpgm电平72a的编程时间。将此编程控制时间信号74提供给定序器68(在图4的逻辑电路58中),其沿着线53将此信号提供给电荷泵32。逻辑72还沿着信号线98(未在图4中显示)将相同的Vpgm电平信号72a提供给电荷泵32,以使得电荷泵产生具此Vpgm电压电平的电压泵脉冲。电路52”还可用来实施在图9中所图解说明的三种不同选项,除了代替在施加一个或一个以上脉冲之后增加编程时间,根据逻辑72要求的Vpgm电平来增加编程时间以外。在图6实施例的一个实施案中,针对每n个递增增加而增加编程时间(即,nΔVpgm),其中n为等于或大于1的整数。在n值为1的情况下,编程速度将与在每一泵脉冲之后增加编程时间的情况相同,即,沿着图7和图9中的线84。在n值大于1的情况下,编程速度将与在每n个泵脉冲之后增加编程时间的情况相同,即,沿着图9中的虚线92。在m个递增增加之后仅一次增加编程时间的情况下,结果也由图9中的选项3和线94图解说明。
类似于以上针对图5实施例的选项1和3与选项2和3的组合,可针对图6的实施例实施类似的组合。因此,可针对每n个递增增加(即,nΔVpgm)而增加编程时间,其中n为等于或大于1的整数,但是仅在Y个递增增加之后而不是在此发生之前。在n值为1的情况下,编程速度将与以上针对图5实施例的选项1和3组合的情况相同。在n值大于1的情况下,编程速度将与以上针对图5实施例的选项2和3组合的情况相同。这些组合具有大致与以上针对关于图5实施例的对应组合所解释的优点相同的优点。
在图6实施例的另一实施案中,编程时间以特定Vpgm值增加,其中这些值可经选择以使系统最优化,且可对应于选项1-3和如以上所解释的其组合。在选项1下,每次Vpgm增加时,可增加编程时间。在选项2下,可将编程时间设定为对应于特定Vpgm值的值,其中这些值可对应于选项2中每X数目的脉冲。另一选择为,可将编程时间设定为对应于特定Vpgm值的值,其中这些值并不对应于选项2中每X数目的脉冲。在选项3下,在编程循环中可保持编程时间恒定,直到Vpgm超过特定预定值为止;在该点,编程时间会增加到保持不变的另一值,直到编程循环结束。
从以上可知,明显地,在响应于来自图6逻辑72的Vpgm电平产生编程控制信号的情况下,因此可提供编程控制信号而无需利用电荷泵32的输出。在图6的实施例中,并不将泵脉冲供应给电路52”。此在图5的实施例中也是如此,其中并不将泵脉冲供应给电路52’。因此,电路52’不会利用或否则测量或感测来自电荷泵输出的脉冲数目或振幅的;代替地,其仅从由逻辑58中的计数器64提供的脉冲计数来推测所需编程时间。在不必测量来自电荷泵输出的编程脉冲数目或振幅的情况下调节编程时间的优点可简化编程时间控制的实施。
尽管以上参照各种实施例描述了本发明,但是应了解在不背离本发明的范围的条件下可作出变化和修改,所述本发明的范围仅由所附权力要求书及其等效物界定。在此提到的所有参考均以引用方式并入本文中。

Claims (57)

1、一种用于对非易失性存储器系统进行编程的方法,所述系统包含多个电荷存储元件;所述方法包含:
在用于对所述多个电荷存储元件进行编程的编程循环期间,借助于电荷泵顺序地提供编程脉冲,其中所述脉冲中的至少某些脉冲的每一者的振幅相对于先前脉冲而增加;及
响应于指示由所述电荷泵提供的所述脉冲的不同振幅的信号产生多个编程时间控制信号,所述编程时间控制信号致使分配用于向所述电荷存储元件施加所述编程脉冲的编程时间被多次调节到减少用于将所述多个电荷存储元件编程为预定状态的脉冲数目的值。
2、如权利要求1所述的方法,其中所述产生产生多个指示器信号,所述指示器信号指示所述电荷泵在所述编程循环期间提供到所述电荷存储元件的所述脉冲的数目或振幅,在不使用所述电荷泵的任何输出的振幅的情况下产生所述指示器信号。
3、如权利要求2所述的方法,其中所述多个指示器信号指示所述电荷泵在所述编程循环期间提供到所述电荷存储元件的编程脉冲数目。
4、如权利要求3所述的方法,其中响应于所述指示器信号产生所述编程时间控制信号,以致使分配用于施加所述编程脉冲的所述编程时间针对所述电荷泵在所述编程循环的至少一部分期间提供到所述电荷存储元件的每n数目的编程脉冲而增加,其中n是正整数。
5、如权利要求4所述的方法,其中n具有值1。
6、如权利要求4所述的方法,其中在所述编程循环期间在已提供预定数目的脉冲用于编程所述多个电荷存储元件之后,针对所述电荷泵提供的每n数目的编程脉冲而增加分配用于施加所述编程脉冲的所述编程时间。
7、如权利要求6所述的方法,其中在所述编程循环期间直到已提供所述预定数目的编程脉冲用于编程所述多个电荷存储元件之后才增加分配用于施加所述编程脉冲的所述编程时间。
8、如权利要求3所述的方法,其中响应于所述电荷泵的输出而产生所述多个指示器信号。
9、如权利要求2所述的方法,其中所述多个指示器信号指示所述电荷泵在所述编程循环期间提供到所述电荷存储元件的编程脉冲的振幅,且其中不响应于所述电荷泵的任何输出而产生所述多个指示器信号。
10、如权利要求9所述的方法,其中响应于所述指示器信号而产生的所述编程时间控制信号致使分配用于施加所述编程脉冲的所述编程时间针对所述电荷泵在所述编程循环的至少一部分期间提供到所述电荷存储元件的编程脉冲的振幅的每n个递增增加而增加,其中n是正整数。
11、如权利要求10所述的方法,其中n具有值1。
12、如权利要求10所述的方法,其中在所述编程循环期间已发生预定数目的编程脉冲的振幅的递增增加之后,针对所述电荷泵提供的编程脉冲的振幅的每n个递增增加而增加分配用于施加所述编程脉冲的所述编程时间。
13、如权利要求12所述的方法,其中在所述编程循环期间直到已发生所述预定数目的编程脉冲的振幅的递增增加之后才增加分配用于施加所述编程脉冲的所述编程时间。
14、如权利要求2所述的方法,其中不响应于所述电荷泵的输出而产生所述多个指示器信号。
15、如权利要求2所述的方法,其中所述电荷泵响应于所述多个指示器信号而产生所述编程脉冲。
16、一种用于对非易失性存储器系统进行编程的方法,所述系统包含多个电荷存储元件;所述方法包含:
在用于对所述多个电荷存储元件进行编程的编程循环期间,借助于电荷泵顺序地提供编程脉冲,其中所述脉冲中的至少某些脉冲的每一者的振幅相对于先前脉冲而增加;及
产生至少一个指示器信号,所述指示器信号指示所述电荷泵提供的所述脉冲的振幅,所述指示器信号是在不使用所述电荷泵的任何输出的振幅的情况下产生的;
响应于所述指示器信号产生一个或一个以上编程时间控制信号,从而致使分配用于向所述电荷存储元件施加所述编程脉冲的至少一个编程时间被调节到减少用于将所述多个电荷存储元件编程为预定状态的脉冲数目的值。
17、如权利要求16所述的方法,其中所述至少一个指示器信号指示所述电荷泵在所述编程循环期间提供到所述电荷存储元件的编程脉冲的数目或振幅。
18、如权利要求17所述的方法,其中响应于所述至少一个指示器信号而产生的所述编程时间控制信号致使分配用于施加所述编程脉冲的所述编程时间针对所述电荷泵在所述编程循环的至少一部分期间提供到所述电荷存储元件的每n数目的编程脉冲而增加,其中n是正整数。
19、如权利要求18所述的方法,其中n具有值1。
20、如权利要求18所述的方法,其中在所述编程循环期间在已提供预定数目的脉冲用于编程所述多个电荷存储元件之后,针对所述电荷泵提供的每n数目的编程脉冲增加分配用于施加所述编程脉冲的所述编程时间。
21、如权利要求20所述的方法,其中在所述编程循环期间直到已提供所述预定数目的脉冲用于编程所述多个电荷存储元件之后才增加分配用于施加所述编程脉冲的所述编程时间。
22、如权利要求16所述的方法,其中响应于所述电荷泵的输出而产生所述至少一个指示器信号。
23、如权利要求16所述的方法,其中所述至少一个指示器信号指示所述电荷泵提供到所述电荷存储元件的编程脉冲的振幅。
24、如权利要求23所述的方法,其中响应于所述指示器信号而产生的所述编程时间控制信号致使分配用于施加所述编程脉冲的所述编程时间针对所述电荷泵在所述编程循环的至少一部分期间提供到所述电荷存储元件的编程脉冲的振幅的每n个递增增加而增加,其中n是正整数。
25、如权利要求24所述的方法,其中n具有值1。
26、如权利要求24所述的方法,其中在所述编程循环期间已发生预定数目的编程脉冲的振幅的递增增加之后,针对所述电荷泵提供的编程脉冲的振幅的每n个递增增加而增加分配用于施加所述编程脉冲的所述编程时间。
27、如权利要求26所述的方法,其中在所述编程循环期间直到已发生编程脉冲的振幅的所述预定数目的递增增加之后才增加分配用于施加所述编程脉冲的所述编程时间。
28、如权利要求16所述的方法,其中不响应于所述电荷泵的输出而产生所述至少一个指示器信号。
29、如权利要求16所述的方法,其中所述至少一个指示器信号和所述一个或一个以上编程时间控制信号致使分配用于向所述电荷存储元件施加所述编程脉冲的所述编程时间在所述编程循环期间仅一次被调节到较高值,以便减少用于将所述多个电荷存储元件编程到预定状态的脉冲的数目。
30、一种非易失性存储器系统,其包含:
多个电荷存储元件;
电荷泵,其在用于对所述多个电荷存储元件进行编程的编程循环期间顺序地提供编程脉冲,其中所述脉冲中的至少某些脉冲的每一者的振幅相对于先前脉冲而增加;及
装置,其响应于指示所述电荷泵所提供的所述脉冲的不同振幅的信号而产生多个编程时间控制信号,所述编程时间控制信号致使分配用于向所述电荷存储元件施加所述编程脉冲的编程时间多次被调节到减少用于将所述多个电荷存储元件编程为预定状态的脉冲数目的值。
31、如权利要求30所述的系统,所述装置包括:
第一电路,其产生指示所述电荷泵所提供的所述脉冲的振幅的多个指示器信号,所述指示器信号是在不使用所述电荷泵的任何输出的振幅的情况下产生的;及
第二编程时间控制电路,其响应于所述指示器信号而产生多个编程时间控制信号,从而致使分配用于向所述电荷存储元件施加所述编程脉冲的编程时间被调节到减少用于将所述多个电荷存储元件编程为预定状态的脉冲数目的值。
32、如权利要求31所述的系统,其中所述多个指示器信号指示所述电荷泵在所述编程循环期间提供到所述电荷存储元件的编程脉冲的数目。
33、如权利要求32所述的系统,其中所述第二编程时间控制电路响应于所述指示器信号而产生的所述编程时间控制信号致使分配用于施加所述编程脉冲的所述编程时间针对所述电荷泵在所述编程循环的至少一部分期间提供到所述电荷存储元件的每n数目的编程脉冲而增加,其中n是正整数。
34、如权利要求33所述的系统,其中n具有值1。
35、如权利要求33所述的系统,其中在所述编程循环期间在已提供预定数目的脉冲用于编程所述多个电荷存储元件之后,针对所述电荷泵提供的每n数目的编程脉冲增加分配用于施加所述编程脉冲的所述编程时间。
36、如权利要求35所述的系统,其中在所述编程循环期间直到已提供所述预定数目的编程脉冲用于编程所述多个电荷存储元件之后才增加分配用于施加所述编程脉冲的所述编程时间。
37、如权利要求32所述的系统,其中所述第一电路响应于所述电荷泵的输出而产生所述多个指示器信号。
38、如权利要求31所述的系统,其中所述第一电路不响应于所述电荷泵的任何输出而产生所述多个指示器信号。
39、如权利要求38所述的系统,其中所述第二编程时间控制电路响应于所述指示器信号而产生的所述编程时间控制信号致使分配用于施加所述编程脉冲的所述编程时间针对所述电荷泵在所述编程循环的至少一部分期间提供到所述电荷存储元件的编程脉冲的振幅的每n个递增增加而增加,其中n是正整数。
40、如权利要求39所述的系统,其中n具有值1。
41、如权利要求39所述的系统,其中在所述编程循环期间已发生预定数目的编程脉冲的振幅的递增增加之后,针对所述电荷泵提供的编程脉冲的振幅的每n个递增增加而增加分配用于施加所述编程脉冲的所述编程时间。
42、如权利要求41所述的系统,其中在所述编程循环期间直到已发生所述预定数目的编程脉冲的振幅的递增增加之后才增加分配用于施加所述编程脉冲的所述编程时间。
43、如权利要求38所述的系统,其中所述电荷泵响应于所述多个指示器信号而产生所述编程脉冲。
44、一种非易失性存储器系统,其包含:
多个电荷存储元件;
电荷泵,其在用于对所述多个电荷存储元件进行编程的编程循环期间顺序地提供编程脉冲,其中所述脉冲中的至少某些脉冲的每一者的振幅相对于先前脉冲而增加;及
第一电路,其产生指示所述电荷泵所提供的所述脉冲的振幅的至少一个指示器信号,所述指示器信号是在不使用所述电荷泵的任何输出的振幅的情况下产生的;
第二编程时间控制电路,其响应于所述指示器信号而产生一个或一个以上编程时间控制信号,从而致使分配用于施加所述编程脉冲的至少一个编程时间被调节到减少用于将所述多个电荷存储元件编程为预定状态的脉冲数目的值。
45、如权利要求44所述的系统,其中所述至少一个指示器信号指示所述电荷泵在所述编程循环期间提供到所述电荷存储元件的编程脉冲的数目。
46、如权利要求45所述的系统,其中所述第二编程时间控制电路响应于所述至少一个指示器信号而产生的所述编程时间控制信号致使分配用于施加所述编程脉冲的所述编程时间针对所述电荷泵在所述编程循环的至少一部分期间提供到所述电荷存储元件的每n数目的编程脉冲而增加,其中n是正整数。
47、如权利要求46所述的系统,其中n具有值1。
48、如权利要求46所述的系统,其中在所述编程循环期间在已提供预定数目的脉冲用于编程所述多个电荷存储元件之后,针对所述电荷泵提供的每n数目的编程脉冲而增加分配用于施加所述编程脉冲的所述编程时间。
49、如权利要求48所述的系统,其中在所述编程循环期间直到已提供所述预定数目的脉冲用于编程所述多个电荷存储元件之后才增加分配用于施加所述编程脉冲的所述编程时间。
50、如权利要求45所述的系统,其中所述第一电路响应于所述电荷泵的输出而产生所述至少一个指示器信号。
51、如权利要求44所述的系统,其中所述第一电路不响应于所述电荷泵的任何输出而产生所述至少一个指示器信号。
52、如权利要求51所述的系统,其中所述第二编程时间控制电路响应于所述指示器信号而产生的所述编程时间控制信号致使分配用于施加所述编程脉冲的所述编程时间针对所述电荷泵在所述编程循环的至少一部分期间提供到所述电荷存储元件的编程脉冲的振幅的每n个递增增加而增加,其中n是正整数。
53、如权利要求52所述的系统,其中n具有值1。
54、如权利要求52所述的系统,其中在所述编程循环期间已发生预定数目的编程脉冲的振幅的递增增加之后,针对所述电荷泵提供的编程脉冲的振幅的每n个递增增加而增加分配用于施加所述编程脉冲的所述编程时间。
55、如权利要求54所述的系统,其中在所述编程循环期间直到已发生所述预定数目的编程脉冲的振幅的递增增加之后才增加分配用于施加所述编程脉冲的所述编程时间。
56、如权利要求44所述的系统,其中所述电荷泵响应于所述一个或一个以上编程时间控制信号而产生所述编程脉冲。
57、如权利要求44所述的系统,其中所述至少一个指示器信号和所述一个或一个以上编程时间控制信号致使分配用于施加所述编程脉冲的所述编程时间在所述编程循环期间仅一次被调节到较高值,以便减少用于将所述多个电荷存储元件编程为预定状态的脉冲数目。
CN2007800136654A 2006-03-28 2007-03-15 用于改进编程速度的依据编程电压的编程时间调节 Expired - Fee Related CN101421796B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/391,811 US7330373B2 (en) 2006-03-28 2006-03-28 Program time adjustment as function of program voltage for improved programming speed in memory system
US11/391,811 2006-03-28
US11/392,265 2006-03-28
US11/392,265 US7327608B2 (en) 2006-03-28 2006-03-28 Program time adjustment as function of program voltage for improved programming speed in programming method
PCT/US2007/064064 WO2007112213A2 (en) 2006-03-28 2007-03-15 Program time adjustment as function of program voltage for improved programming speed

Publications (2)

Publication Number Publication Date
CN101421796A true CN101421796A (zh) 2009-04-29
CN101421796B CN101421796B (zh) 2012-01-04

Family

ID=38575070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800136654A Expired - Fee Related CN101421796B (zh) 2006-03-28 2007-03-15 用于改进编程速度的依据编程电压的编程时间调节

Country Status (2)

Country Link
US (1) US7327608B2 (zh)
CN (1) CN101421796B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634527A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN110706730A (zh) * 2015-08-06 2020-01-17 意法半导体(鲁塞)公司 用于管理eeprom存储器单元中的数据的写入周期的方法和系统
CN112116940A (zh) * 2019-06-19 2020-12-22 华邦电子股份有限公司 非易失性存储器装置和适于非易失性存储器装置的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729359B1 (ko) * 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
US7330373B2 (en) * 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
US8102187B2 (en) * 2008-05-02 2012-01-24 Texas Instruments Incorporated Localized calibration of programmable digital logic cells
US10546641B1 (en) 2018-12-07 2020-01-28 Micron Technology, Inc. Memory devices with controlled wordline ramp rates, and associated systems and methods
US11694751B2 (en) * 2019-11-30 2023-07-04 Semibrain Inc. Logic compatible flash memory programming with a pulse width control scheme

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166159A (ja) * 1985-01-18 1986-07-26 Mitsubishi Electric Corp 半導体装置
JPH01100788A (ja) * 1987-10-13 1989-04-19 Hitachi Ltd 半導体集積回路装置
US5418743A (en) * 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
JPH0773685A (ja) * 1993-09-06 1995-03-17 Hitachi Ltd 半導体不揮発性記憶装置
DE69533429T2 (de) 1995-06-07 2005-08-18 Macronix International Co. Ltd., Hsinchu Automatischer progammier-algorithmus für flash-speicher im seitenmodus mit variabler programmierimpulshöhe und -breite
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
JPH1139886A (ja) * 1997-07-14 1999-02-12 Rohm Co Ltd 半導体メモリ
US5956272A (en) * 1997-12-01 1999-09-21 Micron Technology, Inc. Programming pulse with varying amplitude
JPH11297860A (ja) * 1998-03-26 1999-10-29 Newcore Technol Inc 半導体記憶装置
US5991201A (en) * 1998-04-27 1999-11-23 Motorola Inc. Non-volatile memory with over-program protection and method therefor
JPH11328981A (ja) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd 半導体記憶装置,およびレギュレータ
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
US6040996A (en) * 1998-11-16 2000-03-21 Chartered Semiconductor Manufacturing, Ltd. Constant current programming waveforms for non-volatile memories
IT1303204B1 (it) * 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
DE60102212T2 (de) * 2000-12-29 2005-01-27 Stmicroelectronics S.R.L., Agrate Brianza Rampensignalerzeuger mit verbesserter Dynamik
JP2002237191A (ja) * 2001-02-13 2002-08-23 Seiko Instruments Inc 相補型不揮発性記憶回路
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6560152B1 (en) * 2001-11-02 2003-05-06 Sandisk Corporation Non-volatile memory with temperature-compensated data read
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
US7009883B2 (en) * 2003-02-27 2006-03-07 Broadcom Corporation Automatic programming time selection for one time programmable memory
US6937520B2 (en) * 2004-01-21 2005-08-30 Tsuyoshi Ono Nonvolatile semiconductor memory device
KR100635203B1 (ko) * 2004-05-14 2006-10-16 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 장치 및 그 구동 방법
US7110298B2 (en) * 2004-07-20 2006-09-19 Sandisk Corporation Non-volatile system with program time control
US7227783B2 (en) * 2005-04-28 2007-06-05 Freescale Semiconductor, Inc. Memory structure and method of programming

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706730A (zh) * 2015-08-06 2020-01-17 意法半导体(鲁塞)公司 用于管理eeprom存储器单元中的数据的写入周期的方法和系统
CN110634527A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN110634527B (zh) * 2018-06-25 2021-06-22 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN112116940A (zh) * 2019-06-19 2020-12-22 华邦电子股份有限公司 非易失性存储器装置和适于非易失性存储器装置的方法
CN112116940B (zh) * 2019-06-19 2023-06-13 华邦电子股份有限公司 非易失性存储器装置和适于非易失性存储器装置的方法

Also Published As

Publication number Publication date
US20070236991A1 (en) 2007-10-11
CN101421796B (zh) 2012-01-04
US7327608B2 (en) 2008-02-05

Similar Documents

Publication Publication Date Title
CN101421796B (zh) 用于改进编程速度的依据编程电压的编程时间调节
US7330373B2 (en) Program time adjustment as function of program voltage for improved programming speed in memory system
KR100879385B1 (ko) 플래시 메모리 장치 및 그것의 멀티 레벨 셀 프로그램 방법
CN102985976B (zh) 包括减小其他存储单元的影响的对非易失性存储器的编程
CN103425593B (zh) 存储器装置编程窗口调整
KR100684873B1 (ko) 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
CN109300498B (zh) 非易失性存储装置、其操作方法以及包括其的存储设备
US7602650B2 (en) Flash memory device and method for programming multi-level cells in the same
KR20100006659A (ko) 불휘발성 메모리 장치의 프로그램 방법
CN1806295A (zh) 具有一致读取和验证阈值的存储器
US8520435B2 (en) Nonvolatile memory device and method of operating the same
KR20120098164A (ko) 불휘발성 메모리 장치 및 그 동작방법
CN102187399A (zh) 使用字线耦合的用于存储器的多趟次编程
KR20120098079A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US20100302864A1 (en) Method of operating nonvolatile memory device
KR101312503B1 (ko) 개선된 프로그래밍 속도를 위해 프로그램 전압의 함수로서 프로그램 시간 조절
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof
US10762974B2 (en) One check fail byte (CFBYTE) scheme
KR20120094644A (ko) 비휘발성 메모리 시스템 및 이를 위한 프로그램 방법
US20100226171A1 (en) Method of programming nonvolatile memory device
US20230253051A1 (en) Semiconductor device and programming method
KR102649347B1 (ko) 불휘발성 메모리 장치를 프로그램하는 방법과, 상기 메모리 장치를 포함하는 시스템의 작동 방법
CN116137161A (zh) 存储器装置及操作存储器装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGIES, INC.

Free format text: FORMER OWNER: SANDISK CORPORATION

Effective date: 20121019

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121019

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20200315

CF01 Termination of patent right due to non-payment of annual fee