CN110706730A - 用于管理eeprom存储器单元中的数据的写入周期的方法和系统 - Google Patents

用于管理eeprom存储器单元中的数据的写入周期的方法和系统 Download PDF

Info

Publication number
CN110706730A
CN110706730A CN201910936527.8A CN201910936527A CN110706730A CN 110706730 A CN110706730 A CN 110706730A CN 201910936527 A CN201910936527 A CN 201910936527A CN 110706730 A CN110706730 A CN 110706730A
Authority
CN
China
Prior art keywords
voltage
pulse
high voltage
circuit
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910936527.8A
Other languages
English (en)
Other versions
CN110706730B (zh
Inventor
F·塔耶
M·巴蒂斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian Semiconductor (russell) Co
Original Assignee
Italian Semiconductor (russell) Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Italian Semiconductor (russell) Co filed Critical Italian Semiconductor (russell) Co
Publication of CN110706730A publication Critical patent/CN110706730A/zh
Application granted granted Critical
Publication of CN110706730B publication Critical patent/CN110706730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445Circuits or methods to verify correct erasure of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本公开的实施例涉及用于管理EEPROM存储器单元中的数据的写入周期的方法和系统。一种用于在电可擦除可编程只读存储器类型的至少一个存储器单元中写入至少一个数据的操作包括:至少一个通过相应的擦除或编程脉冲来对单元进行擦除或编程的步骤。写入操作的正确或错误执行通过在相应的擦除或编程步骤期间分析擦除或编程脉冲的形状来进行检查。该分析的结果表示写入操作被正确或错误地执行。

Description

用于管理EEPROM存储器单元中的数据的写入周期的方法和 系统
本申请是申请日为2016年2月23日、申请号为201610099467.5、发明名称为“用于管理EEPROM存储器单元中的数据的写入周期的方法和系统”的发明专利申请的分案申请。
本申请要求于2015年8月6日提交的第1557576号法国申请的优先权,该申请通过引用而被并入于此。
技术领域
本发明的实施方式和实施例涉及称为EEPROM存储器的电可擦除可编程只读存储器,并更为具体地涉及检查写入操作的正确或错误的执行。
发明内容
本发明有利地但并非限定性地应用到检查为包含有这些存储器中的一个或多个的设备供电的电源(例如,电池或电池单元)的电荷水平。例如听觉修复器就是这样的情况,其显示出在电池单元中特别“贪心”。此外,具有这些电池单元的电荷水平的指示器会使得可以仅在必要时更换它们,尤其可以在电荷水平不再可能例如在EEPROM存储器中正确地执行写入操作时更换它们。
根据一个实施方式和实施例,提出一种易于实施的新颖的方案,该方案用于检测在EEPROM类型的存储器单元中的写入操作的正确或错误执行并且从而提供为存储器单元及其关联电路供电的电源的电荷水平低或良好的指示。
EEPROM类型的存储器单元通常包括具有可以存储数据的浮置栅极、控制栅极、源极区域和漏极区域的晶体管。这种存储器单元利用对在晶体管的浮置栅极上电荷的非易失性存储的原理。通常,写入数据的操作或循环包括擦除步骤,之后是编程步骤。
编程通过Fowler-Nordheim效应、通过使用包括斜坡的电压脉冲完成,斜坡之后是具有通常为13-15伏数量级的高值的电压稳定阶段,并且在擦除时包括通过电子隧穿效应从浮置栅极到漏极的注入,其也通过Fowler-Nordheim效应执行;包括通过电子隧穿效应从漏极到浮置栅极的注入并且也通过使用与编程脉冲形状类似的擦除脉冲来执行。
根据一方面,提出一种用于检查在电可擦除可编程只读存储器类型的至少一个存储器单元中写入至少一个数据的操作的方法,该方法包括通过相应擦除或编程脉冲对单元进行擦除或编程的至少一个步骤。
实际上,在特定情况下,基于待写入的数据或字的逻辑值,写入操作可以仅包括擦除步骤或仅包括编程步骤。
因此,如果例如待被写入的字仅包括“0”,那么仅需要擦除步骤。
类似地,当字0F(十六进制表示法)必须由字1F代替时,擦除步骤是无意义的。
根据该方面的方法还包括在相应的擦除或编程步骤期间对擦除或编程脉冲的形状的分析,该分析的结果表示写入操作被正确或错误地执行。
因此,在现有技术中EEPROM单元被“盲目地”写入,即在实际写入操作期间写入操作是非算法性的并且没有任何检查,根据该方面的方法在写入操作(擦除步骤或编程步骤)期间通过分析相应的擦除或编程脉冲的形状来提供待被执行的检查。
此外,与在写入之后提供通过修改的读取参数来重读写入数据的传统的正确或错误写入检查相比,这种分析更易于实施。
当写入操作包括之后是对单元的编程步骤的擦除步骤时,方法进一步包括在相应的步骤期间对每一个脉冲的形状的分析,该分析的结果表示写入操作被正确或错误地执行。
额定擦除脉冲和/或额定编程脉冲包括斜坡,之后是具有额定电压的稳定阶段,然后形状分析有利地包括对稳定阶段的持续期间的确定,稳定阶段的持续时间小于限制持续时间表示写入操作被错误地执行。
根据一个实施方式,确定稳定阶段的持续时间包括确定稳定阶段的发生时刻,以及将该发生时刻与对应于相应的额定脉冲的持续时间的百分比的参考时刻进行比较,发生时刻小于或等于参考时刻表示写入操作被正确地执行,发生时刻大于参考时刻表示写入操作被错误地执行。
例如,参考时刻对应于额定脉冲的持续时间的80%。
根据另一方面,提出一种如上文限定的方法的应用,该方法用于检查为包含EEPROM类型的至少一个存储器单元的存储器装置供电的电源的电荷水平。
根据另一方面,提出一种存储器装置,该存储器装置包括:存储器板(memoryplane),其包含电可擦除可编程只读存储器类型的至少一个存储器;检查电路装置,其被配置为检查用于在至少一个存储器单元中写入至少一个数据的操作的执行,其包括通过相应的擦除或编程脉冲的单元的擦除或编程的至少一个步骤,检查电路装置包括分析电路装置,分析电路装置被配置为在相应的擦除或编程步骤期间执行擦除或编程脉冲的形状的分析,并且根据该分析的结果传递表示写入操作被正确或错误地执行的指示。
根据写入操作包括之后是对单元的编程步骤的擦除步骤的实施例,分析电路装置被配置为在相应的步骤期间执行对每一个脉冲的形状的分析,并根据该分析的结果传递表示写入操作被正确或错误地执行的指示。
根据额定擦除脉冲和/或额定编程脉冲包括之后是具有额定电压的稳定阶段的斜坡的实施例,分析电路装置包括被配置为确定稳定阶段的持续时间的确定电路装置,稳定阶段的持续时间小于限制持续时间表示写入操作被错误地执行。
根据实施例,确定电路装置包括:检测模块,其被配置为检测稳定阶段的发生时刻;比较器,其被配置为将该发生时刻与对应于相应的额定脉冲的持续时间的百分比的参考时刻进行比较,发生时刻小于或等于参考时刻表示写入操作被正确地执行,发生时刻大于参考时刻表示写入操作被错误地执行。
根据另一方面,提出一种设备,该设备包括:存储器装置,其如上文所限定;电源,其被配置成为该存储器装置供电;电平指示器,用于指示电源的电荷水平,该电平指示器包含检查电路装置。
附图说明
通过研究对非限制性的实施方式和实施例的具体描述,本发明的其它优点和特征将变得明显,在附图中:
图1至图6示意性地图示出本发明的不同实施方式和实施例。
具体实施方式
在图1中,附图标记APP表示例如听觉修复器的设备,该设备包括例如电池或电池单元的电源ALM,用于为EEPROM类型的非易失性存储器装置DIS明显供电。
存储器装置DIS还包括检查电路装置MCTRL,如将在下文更详细地看出的,该检查电路装置MCTRL被配置为检查用于在存储器装置的存储器板PM的至少一个存储器单元中写入数据的操作的执行,并且提供表示电源ALM的电荷水平的指示IND。
设备APP还包含指示电路装置MDNCH,其包含检查电路装置MCTRL,例如是微控制器,并且在存在指示器IND的情况下意图提供听觉警报,听觉警报例如特别是使用微型扬声器HP的一声或多声有规律的“哔哔”声。
实际上,并且作为非限制性示例,只要微型扬声器是安静的,则电池单元不需要充电。然而,当发出一声或多声“哔哔”声时,电池单元ALM将待被充电。
实际上,微控制器和微型扬声器通常已经存在于听觉修复器中并且还可与信号处理处理器相关联。在这种情况下,易于将“系统”声音嵌入到在耳中传递的听觉内容中,并且听觉警报可以不仅为一声或多声“哔哔”声,而且也可以例如为诸如“请为电池充电”的特定短语。
传统且本身已知的结构的存储器板PM包括EEPROM类型的存储器单元CEL。
列解码器XDCD和行解码器YDCD可以对存储器板PM进行编址。
这些解码器是通过地址移位寄存器ADRG而自己编址的。
存储器装置DIS还包括通过列编码器XDCD连接到存储器板的数据移位寄存器DRG。
地址和数据可以分别通过地址寄存器ADRG和数据寄存器DRG而被录入,并且数据可以经由数据寄存器DRG而被提取。
存储器装置DIS还包括链接到数据寄存器DRG的状态寄存器SRG。
所有电路装置由控制逻辑LG控制。
最后,高电压发生器MGHV明显地包括电荷泵及其相关联的校准器(regulation),使得可以产生通常15伏数量级的高电压,以允许用于在存储器中写入数据的操作,该写入数据的操作通常包括之后是编程步骤的擦除步骤。
这里再次指出EEPROM类型的存储器单元包括通常具有控制栅极、浮置栅极、漏极区域和源极区域的晶体管。
这种单元能够通过Fowler-Nordheim效应而被擦除并且被编程。
如上文所指示的,在这种EEPROM类型的电池单元中写入数据通常包括在编程步骤之前的擦除步骤。
在擦除步骤中,晶体管的漏极和源极被耦合到接地,并且通常具有15伏数量级的擦除值的控制电压被施加到控制栅极。
关于对单元的编程,其通常是通过将控制栅极链接到接地并且将通常也为15伏数量级的编程电压施加到漏极而被执行。关于源极,源极可以被保持为浮置或预充电到非零预充电电压。
尽管EEPROM类型的存储器单元具有两个主操作模式,即读取模式和写入模式,但是当电源电压Vdd降低到非常低的电平时写入操作首先发生缺陷。实际上,擦除步骤或编程步骤需要通过多个电荷泵级来内部地产生通常15伏的高电压。
因此,读取操作可能在高至1.3伏时在功能上是正确的,而写入操作通常在高至1.6伏时被认为是正确的,并且然后从1.6伏到1.4伏可能是降级的,并且在低于1.4伏时立即被认为是有缺陷的。
此外,在降级操作模式下被写入的单元、在时刻t=0可以被正确地读取,然后在此之后是有缺陷的。
图2图示出了通过使用之后是编程脉冲IMP2的擦除脉冲IMP1执行的写入操作。基本上等于脉冲IMP1和IMP2的持续时间的总和的写入操作的持续时间的最大值被包括在存储器的规格中。
每个电压/时间脉冲显示了控制针对单元的隧道电流的斜坡,之后是通常处于15伏的额定电平的稳定阶段PLT。
图3是脉冲IMP1或IMP2中之一的放大图,并且这里该脉冲IMPN表示具有额定特性的稳定阶段PLTN的梯形形状的额定脉冲。在额定的情况下,脉冲IMPN的持续时间是固定的,例如等于1.5ms,并且平稳阶段PLTN的持续时间为例如等于1ms。
如上面所指示的,尽管写入操作通常包括之后是编程步骤的擦除步骤,但在特定情况下可能仅需要单独一个擦除或编程步骤以在存储器中写入字。
因此,如果待被写入的字仅包括“0”,那么仅需要擦除步骤。
类似地,当字0F(十六进制表示法)必须由字1F代替时,擦除步骤是无意义的。
如上面所指示的,允许产生脉冲IMP1和/或IMP2的高电压发生发生器包括一个或多个电荷泵阶级,其与包括例如振荡器的电荷泵校准器相关联。
校准器使得可以检查电荷泵的输出电压。当电荷泵的输出超过高参考时,振荡器停止。然后电荷泵的输出电压开始由于电荷而衰减。一旦电荷泵的输出电压小于低参考,则振荡器重新启动。低参考和高参考之间的电压差(滞回)确保了稳定性。该电压差例如为100毫伏的数量级。
例如,电荷泵的校准电平为例如15伏的稳定阶段PLT的电压水平。电荷泵例如由接收稳定阶段电压作为输入的模拟积分器产生。
脉冲(斜坡+稳定阶段)的持续时间由模拟或数字计时器控制。
以指示的方式,数字计时器可以包括连接到计数器的固定频率的振荡器。当电荷泵开始时计数器开始,并且计数的结束标志了脉冲的结束。
如通常实践的是,由电荷泵级和相关联的校准器产生的编程或擦除脉冲被应用到显示有电容电荷和泄漏电流的电路。
当电源电压下降时,来自电荷泵的扇出大幅下降。
此外,当来自电荷泵的扇出为低时,其电流例如可以小于电容电荷所需的电流,在这种情况下斜坡显示如图4所示的类型、缓慢下降并且为弯曲的形状,稳定阶段自然地缩短。
当来自电荷泵的扇出为低时,其电流还可以小于泄漏电流,并且然后将不达到稳定阶段的额定电压。
这两种备选方案还可以被汇总。
根据本发明的一方面,用于在存储器单元中写入数据的操作的正确或错误执行,或更通常地,在存储器板PM中写入至少一个字的正确或错误执行将通过在写入操作期间分析在擦除和/或编程步骤期间相应的擦除脉冲和/或编程脉冲的形状而被检查。
在这方面,该形状分析可以通过确定相应的脉冲的稳定阶段的持续时间而有利地执行。
因此,具有比限制持续时间小的持续时间的稳定阶段表示写入操作被错误地执行。
为了确定该稳定阶段持续时间,可以例如确定稳定阶段的发生时刻,即,斜坡结束的时刻,即脉冲的电压水平达到稳定阶段的水平的时刻。
此外,这可能是明显地因为擦除或编程脉冲发生电路装置可以检测稳定阶段达到的时刻,即在斜坡期间脉冲的瞬时幅值达到脉冲的最大幅值(其是稳定阶段的最大幅值)的固定设定点的时刻。
然后可以将该发生时刻与对应于相应的脉冲的持续时间的百分比(例如额定脉冲的持续时间的80%)的参考时刻进行比较。
此外,如果该发生时刻小于或等于参考时刻,那么写入操作的执行被认为是正确的,而如果该发生时刻大于参考时刻,那么写入操作的执行被认为是错误的。
这将具体参照图4和图5更详细地进行描述。
在这些附图中,考虑存在导致电荷泵的限制的低电源电压情形。
如上文所解释的,那么斜坡比额定情况的直线形斜坡更慢且具有电阻-电容电路RC的充电曲线的形状。
在这两个附图中,treg表示稳定阶段的发生时刻并且tref表示等于脉冲的额定持续时间的百分比例如1.5ms的80%的参考时刻。
在图4中,可看出脉冲IMPB的稳定阶段PLTB的发生时刻treg处于时刻tref之前。在这种情况下,稳定阶段PLTB的持续时间被认为足以确保在存储器中正确写入字。
在这种情形下,写入操作因此被认为正确地执行。
相对而言,在图5中,脉冲IMPM的稳定阶段PTM的发生时刻treg处于参考时刻tref之后。
因此,稳定阶段PLTM的持续时间不足以确保在存储器中正确写入字并且因此写入操作被认为错误地执行。
参考时刻tref例如在存储器特性化阶段期间在工厂中被确定。
实际上,如图6中所示,被配置为分析擦除和/或编程脉冲的分析电路装置MAL包括被配置为从组件PCH(电荷泵+校准器)的输出电压中来检测时刻treg的检测模块MCM。
在该时刻,计数器CPT的值被读取并且例如被存储在触发器中。
然后比较器CMP将计数器的该值与参考时刻tref进行比较并且然后传递表示写入操作被正确或错误地执行的指示IND。
该指示IND可以例如是比特,该比特采用值“1”来表示写入操作被错误地执行而采用值“0”来表示写入操作被正确地执行。
因此,如果通过具有值等于1024的计数器来反映例如擦除和/或写入脉冲的额定持续时间,则时刻tref可以被认为等同于等于800的计数器值。
比特IND的值可以通过使用例如状态寄存器SRG中存在的状态字的未使用的比特中的一个、经由STI类型的总线而可访问。
该比特IND可以是每次设备APP的操作停止时被重设为“0”的易失性比特。
如上面所指示的,当与EEPROM存储器相关联的微控制器检测到存在等于“1”的比特IND时,其然后可以做出决定以经由扬声器HP发出一声或多声“哔哔”声和/或特定短语,以向用户指示电池紧急需要充电。微控制器还可以做出决定以防止EEPROM存储器中的任何新的写入命令以便避免任何故障。

Claims (21)

1.一种方法,包括:
激活高电压发生器以产生电压脉冲,所述高电压发生器从电源接收所述高电压发生器的输入电压;
分析所述电压脉冲的形状;以及
基于所述分析所述电压脉冲的所述形状,确定所述高电压发生器的所述输入电压是低或者良好。
2.根据权利要求1所述的方法,其中所述分析所述电压脉冲的形状包括:确定所述高电压发生器的输出达到预定电压阈值的时间。
3.根据权利要求2所述的方法,其中所述确定所述高电压发生器的所述输入电压是低或者良好包括:
比较所确定的所述时间与预定时间;
当所确定的所述时间比所述预定时间长时,确定所述高电压发生器的所述输入电压为低;并且
当所确定的所述时间比所述预定时间短或相等时,确定所述高电压发生器的所述输入电压为良好。
4.根据权利要求2所述的方法,其中所述预定电压阈值包括15V。
5.根据权利要求1所述的方法,其中所述分析所述电压脉冲的所述形状包括:确定所述电压脉冲的稳定阶段的时间。
6.根据权利要求5所述的方法,其中所述确定所述高电压发生器的所述输入电压是低或者良好包括:
比较所确定的所述稳定阶段的所述时间与预定稳定阶段时间;
当所确定的所述稳定阶段的所述时间比所述预定稳定阶段时间短时,确定所述高电压发生器的所述输入电压为低;并且
当所确定的所述稳定阶段的所述时间比所述预定稳定阶段时间长或相等时,确定所述高电压发生器的所述输入电压为良好。
7.根据权利要求6所述的方法,其中所述预定稳定阶段时间包括所生成的脉冲的具有典型输入电压的稳定阶段时间的80%。
8.根据权利要求1所述的方法,其中所述电压脉冲用于将数据写入到存储器单元。
9.根据权利要求1所述的方法,进一步包括:
基于所述确定所述高电压发生器的所述输入电压是低或者良好来提供所述高电压发生器的所述输入电压是低或者良好的指示。
10.一种电路,包括
第一电路装置;
电荷泵,被配置为提供电压脉冲,所述电荷泵包括:
输入电压节点,被配置为被耦合到电源;以及
输出电压节点,被耦合到所述第一电路装置;以及
检查电路装置,所述检查电路装置被配置为:基于所述电压脉冲的形式,确定所述输入电压节点的电压是低或者良好。
11.根据权利要求10所述的电路,其中所述第一电路装置包括存储器装置。
12.根据权利要求11所述的电路,其中所述电压脉冲被用于对所述存储器装置进行编程。
13.根据权利要求10所述的电路,其中所述检查电路装置包括计时器。
14.根据权利要求13所述的电路,其中所述计时器是数字计时器。
15.根据权利要求10所述的电路,其中:
所述电压脉冲包括稳定阶段;以及
所述检查电路装置被配置为:基于所述稳定阶段的持续时间,确定所述输入电压节点的所述电压是低或者良好。
16.根据权利要求10所述的电路,进一步包括所述电源。
17.根据权利要求16所述的电路,其中所述电源包括电池。
18.根据权利要求17所述的电路,其中所述检查电路装置进一步被配置为指示所述电池的电荷水平。
19.一种装置,包括:
第一电路装置;
高电压发生器,被耦合到所述第一电路装置,所述高电压发生器被配置为生成脉冲;
电池,被耦合到所述高电压发生器;以及
检查电路装置,所述检查电路装置被配置为:基于所述脉冲的形状,确定所述电池的电荷水平。
20.根据权利要求19所述的装置,其中:
所述第一电路装置包括非易失性存储器单元;以及
所述高电压发生器包括电荷泵。
21.根据权利要求20所述的装置,其中所述非易失性存储器单元包括EEPROM。
CN201910936527.8A 2015-08-06 2016-02-23 用于管理eeprom存储器单元中的数据的写入周期的方法和系统 Active CN110706730B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1557576 2015-08-06
FR1557576A FR3039921B1 (fr) 2015-08-06 2015-08-06 Procede et systeme de controle d'une operation d'ecriture d'une donnee dans une cellule-memoire du type eeprom
CN201610099467.5A CN106448731B (zh) 2015-08-06 2016-02-23 用于管理eeprom存储器单元中的数据的写入周期的方法和系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610099467.5A Division CN106448731B (zh) 2015-08-06 2016-02-23 用于管理eeprom存储器单元中的数据的写入周期的方法和系统

Publications (2)

Publication Number Publication Date
CN110706730A true CN110706730A (zh) 2020-01-17
CN110706730B CN110706730B (zh) 2024-07-12

Family

ID=

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172338A (en) * 1989-04-13 1992-12-15 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5371709A (en) * 1993-04-01 1994-12-06 Microchip Technology Incorporated Power management system for serial EEPROM device
JP2000021184A (ja) * 1998-07-02 2000-01-21 Texas Instr Inc <Ti> 多重レベル・セル・フラッシュ・メモリ・デバイスをプログラムおよび安定化するための方法とデバイス
US6421757B1 (en) * 1998-09-30 2002-07-16 Conexant Systems, Inc Method and apparatus for controlling the programming and erasing of flash memory
CN1832034A (zh) * 2004-12-20 2006-09-13 三星电子株式会社 用于产生高电压的方法和电路以及相关的半导体存储器件
US20070153593A1 (en) * 2005-12-29 2007-07-05 Jian Chen Systems for continued verification in non-volatile memory write operations
CN101040344A (zh) * 2004-08-17 2007-09-19 爱特梅尔股份有限公司 用于可编程存储器的自适应编程延迟电路
CN101123118A (zh) * 2006-06-21 2008-02-13 意法半导体股份有限公司 用于电编程半导体存储单元的方法及电路
CN101345088A (zh) * 2007-05-14 2009-01-14 桑迪士克Il有限公司 使用综合特征来测量存储器中的阈值电压分布
CN101421796A (zh) * 2006-03-28 2009-04-29 桑迪士克股份有限公司 用于改进编程速度的依据编程电压的编程时间调节
US20100074015A1 (en) * 2008-09-22 2010-03-25 Micron Technology, Inc. Sensing for memory read and program verify operations in a non-volatile memory device
US20130265841A1 (en) * 2012-03-19 2013-10-10 Sandisk Technologies Inc. Immunity Against Temporary and Short Power Drops in Non-Volatile Memory

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5172338A (en) * 1989-04-13 1992-12-15 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5371709A (en) * 1993-04-01 1994-12-06 Microchip Technology Incorporated Power management system for serial EEPROM device
JP2000021184A (ja) * 1998-07-02 2000-01-21 Texas Instr Inc <Ti> 多重レベル・セル・フラッシュ・メモリ・デバイスをプログラムおよび安定化するための方法とデバイス
US6421757B1 (en) * 1998-09-30 2002-07-16 Conexant Systems, Inc Method and apparatus for controlling the programming and erasing of flash memory
CN101040344A (zh) * 2004-08-17 2007-09-19 爱特梅尔股份有限公司 用于可编程存储器的自适应编程延迟电路
CN1832034A (zh) * 2004-12-20 2006-09-13 三星电子株式会社 用于产生高电压的方法和电路以及相关的半导体存储器件
US20070153593A1 (en) * 2005-12-29 2007-07-05 Jian Chen Systems for continued verification in non-volatile memory write operations
CN101421796A (zh) * 2006-03-28 2009-04-29 桑迪士克股份有限公司 用于改进编程速度的依据编程电压的编程时间调节
CN101123118A (zh) * 2006-06-21 2008-02-13 意法半导体股份有限公司 用于电编程半导体存储单元的方法及电路
CN101345088A (zh) * 2007-05-14 2009-01-14 桑迪士克Il有限公司 使用综合特征来测量存储器中的阈值电压分布
US20100074015A1 (en) * 2008-09-22 2010-03-25 Micron Technology, Inc. Sensing for memory read and program verify operations in a non-volatile memory device
US20130265841A1 (en) * 2012-03-19 2013-10-10 Sandisk Technologies Inc. Immunity Against Temporary and Short Power Drops in Non-Volatile Memory

Also Published As

Publication number Publication date
US20170040060A1 (en) 2017-02-09
US9576670B1 (en) 2017-02-21
CN106448731A (zh) 2017-02-22
DE102016104343A1 (de) 2017-02-09
US9455034B1 (en) 2016-09-27
CN106448731B (zh) 2019-10-25
FR3039921A1 (fr) 2017-02-10
FR3039921B1 (fr) 2018-02-16
DE102016104343B4 (de) 2021-03-04

Similar Documents

Publication Publication Date Title
TW200910350A (en) Non-volatile memory having a dynamically adjustable soft program verify voltage level and method therefor
US8995202B2 (en) Test flow to detect a latent leaky bit of a non-volatile memory
JP3098486B2 (ja) 不揮発性半導体記憶装置
TW201933344A (zh) 半導體記憶體裝置與半導體記憶體裝置的操作方法
CN103578544A (zh) 调整nvm单元编程/擦除操作的偏置条件以降低性能退化的方法和系统
US9343172B2 (en) Extended protection for embedded erase of non-volatile memory cells
US9576670B1 (en) Method and system for managing a writing cycle of a data in a EEPROM memory cell
US6331949B1 (en) Circuit for storing and latching defective address data for a nonvolatile semiconductor memory device having redundant function
US8289773B2 (en) Non-volatile memory (NVM) erase operation with brownout recovery technique
CN108172250A (zh) 高速和低功率读出放大器
US7453732B2 (en) Method for programming memory cells including transconductance degradation detection
CN107045888B (zh) 数据擦除方法
JP2006313611A (ja) メモリ装置の消去電圧のディスチャージ方法及びそのディスチャージ回路
JP2011253579A (ja) 半導体記憶装置
US8713406B2 (en) Erasing a non-volatile memory (NVM) system having error correction code (ECC)
CN110706730B (zh) 用于管理eeprom存储器单元中的数据的写入周期的方法和系统
CN111933209B (zh) 半导体装置
US7382663B2 (en) Erase voltage generator circuit for providing uniform erase execution time and nonvolatile memory device having the same
CN110910939B (zh) 存储单元的阈值调整方法、装置、存储设备和存储介质
KR101034444B1 (ko) 불휘발성 메모리 소자 및 이의 동작 방법
TW479356B (en) Circuit for performing the erasing procedure onto reference cell array of the split-gate flash memory device
JP2008257804A (ja) 半導体装置
KR101024334B1 (ko) 플래시 기억 장치의 과소거 방지 회로 및 그 방법
KR20070003038A (ko) 반도체 장치의 초기화신호 발생회로
TWI239012B (en) Overerase correction in flash EEPROM memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant