KR101034444B1 - 불휘발성 메모리 소자 및 이의 동작 방법 - Google Patents

불휘발성 메모리 소자 및 이의 동작 방법 Download PDF

Info

Publication number
KR101034444B1
KR101034444B1 KR1020090135634A KR20090135634A KR101034444B1 KR 101034444 B1 KR101034444 B1 KR 101034444B1 KR 1020090135634 A KR1020090135634 A KR 1020090135634A KR 20090135634 A KR20090135634 A KR 20090135634A KR 101034444 B1 KR101034444 B1 KR 101034444B1
Authority
KR
South Korea
Prior art keywords
program
erase voltage
data
erase
count data
Prior art date
Application number
KR1020090135634A
Other languages
English (en)
Inventor
유병성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090135634A priority Critical patent/KR101034444B1/ko
Application granted granted Critical
Publication of KR101034444B1 publication Critical patent/KR101034444B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자 및 이의 동작 방법에 관한 것으로, 프로그램 데이터를 저장하는 노멀 메모리 셀부와 프로그램 동작 횟수 데이터를 저장하는 캠셀부를 포함하는 메모리 블럭과, 프로그램 동작시 프로그램 명령 신호를 카운팅하여 프로그램 횟수 데이터를 생성하는 카운터와, 상기 프로그램 동작시 상기 노멀 메모리 셀부의 프로그램 동작을 제어하고, 소거 동작시 상기 캠셀부에 저장된 상기 프로그램 동작 횟수 데이터를 독출하여 소거 전압 제어 신호를 출력하는 마이크로 컨트롤러, 및 상기 소거 전압 제어 신호에 응답하여 소거 전압의 전위 레벨을 조절하여 출력하는 펌프 회로를 포함하는 불휘발성 메모리 소자 및 이의 동작 방법을 제공한다.
프로그램 횟수, 소거 전압, 문턱 전압

Description

불휘발성 메모리 소자 및 이의 동작 방법{Nonvolatile memory device and method for operating the same}
본 발명은 불휘발성 메모리 소자 및 이의 동작 방법에 관한 것으로, 특히 문턱 전압 분포가 변화하는 것을 억제하는 불휘발성 메모리 소자 및 이의 동작 방법에 관한 것이다.
최근에는, 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발하게 진행되고 있다. 여기서, 프로그램이라함은 데이터를 메모리 셀에 기입(write)하는 동작을 가리키며, 소거라 함은 메모리 셀에 기입된 데이터를 제거하는 동작을 가리킨다.
불휘발성 메모리 소자 중 낸드형 플래시 메모리 소자(NAND-type flash memory device)의 프로그램 및 소거 동작은 F-N 터널링(tunneling) 방식을 이용하여 플로팅 게이트(floating gate)에 전자를 주입하거나 방출하면서 메모리 셀의 문턱전압(threshold Voltage, Vt)을 제어함으로써 이루어진다.
도 1a는 불휘발성 메모리 소자의 메모리 셀에 프로그램 및 소거 동작이 반복적으로 실시될때 전하들이 트랩되는 것을 나타내는 도면이다.
도 1b는 불휘발성 메모리 소자의 메모리 셀에 프로그램 및 소거 동작이 반복적으로 실시될때 문턱 전압 분포가 변동되는 것을 나타내는 그래프이다.
상술한 F-N 터널링 방식을 이용하여 프로그램 동작 및 소거 동작이 반복적으로 실시되면, 메모리 셀의 터널 절연막, 플로팅 게이트, 및 유전체막 내에 전자(electron)들이 트랩(trap)되게 되고, 이로 인해 메모리 셀의 문턱전압(threshold Voltage; Vt)이 변동(shift)하여 데이터 독출(read)시 원래 메모리 셀에 저장된 데이터를 잘못 인식하게 되는 경우가 발생하게 된다. 즉, 메모리 셀의 신뢰성이 저하되는 문제를 초래하게 된다.
메모리 셀의 문턱전압의 변동은 사이클링(cycling)에 의한 반복적인 F-N 터널링 과정에 의해 터널 절연막, 플로팅 게이트, 및 유전체막 내에 트랩되는 전자들에 의해 발생된다. 여기서, 사이클링이란 프로그램 동작과 소거 동작을 반복적으로 수행하는 과정을 말한다. 메모리 셀의 문턱전압의 변동을 방지하기 위해서는 프로그램 동작 및 소거 동작시 바이어스(bias) 조건(즉, 바이어스 전압)을 제어하여야 한다.
본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리 소자의 프로그램 동작시 캠셀부에 프로그램 횟수에 대한 데이터를 저장하고, 소거 동작시 캠셀부에 저장된 프로그램 횟수 데이터를 독출하여 이를 이용하여 소거 전압의 전위를 제어함으로써, 프로그램 및 소거 사이클링에 의해 발생된 터널 절연막내의 트랩 전하들을 제거하여 메모리 셀의 문턱전압 변동을 억제하는 불휘발성 메모리 소자 및 이의 동작 방법에 관한 것이다.
본 발명의 일실시 예에 따른 불휘발성 메모리 소자는 프로그램 데이터를 저장하는 노멀 메모리 셀부와 프로그램 동작 횟수 데이터를 저장하는 캠셀부를 포함하는 메모리 블럭과, 프로그램 동작시 프로그램 명령 신호를 카운팅하여 프로그램 횟수 데이터를 생성하는 카운터와, 상기 프로그램 동작시 상기 노멀 메모리 셀부의 프로그램 동작을 제어하고, 소거 동작시 상기 캠셀부에 저장된 상기 프로그램 동작 횟수 데이터를 독출하여 소거 전압 제어 신호를 출력하는 마이크로 컨트롤러, 및 상기 소거 전압 제어 신호에 응답하여 소거 전압의 전위 레벨을 조절하여 출력하는 펌프 회로를 포함한다.
본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 동작 방법은 프로그램 명령이 입력되는 단계와, 해당 메모리 블럭의 프로그램 횟수를 카운팅하여 프로그램 횟수 데이터를 생성하는 단계와, 상기 해당 메모리 블럭에 프로그램 데이터를 프로그램하는 동시에 상기 해당 메모리 블럭의 캠셀부에 상기 프로그램 횟수 데이터를 프로그램하는 단계와, 소거 명령이 입력되는 단계와, 상기 캠셀부에 프로그램된 상기 프로그램 횟수 데이터를 독출하는 단계와, 상기 프로그램 횟수 데이터를 이용하여 전위 레벨이 설정된 소거 전압을 생성하는 단계, 및 상기 소거 전압을 상기 해당 메모리 블럭의 노멀 메모리 셀 블럭에 인가하는 단계를 포함한다.
상기 프로그램 횟수 데이터를 이용하여 전위 레벨이 설정된 소거 전압을 생성하는 단계는 상기 프로그램 횟수 데이터와 설정된 프로그램 횟수를 비교하는 단계와, 상기 프로그램 횟수 데이터가 상기 설정된 프로그램 횟수보다 작을 경우 초기 설정된 소거 전압을 출력하는 단계와, 상기 프로그램 횟수 데이터가 상기 설정된 프로그램 횟수보다 클 경우 상기 설정된 프로그램 횟수를 일정 횟수 만큼 증가시키는 단계와, 상기 프로그램 횟수 데이터와 상기 일정 횟수 만큼 증가된 새로운 설정 프로그램 횟수와 비교하는 단계;
상기 프로그램 횟수 데이터가 상기 새로운 설정 프로그램 횟수보다 작을 경우 상기 초기 설정된 소거 전압을 제1 스텝 전위만큼 상승시켜 상기 소거 전압으로 출력하는 단계, 및 상기 프로그램 횟수 데이터가 상기 새로운 설정 프로그램 횟수보다 클 경우 상기 초기 설정된 소거 전압을 상기 스텝 전위보다 큰 제2 스텝 전위만큼 상승시켜 상기 소거 전압으로 출력하는 단계를 포함한다.
상기 해당 메모리 블럭의 프로그램 횟수를 카운팅하는 단계는 상기 프로그램 명령 신호에 따른 프로그램 동작 신호를 카운팅하여 상기 프로그램 횟수를 카운팅하여 상기 프로그램 횟수 데이터를 생성한다.
본 발명의 일실시 예에 따르면, 불휘발성 메모리 소자의 프로그램 동작시 캠셀부에 프로그램 횟수에 대한 데이터를 저장하고, 소거 동작시 캠셀부에 저장된 프로그램 횟수 데이터를 독출하여 이를 이용하여 소거 전압의 전위를 제어함으로써, 프로그램 및 소거 사이클링에 의해 발생된 터널 절연막내의 트랩 전하들을 제거하여 메모리 셀의 문턱전압 변동을 억제하는 불휘발성 메모리 소자 및 이의 동작 방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자를 나타내는 구성도이다.
도 2를 참조하면, 메모리 블럭(100), 페이지 버퍼부(200), 카운팅 래치(300), 마이크로 컨트롤러(400), 카운터(500), 펌프 회로(600), 고전압 스위치(700), 및 X 디코더(800)를 포함한다.
메모리 블럭(100)은 노멀 메모리 셀부(110) 및 캠셀부(120)를 포함한다. 노멀 메모리 셀부(110)은 프로그램 데이터를 저장하는 다수의 메모리 셀들을 포함한다. 캠셀부(120)는 불휘발성 메모리 소자의 정보 데이터가 저장되며, 본원 발명의 실시 예에서는 프로그램 동작 횟수를 나타내는 프로그램 횟수 데이터가 저장된다.
페이지 버퍼부(200)는 프로그램 동작시 마이크로 컨트롤러(400)에 의해 제어되어 프로그램 데이터를 전송받아 저장한 후, 메모리 블럭(100)의 노멀 메모리 셀부(110) 및 캠셀부(120)에 데이터를 전송한다. 또한 페이지 버퍼부(200)는 소거 동작시 캠셀부(120)에 저장된 프로그램 횟수 데이터를 센싱하여 카운팅 래치(300)로 출력한다.
카운팅 래치(300)는 프로그램 동작시 카운터(500)에서 출력된 프로그램 횟수 데이터를 전송받아 임시 저장한 후, 이를 페이지 버퍼부(200)으로 출력하여 캠셀부(120)에 데이터가 프로그램되도록 한다. 또한 카운팅 래치(300)는 소거 동작시 페이지 버퍼부(200)을 통해 프로그램 횟수 데이터를 전송받아 이를 마이크로 컨트롤러(400)로 출력한다.
카운터(500)는 프로그램 동작시 마이크로 컨트롤러(400)에서 출력되는 프로그램 신호를 카운팅하여 프로그램 횟수 데이터를 생성하고, 이를 카운팅 래치(300)로 출력한다.
마이크로 컨트롤러(400)는 프로그램 동작시 프로그램 명령 신호를 클럭 신호로 하여 카운터(500)로 출력하고 페이지 버퍼부(200)의 프로그램 동작을 제어한다. 또한 마이크로 컨트롤러(400)는 소거 동작시 카운팅 래치(300)으로 부터 출력된 출력 비트 신호(BIT_OUT)에 응답하여 펌프 인에이블 신호(PUMP_EN) 및 다수의 제어 신호(CTL<7:0>)를 출력한다.
펌프 회로(600)는 펌프 인에이블 신호(PUMP_EN) 및 다수의 제어 신호(CTL<7:0>)에 응답하여 프로그램 동작시 프로그램 전압(Vpgm)을 생성하고, 소거 동작시 소거 전압(Vera)을 생성하여 출력한다.
고전압 스위치(700)는 펌프 회로(600)으로 부터 프로그램 전압(Vpgm) 또는 소거 전압(Vera)을 인가받아 이를 X-디코더(800)로 출력한다.
X-디코더(800)는 고전압 스위치(700)에 의해 전송받은 프로그램 전압(Vpgm) 또는 소거 전압(Vera)을 메모리 블럭(100)의 선택된 워드라인 또는 메모리 블럭의 P웰에 인가하여 프로그램 동작 또는 소거 동작을 진행한다.
도 3은 본 발명의 일실시 예에 따른 카운팅 래치(300)의 상세 회로도이다.
도 3을 참조하면, 카운팅 래치(300)는 다수의 NMOS 트랜지스터(NM1 내지 NM3), 인버터(IV1 내지 IV3)를 포함한다.
인버터(IV1 및 IV2)는 제1 노드(A)와 제2 노드(B) 사이에 역방향 병렬 연결되어 래치 구조를 이룬다. 따라서, 인버터(IV1 및 IV2)는 제1 노드(A) 또는 제2 노드(B)를 통해 입력된 데이터를 임시 저장한다. NMOS 트랜지스터(NM1)는 제1 노드(A)와 출력 노드(C) 사이에 연결되고, 제1 데이터 로드 신호(DATALOAD)에 응답하 여 제1 노드(A)와 출력 노드(C)를 연결한다. 카운팅 래치(300)의 데이터 로딩 동작시에는 출력 노드(C)는 접지 전원(Vss)과 연결되어 있는 것이 바람직하다. MOS 트랜지스터(NM2)는 제2 노드(B)와 출력 노드(C) 사이에 연결되고, 제2 데이터 로드 신호(DATALOAD_N)에 응답하여 제2 노드(B)와 출력 노드(C)를 연결한다. 제1 데이터 로드 신호(DATALOAD)와 제2 데이터 로드 신호(DATALOAD_N)는 서로 반전된 로직 관계를 갖는 신호이다. 제1 데이터 로드 신호(DATALOAD)와 제2 데이터 로드 신호(DATALOAD_N)는 페이지 버퍼부(200)에 저장된 프로그램 횟수 데이터에 따라 제어되는 신호이다. 인버터(IV3)는 제2 노드(B)와 연결되고, 제2 노드(B)의 전위 신호를 반전시켜 출력한다. NMOS 트랜지스터(NM3)는 인버터(IV3)와 출력 노드(C) 사이에 연결되고, 독출 신호(READING)에 응답하여 인버터(IV3)의 출력 신호를 출력 비트 신호(BIT_OUT)로 출력한다.
도 4는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 동작 방법을 설명하기 위한 순서도이다.
도 2 내지 도 4를 참조하여, 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 동작 방법을 설명하면 다음과 같다.
마이크로 컨트롤러(400)에 프로그램 명령이 입력된다.(410) 이로 인해 마이크로 컨트롤러(400)는 페이지 버퍼부(200)에 프로그램 데이터 및 프로그램 제어 신호를 출력한다. 이때 마이크로 컨트롤러(400)는 프로그램 명령 신호를 클럭 신호로 하여 카운터(500)로 출력한다.
카운터(500)는 마이크로 컨트롤러(400)에서 출력되는 클럭 신호를 이용하여 카운팅 동작을 실시하여 현 실시하는 프로그램 동작이 몇번째 프로그램 동작인지에 대한 정보를 갖는 프로그램 횟수 데이터를 생성하고, 이를 카운팅 래치(300)로 출력한다.(420)
카운팅 래치(300)는 카운터(500)로 부터 전송받은 프로그램 횟수 데이터를 임시 래치한 후 이를 페이지 버퍼부(200)로 출력한다.
따라서 페이지 버퍼부(200)는 마이크로 컨트롤러(400)를 통해 전송받은 프로그램 데이터와 카운팅 래치(300)를 통해 전송받은 프로그램 횟수 데이터를 전송받아 저장한다. 이 후, 프로그램 동작을 진행하여 프로그램 데이터를 노멀 메모리 셀부(110)에 프로그램하고, 프로그램 횟수 데이터를 캠셀부(120)에 저장한다.(430)
프로그램 동작 완료 후 소거 동작을 진행할 경우, 소거 명령 신호가 마이크로 컨트롤러(400)에 입력된다.(440)
마이크로 컨트롤러(400)는 페이지 버퍼부(200)를 제어하여 캠셀부(120)에 저장된 프로그램 횟수 데이터를 독출한다. 독출된 프로그램 횟수 데이터는 카운팅 래치(300)를 통해 마이크로 컨트롤러(400)에 입력된다.(450) 마이크로 컨트롤러(400)는 입력된 프로그램 횟수 데이터에 따라 다수의 제어 신호(CTRL<7:0>) 및 펌프 인에이블 신호(PUMP_EN)를 출력한다.
펌프 회로(600)는 펌프 인에이블 신호(PUMP_EN)에 응답하여 활성화되고, 다수의 제어 신호(CTRL<7:0>)에 응답하여 소거 전압(Vera)의 전위 레벨을 결정하여 출력한다.
출력된 소거 전압(Vera)은 고전압 스위치(700), 및 X 디코더(800)를 통해 메 모리 블럭(100)에 인가된다.
상술한 방법에 따르면 해당 메모리 블럭(100)의 프로그램 동작이 반복 될수록 메모리 셀에 전하들이 트랩되는 드그레데이션(Degradation) 현상이 증가하여 문턱 전압값이 증가하므로, 이를 보상하기 위하여 소거 전압(Vera)을 증가시켜 소거 동작을 진행할 수 있다. 이로 인하여 문턱 전압 분포 변동이 억제된다.
도 5는 본 발명의 일실시 예에 따른 프로그램 횟수 데이터에 따라 소거 전압을 설정하는 방법을 설명하기 위한 순서도이다.
도 2 및 5를 참조하면, 캠셀부(120)에 저장된 프로그램 횟수 데이터를 독출하여 마이크로 컨트롤러로 전송한다.(510)
마이크로 컨트롤러(400)는 설정된 프로그램 횟수와 독출된 프로그램 횟수 데이터를 비교한다.(520) 프로그램 횟수 데이터가 설정된 프로그램 횟수보다 작을 경우 초기 설정된 소거 전압이 출력되도록 제어 신호(CTL<7:0>)를 출력한다.(530)
프로그램 횟수 데이터가 설정된 프로그램 횟수보다 클 경우, 설정된 프로그램 횟수를 증가시켜 프로그램 횟수 데이터와 재 비교하고(540), 독출된 프로그램 횟수 데이터가 증가된 설정 프로그램 횟수보다 작을 경우 초기 설정된 소거 전압보다 일정 전위△V만큼 상승된 소거 전압이 출력되도록 제어 신호(CTL<7:0>)를 출력한다.(550)
프로그램 횟수 데이터가 증가된 설정 프로그램 횟수보다보다 클 경우, 설정된 프로그램 횟수를 다시한번 증가시켜 프로그램 횟수 데이터와 재 비교하고(560), 독출된 프로그램 횟수 데이터가 다시한번 증가된 설정 프로그램 횟수보다 작을 경 우 초기 설정된 소거 전압보다 일정 전위(2△V)만큼 상승된 소거 전압이 출력되도록 제어 신호(CTL<7:0>)를 출력한다.(570)
프로그램 횟수 데이터가 다시한번 증가된 설정 프로그램 횟수보다보다 클 경우 초기 소거 전압보다 일정 전위(n△V)만큼 상승된 소거 전압이 출력되도록 제어 신호(CTL<7:0>)를 출력한다.(580)
본 발명의 일실시 예에서는 3번의 비교 동작만을 설명하였으나, 비교 동작을 증가시켜 프로그램 횟수에 따라 소거 전압을 설정하는 것이 바람직하다. 또한 비교 동작의 간소화를 위해 설정된 프로그램 횟수를 증가시킬때 1이 아닌 10 또는 100회씩 상승하도록 설정할 수 있다.
이 후, 설정된 소거 전압을 메모리 블럭에 인가하여 소거 동작을 진행한다.(590)
상술한 방법에 따르면 해당 메모리 블럭(100)의 프로그램 동작이 반복 될수록 메모리 셀에 전하들이 트랩되는 드그레데이션(Degradation) 현상이 증가하여 문턱 전압값이 증가하므로, 이를 보상하기 위하여 소거 전압(Vera)을 증가시켜 소거 동작을 진행할 수 있다. 이로 인하여 문턱 전압 분포 변동이 억제된다.
도 1a는 불휘발성 메모리 소자의 메모리 셀에 프로그램 및 소거 동작이 반복적으로 실시될때 전하들이 트랩되는 것을 나타내는 도면이다.
도 1b는 불휘발성 메모리 소자의 메모리 셀에 프로그램 및 소거 동작이 반복적으로 실시될때 문턱 전압 분포가 변동되는 것을 나타내는 그래프이다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자를 나타내는 구성도이다.
도 3은 본 발명의 일실시 예에 따른 카운팅 래치(300)의 상세 회로도이다.
도 4는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 동작 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 일실시 예에 따른 프로그램 횟수 데이터에 따라 소거 전압을 설정하는 방법을 설명하기 위한 순서도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 메모리 블럭 200 : 페이지 버퍼부
300 : 카운팅 래치 400 : 마이크로 컨트롤러
500 : 카운터 600 : 펌프 회로
700 : 고전압 스위치 800 : X 디코더

Claims (8)

  1. 프로그램 데이터를 저장하는 노멀 메모리 셀부와 프로그램 동작 횟수 데이터를 저장하는 캠셀부를 포함하는 메모리 블럭;
    프로그램 동작시 프로그램 명령 신호를 카운팅하여 프로그램 횟수 데이터를 생성하는 카운터;
    상기 프로그램 동작시 상기 노멀 메모리 셀부의 프로그램 동작을 제어하고, 소거 동작시 상기 캠셀부에 저장된 상기 프로그램 동작 횟수 데이터를 독출하여 소거 전압 제어 신호를 출력하는 마이크로 컨트롤러; 및
    상기 소거 전압 제어 신호에 응답하여 소거 전압의 전위 레벨을 조절하여 출력하는 펌프 회로를 포함하는 불휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 마이크로 컨트롤러의 제어 동작에 따라 상기 프로그램 동작시 상기 메모리 블럭에 상기 프로그램 데이터 및 상기 프로그램 횟수 데이터를 저장하거나, 상기 소거 동작시 상기 캠셀부에 저장된 상기 프로그램 횟수 데이터를 독출하여 상기 마이크로 컨트롤러로 전송하는 페이지 버퍼부를 더 포함하는 불휘발성 메모리 소자.
  3. 제 2 항에 있어서,
    상기 카운터에서 출력된 상기 프로그램 횟수 데이터를 상기 페이지 버퍼부로 전송하거나, 상기 소거 동작시 상기 페이지 버퍼부에 저장된 상기 프로그램 횟수 데이터를 상기 마이크로 컨트롤러로 전송하는 카운터 래치를 더 포함하는 불휘발성 메모리 소자.
  4. 제 1 항에 있어서,
    상기 소거 전압 생성부는 상기 제어 신호에 응답하여 초기 소거 전압을 일정 전위 만큼 상승시켜 상기 소거 전압의 전위 레벨을 제어하되, 상기 프로그램 동작이 반복될 수록 상기 소거 전압의 전위 레벨을 상승시키는 불휘발성 메모리 소자.
  5. 제 1 항에 있어서,
    상기 소거 전압 생성부에서 출력된 상기 소거 전압을 상기 메모리 블럭에 인가하는 X 디코더를 더 포함하는 불휘발성 메모리 소자.
  6. 프로그램 명령이 입력되는 단계;
    해당 메모리 블럭의 프로그램 횟수를 카운팅하여 프로그램 횟수 데이터를 생성하는 단계;
    상기 해당 메모리 블럭에 프로그램 데이터를 프로그램하는 동시에 상기 해당 메모리 블럭의 캠셀부에 상기 프로그램 횟수 데이터를 프로그램하는 단계;
    소거 명령이 입력되는 단계;
    상기 캠셀부에 프로그램된 상기 프로그램 횟수 데이터를 독출하는 단계;
    상기 프로그램 횟수 데이터를 이용하여 전위 레벨이 설정된 소거 전압을 생성하는 단계; 및
    상기 소거 전압을 상기 해당 메모리 블럭의 노멀 메모리 셀 블럭에 인가하는 단계를 포함하는 불휘발성 메모리 소자의 동작 방법.
  7. 제 6 항에 있어서,
    상기 프로그램 횟수 데이터를 이용하여 전위 레벨이 설정된 소거 전압을 생성하는 단계는
    상기 프로그램 횟수 데이터와 설정된 프로그램 횟수를 비교하는 단계;
    상기 프로그램 횟수 데이터가 상기 설정된 프로그램 횟수보다 작을 경우 초기 설정된 소거 전압을 출력하는 단계;
    상기 프로그램 횟수 데이터가 상기 설정된 프로그램 횟수보다 클 경우 상기 설정된 프로그램 횟수를 일정 횟수 만큼 증가시키는 단계;
    상기 프로그램 횟수 데이터와 상기 일정 횟수 만큼 증가된 새로운 설정 프로그램 횟수와 비교하는 단계;
    상기 프로그램 횟수 데이터가 상기 새로운 설정 프로그램 횟수보다 작을 경우 상기 초기 설정된 소거 전압을 제1 스텝 전위만큼 상승시켜 상기 소거 전압으로 출력하는 단계; 및
    상기 프로그램 횟수 데이터가 상기 새로운 설정 프로그램 횟수보다 클 경우 상기 초기 설정된 소거 전압을 상기 스텝 전위보다 큰 제2 스텝 전위만큼 상승시켜 상기 소거 전압으로 출력하는 단계를 포함하는 불휘발성 메모리 소자의 동작 방법.
  8. 제 6 항에 있어서,
    상기 해당 메모리 블럭의 프로그램 횟수를 카운팅하는 단계는
    상기 프로그램 명령 신호에 따른 프로그램 동작 신호를 카운팅하여 상기 프로그램 횟수를 카운팅하여 상기 프로그램 횟수 데이터를 생성하는 불휘발성 메모리 소자의 동작 방법.
KR1020090135634A 2009-12-31 2009-12-31 불휘발성 메모리 소자 및 이의 동작 방법 KR101034444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135634A KR101034444B1 (ko) 2009-12-31 2009-12-31 불휘발성 메모리 소자 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135634A KR101034444B1 (ko) 2009-12-31 2009-12-31 불휘발성 메모리 소자 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR101034444B1 true KR101034444B1 (ko) 2011-05-12

Family

ID=44365982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135634A KR101034444B1 (ko) 2009-12-31 2009-12-31 불휘발성 메모리 소자 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR101034444B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646705B2 (en) 2013-06-12 2017-05-09 Samsung Electronics Co., Ltd. Memory systems including nonvolatile memory devices and dynamic access methods thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080074585A (ko) * 2007-02-09 2008-08-13 삼성전자주식회사 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리를포함한 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080074585A (ko) * 2007-02-09 2008-08-13 삼성전자주식회사 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리를포함한 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646705B2 (en) 2013-06-12 2017-05-09 Samsung Electronics Co., Ltd. Memory systems including nonvolatile memory devices and dynamic access methods thereof

Similar Documents

Publication Publication Date Title
US7633804B2 (en) Adjusting programming or erase voltage pulses in response to the number of programming or erase failures
US7660159B2 (en) Method and device for programming control information
JP4429007B2 (ja) Ｎａｎｄ型フラッシュメモリのページバッファ
US7616496B2 (en) Charge trap type non-volatile memory device and program method thereof
US8023330B2 (en) Method of erasing a nonvolatile memory device
US6307783B1 (en) Descending staircase read technique for a multilevel cell NAND flash memory device
JP2001229684A (ja) 不揮発性半導体メモリ装置のプログラム方法
JP2007272952A (ja) 半導体記憶装置
JP5992983B2 (ja) 不揮発性半導体記憶装置
JP2010073246A (ja) 不揮発性半導体記憶装置
JP2005327435A (ja) フラッシュメモリ装置及びその駆動方法
JP2012133833A (ja) 不揮発性半導体記憶装置
JP3802763B2 (ja) 不揮発性半導体メモリ装置およびその消去方法
JP5085058B2 (ja) プログラムの検証読み取り中に列スキャンを通じてプログラム時間を短縮させうるフラッシュメモリ装置のプログラム方法
JP4828520B2 (ja) 半導体装置およびその制御方法
JP2007305282A (ja) フラッシュメモリ素子の検証方法
JP2001143489A (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
US8339866B2 (en) Semiconductor memory device
KR100784863B1 (ko) 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것의 프로그램 방법
US7782676B2 (en) Method of operating a nonvolatile memory device
KR101034444B1 (ko) 불휘발성 메모리 소자 및 이의 동작 방법
JP2010218623A (ja) 不揮発性半導体記憶装置
US20120140572A1 (en) Semiconductor memory device and method of operating the same
KR100525924B1 (ko) 페이지 버퍼 및 반도체 메모리 장치
US6580645B1 (en) Page buffer of a flash memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee