JP4429007B2 - Ｎａｎｄ型フラッシュメモリのページバッファ - Google Patents
Ｎａｎｄ型フラッシュメモリのページバッファ Download PDFInfo
- Publication number
- JP4429007B2 JP4429007B2 JP2003424610A JP2003424610A JP4429007B2 JP 4429007 B2 JP4429007 B2 JP 4429007B2 JP 2003424610 A JP2003424610 A JP 2003424610A JP 2003424610 A JP2003424610 A JP 2003424610A JP 4429007 B2 JP4429007 B2 JP 4429007B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch
- page buffer
- flash memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Read Only Memory (AREA)
Description
この発明は、ＮＡＮＤ型フラッシュメモリのページバッファに係り、特に、プログラムデータの内容に応じてデータローディングの速度を改善することができるＮＡＮＤ型フラッシュメモリのページバッファに関する。
最近、電気的にプログラムと消去が可能で、電源が供給されない状態でもデータが消去されずに格納される半導体メモリ素子の需要が増加しつつある。そして、多数のデータを格納することが可能な大容量のメモリ素子の開発のために、メモリセルの高集積化技術が開発されている。このため、複数のメモリセルが直列に連結されて一本のストリングになり、複数本のストリングが一つのメモリセルアレイを構成するＮＡＮＤ型のフラッシュメモリ装置が提案された。
ＮＡＮＤ型フラッシュメモリ装置のフラッシュメモリセルは、半導体基板上のソースとドレインとの間に形成される電流通路(current path)と、前記半導体基板上の絶縁膜の間に形成されるフローティングゲート及びコントロールゲートとから構成される。フラッシュメモリセルの書込み（プログラム）は、通常、メモリセルのソース／ドレイン領域と半導体基板、すなわちバルク領域を接地させ、コントロールゲートに正の高電圧（プログラム電圧Ｖpp、例えば、１５Ｖ〜２０Ｖ）を印加してフローティングゲートと基板の間のファウラーノルトハイムトンネリング(Fowler-Nordheim tunneling)（以下、「ＦＮトンネル」という）現象を生じさせることにより行われる。前記ＦＮトンネル現象では、コントロールゲートに印加される高電圧Ｖｐｐの電界によってバルク領域の電子がフローティングゲートに蓄積されて、メモリセルのしきい値電圧が増加する。
フラッシュメモリセルの消去は、コントロールゲートに負の高電圧（消去電圧Ｖera、例えば、−１０Ｖ）を印加し、バルク領域に所定の電圧（例えば、５Ｖ）を印加してＦＮトンネルを発生させることにより、バルク領域を共有するセクタ単位で同時に行われる。前記ＦＮトンネルは、フローティングゲートに蓄積された電子をソース領域へ放出させることにより、フラッシュメモリセルが約「−２Ｖ〜−３Ｖ」の消去しきい値電圧分布をもつようにする。プログラム動作（書込み動作）によってしきい値電圧が高くなったセルは、読出動作の際、ドレイン領域からソース領域への電流注入が防止されて、恰もオフされたかのように見える。そして、消去動作によってしきい値電圧が低くなったセルは、ドレイン領域からソース領域への電流が注入されて、恰もオンされたかのように見える。
通常のＮＡＮＤ型フラッシュメモリ装置は、メモリセルアレイ、ページバッファ及び列デコーダ(column decoder)を含んでなる。この他にも、コントロールロジック、行デコーダ(row decoder)、アドレスバッファなどを備える。メモリセルアレイは、列（縦）の方向に延びる複数本のビットラインに連結された複数本のメモリセルストリングを含む。
各メモリセルストリングは、直列に連結されたフローティングゲートタイプの複数のメモリセルを有し、前記各メモリセルのコントロールゲートは、行（横）の方向に延びる複数本のワードラインのうちの対応するワードラインに連結される。ページバッファは、ビットラインと列デコーダーとの間に連結された複数のページバッファからなる。列デコーダは、ページバッファとデータラインとの間に連結される。
図１は、従来の技術によるページバッファの回路図である。
第１ラッチ１０にデータをローディングするためには、まず、図２ａのデータラインディスチャージ信号ＤＬ＿ＤＩＳをハイ状態に活性化させる。したがって、ＮＭＯＳトランジスタＮ７がターンオンされてデータラインの電荷がディスチャージされる。所望のカラムアドレスＹ−ＡＤＤＲＥＳＳに応じて選択されるページバッファのデータ入力（ＤＩ又はｎＤＩ）を、入力しようとするデータ（ハイ又はロー）に応じてイネーブル (enable)させる。
例えば、データ入力ＤＩがハイ状態であれば、ＮＭＯＳトランジスタＮ１がターンオンされるので、第１ラッチ１０のノードＱ１の電位はハイ状態になる。逆に、データ入力ｎＤＩがハイ状態であれば、ＮＭＯＳトランジスタＮ８がターンオンされるので、ノードＱ１の電位はロー状態になる。
次に、データ伝達の過程を、図２ｂの波形図を併せて参考にしながら、説明する。
反転メインリセット信号ＭＲＳＴｂがロー状態になると、ＰＭＯＳトランジスタＰ３がターンオンされ、ノードＫ１はハイ状態になる。したがって、第２ラッチ３０の出力Ｑ２はロー状態を保つ。反転プリチャージ信号ＰＲＥＣＨｂがロー状態になると、ＰＭＯＳトランジスタＰ２がターンオンされ、ＮＭＯＳトランジスタＮ１０のゲートはハイ状態を保つが、ページダンプ信号ＰＤＵＭＰがハイ状態になると、第１ラッチ１０に格納されたデータがＮＭＯＳトランジスタＮ９のゲート端子に伝達される。メインラッチ信号ＭＬＣＨがハイ状態になると、ＮＭＯＳトランジスタＮ１０のゲートはハイ状態を保つ。第１ラッチ１０の出力がハイ状態であれば、ＮＭＯＳトランジスタＮ９がターンオンされ、メインラッチ信号 ＭＬＣＨがハイ状態の区間でＮＭＯＳトランジスタＮ１０がターンオンされるので、ノードＫ１の電位はロー状態になる。したがって、第２ラッチ３０はハイ状態を格納する。すなわち、第１ラッチ１０のデータが第２ラッチ３０へ伝達される。
その後、ビットライン選択信号ＢＬＳＬＴがハイ状態になると、ＮＭＯＳトランジスタＮ２がターンオンされ、第２ラッチ３０に格納されたデータがビットラインを介してメモリセルに伝達される。
次に、読出し動作を説明する。
メモリセルに格納されたデータは、ビットライン選択信号に応じてＮＭＯＳトランジスタＮ２がターンオンされて第２ラッチ３０に格納される。ページバッファデータ出力信号ＰＢＤＯが活性化されると、ＮＭＯＳトランジスタＮ３がターンオンされ、カラム選択器（Ｙセレクタ）２０を介して、第２ラッチ３０に格納されたデータがデータラインに伝達される。
このような従来のページバッファは、データローディングの際に、プログラムデータの内容に関係なく、最初のアドレスから最後のアドレスまでデータローディングのために待たなければならず、データ入力ＤＩ、ｎＤＩを制御信号として受け入れるＮＭＯＳトランジスタが必ず必要なので、大きいチップの面積を占めるという欠点がある。
したがって、この発明は、かかる問題点を解決するためのもので、その目的は、データローディングの速度を増加させながらも、チップの面積を減らすことができる、ＮＡＮＤ型フラッシュメモリのページバッファを提供することにある。
上記目的を達成するために、この発明に係るＮＡＮＤ型フラッシュメモリのページバッファは、データをローディングするための第１ラッチと、ビットラインの選択信号に応じて、セルに格納されたデータを格納するための第２ラッチと、ハイ状態のデータをローディングするために前記第１ラッチをハイ状態にセットするためのセット手段と、ページバッファデータの出力信号に応じて、前記第２ラッチに格納されたデータをデータラインにのせるための第１スイッチング手段と、前記データラインの電荷をディスチャージするためのディスチャージ手段と、前記ディスチャージ手段によってディスチャージされた前記データラインをデータ制御信号に基づいて前記第１ラッチに連結し、前記第１ラッチにロー状態のデータがローディングされるようにするための第２スイッチング手段と、前記第１ラッチのデータを前記第２ラッチに伝えるためのデータ伝達手段とを含んで構成されることを特徴とする。
この発明によれば、ページバッファの構成が簡単になるうえ、データローディングの速度を改善することができる。また、セルに連結される直接経路を提供することにより、セル電流を測定することができる。
以下、添付する図面に基づいてこの発明の好ましい実施例を説明する。
図３は、この発明に係るＮＡＮＤ型フラッシュメモリのページバッファの回路図、図４ａ及び図４ｂは、図３の動作を説明するための波形図である。
メモリセルに格納されたデータは、ビットラインの選択信号に応じてＮＭＯＳトランジスタＮ２がターンオンされて第２ラッチ３０に格納される。ページバッファデータ出力信号ＰＢＤＯが活性化されると、ＮＭＯＳトランジスタＮ３がターンオンされ、カラム選択器（Ｙセレクタ）２０を介して、第２ラッチ３０に格納されたデータがデータラインに伝達される。
ラッチ１０にデータをローディングするためには、まず図４ａの反転キャッシュセット信号ＣＳＥＴＢをロー状態にしてＰＭＯＳトランジスタＰ１をターンオンして、第１ラッチ１０のノードＱ１をハイ状態にする。データラインディスチャージ信号ＤＬ＿ＤＩＳをハイ状態に活性化させると、ＮＭＯＳトランジスタＮ７がターンオンされてデータラインの電荷がディスチャージされる。プログラムすべきページバッファの当該カラムアドレスＹ−ＡＤＤＲＥＳＳのみ選択し、データ入力ｎＤＩを用いてノードＱ１の電位をロー状態にする。
すなわち、ラッチ１０にハイ状態をローディングするためには、反転キャッシュセット信号ＣＳＥＴＢをロー状態にすればよい。一方、ロー状態をローディングするためには、データラインディスチャージ信号ＤＬ＿ＤＩＳをハイ状態に活性化させた状態でデータ入力ｎＤＩをハイ状態にすると、ＮＭＯＳトランジスタＮ８がターンオンされて第１ラッチ１０にローデータがローディングされる。ビットラインに連結されたセルの電気的な特性を測定するためには、制御信号ＴＣＥＬＬＩＶ（セル内）を活性化させてＮＭＯＳトランジスタＮ９をターンオンさせればよい。
次に、データ伝達の過程を図４ｂに基づいて説明する。
反転メインリセット信号ＭＲＳＴｂがロー状態になると、ＰＭＯＳトランジスタＰ３がターンオンされ、ノードＫ１はハイ状態になる。したがって、第２ラッチ３０の出力Ｑ２はロー状態を保つ。反転プリチャージ信号ＰＲＥＣＨｂがロー状態になると、ＰＭＯＳトランジスタＰ２がターンオンされ、ＮＭＯＳトランジスタＮ９のゲートはハイ状態を保つが、ページダンプ信号ＰＤＵＭＰ信号がハイ状態になると、第１ラッチ１０に格納されたデータがＮＭＯＳトランジスターＮ９のゲート端子に伝達される。メインラッチ信号ＭＬＣＨがハイ状態になると、ＮＭＯＳトランジスタＮ１０のゲートはハイ状態を保つ。第１ラッチ１０の出力がハイ状態であれば、ＮＭＯＳトランジスタＮ９がターンオンされ、メインラッチ信号ＭＬＣＨがハイ状態の区間でＮＭＯＳトランジスタＮ１０がターンオンされるので、ノードＫ１の電位はロー状態になる。したがって、第２ラッチ３０はハイ状態を格納する。すなわち、第１ラッチ１０のデータが第２ラッチ３０へ伝達される。
その後、ビットライン選択信号ＢＬＳＬＴがハイ状態になると、ＮＭＯＳトランジスタＮ２がターンオンされ、第２ラッチ３０に格納されたデータがビットラインを介してメモリセルに伝達される。
次に、読出し動作を説明する。
メモリセルに格納されたデータは、ビットラインの選択信号に応じてＮＭＯＳトランジスタＮ２がターンオンされて第２ラッチ３０に格納される。ページバッファデータ出力信号ＰＢＤＯが活性化されると、ＮＭＯＳトランジスタＮ３がターンオンされ、カラム選択器（Ｙセレクタ）２０を介して、第２ラッチ３０に格納されたデータがデータラインに伝達される。
この発明の実施例では、従来のデータ入力 ＤＩを要求しないので、データローディング速度が増加し、またこのデータ入力 ＤＩを処理するためのトランジスタの構成を必要としなくなるので、その構成が簡単になる。
この発明は、実施例を中心として説明されたが、当分野で通常の知識を有する者であれば、このような実施例を用いて様々な形の変形及び変更が可能である。したがって、この発明はこれらの実施例に限定されるものではなく、特許請求の範囲によって限定される。
１０ 第１ラッチ
２０ カラム選択器（Ｙセレクタ）
３０ 第２ラッチ
２０ カラム選択器（Ｙセレクタ）
３０ 第２ラッチ
Claims (5)
- データを格納してローディングするために第１ノードに連結された第１ラッチと、
ビットラインの選択信号に応じて、メモリセルに格納されたデータを格納するための第２ラッチと、
前記第１ノード及び電源の間に連結され、前記第１ラッチにハイ状態のデータがローディングされるようにスイッチングするためのセット手段と、
ページバッファデータの出力信号に応じて、前記第２ラッチに格納されたデータをデータラインに伝達するための第１スイッチング手段と、
前記データラインの電荷をディスチャージするためのディスチャージ手段と、
前記ディスチャージ手段によってディスチャージされた前記データラインをデータ制御信号に基づいて前記第１ノードに連結し、前記第１ラッチにロー状態のデータがローディングされるようにするための第２スイッチング手段と、
前記第１ラッチのデータを前記第２ラッチに伝えるためのデータ伝達手段と
を備えてなるＮＡＮＤ型フラッシュメモリのページバッファ。 - 請求項１に記載のＮＡＮＤ型フラッシュメモリのページバッファにおいて、
前記第１スイッチング手段は、前記ビットラインと前記第２ラッチとの間に接続され、ビットラインの選択信号に応じて動作する第１ＮＭＯＳトランジスタで構成されてなる
ことを特徴とするページバッファ。 - 請求項１に記載のＮＡＮＤ型フラッシュメモリのページバッファにおいて、
前記セット手段は、電源と前記第１ラッチとの間に接続され、反転キャッシュセット信号に応じて動作するＰＭＯＳトランジスタを含んで構成されている
ことを特徴とするページバッファ。 - 請求項１に記載のＮＡＮＤ型フラッシュメモリのページバッファにおいて、
前記第２スイッチング手段は、前記第１ラッチと前記データラインとの間に接続され、前記データ制御信号に応じてターンオンされる第２ＮＭＯＳトランジスタを含んで構成されている
ことを特徴とするページバッファ。 - 請求項１に記載のＮＡＮＤ型フラッシュメモリのページバッファにおいて、
前記ディスチャージ手段は、前記データラインと接地との間に接続され、データラインディスチャージの信号に応じてターンオンされる第３ＮＭＯＳトランジスターを含んで構成されている
ことを特徴とするページバッファ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0004201A KR100514415B1 (ko) | 2003-01-22 | 2003-01-22 | 낸드 플래시 메모리의 페이지 버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004227748A JP2004227748A (ja) | 2004-08-12 |
| JP4429007B2 true JP4429007B2 (ja) | 2010-03-10 |
Family
ID=32709928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003424610A Expired - Fee Related JP4429007B2 (ja) | 2003-01-22 | 2003-12-22 | Ｎａｎｄ型フラッシュメモリのページバッファ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7016229B2 (ja) |
| JP (1) | JP4429007B2 (ja) |
| KR (1) | KR100514415B1 (ja) |
| TW (1) | TWI249745B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567912B1 (ko) * | 2004-05-28 | 2006-04-05 | 주식회사 하이닉스반도체 | 플래시 메모리 장치의 페이지 버퍼 및 이를 이용한 데이터프로그램 방법 |
| KR101149816B1 (ko) * | 2004-05-28 | 2012-05-25 | 삼성전자주식회사 | 캐쉬 메모리의 캐쉬 히트 로직 |
| KR100609568B1 (ko) * | 2004-07-15 | 2006-08-08 | 에스티마이크로일렉트로닉스 엔.브이. | 비휘발성 메모리 장치의 페이지 버퍼 및 이를 이용한프로그램 방법과 독출 방법 |
| JP4316453B2 (ja) * | 2004-09-07 | 2009-08-19 | 株式会社東芝 | 半導体記憶装置 |
| KR100567158B1 (ko) | 2005-01-10 | 2006-04-03 | 삼성전자주식회사 | 캐쉬기능을 가지는 와이어드 오어 타입의 페이지 버퍼 및이를 포함하는 불휘발성 반도체 메모리 장치, 그리고,이를 이용한 프로그램 방법 |
| KR100672149B1 (ko) * | 2005-02-17 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 페이지 버퍼 동작 방법 |
| KR100672122B1 (ko) * | 2005-03-10 | 2007-01-19 | 주식회사 하이닉스반도체 | 소비 전력이 감소된 플래시 메모리 장치의 페이지 버퍼 회로 |
| FR2888388A1 (fr) * | 2005-07-05 | 2007-01-12 | St Microelectronics Sa | Memoire a lecture seule |
| US7336543B2 (en) * | 2006-02-21 | 2008-02-26 | Elite Semiconductor Memory Technology Inc. | Non-volatile memory device with page buffer having dual registers and methods using the same |
| KR100784108B1 (ko) * | 2006-03-27 | 2007-12-10 | 주식회사 하이닉스반도체 | 데이터 입력 에러를 감소시키는 기능을 가지는 플래시메모리 소자 및 그 데이터 입력 동작 방법 |
| EP1850347A1 (en) * | 2006-04-28 | 2007-10-31 | Deutsche Thomson-Brandt Gmbh | Method and device for writing to a flash memory |
| US7593259B2 (en) | 2006-09-13 | 2009-09-22 | Mosaid Technologies Incorporated | Flash multi-level threshold distribution scheme |
| KR100811278B1 (ko) * | 2006-12-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 셀프 부스팅을 이용한 낸드 플래시 메모리소자의 읽기 방법 |
| US7577029B2 (en) | 2007-05-04 | 2009-08-18 | Mosaid Technologies Incorporated | Multi-level cell access buffer with dual function |
| JP5086972B2 (ja) * | 2008-11-06 | 2012-11-28 | 力晶科技股▲ふん▼有限公司 | 不揮発性半導体記憶装置のためのページバッファ回路とその制御方法 |
| KR20120045202A (ko) * | 2010-10-29 | 2012-05-09 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 프로그램 방법 |
| KR20120070445A (ko) * | 2010-12-21 | 2012-06-29 | 에스케이하이닉스 주식회사 | 페이지 버퍼 회로 |
| US9588883B2 (en) | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
| US9305649B1 (en) * | 2014-10-06 | 2016-04-05 | Winbond Electronics Corp. | Page buffer circuit for NAND flash memory |
| KR102470606B1 (ko) | 2015-11-26 | 2022-11-28 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치 |
| US11972811B2 (en) | 2018-11-18 | 2024-04-30 | NEO Semiconductor, Inc. | Methods and apparatus for NAND flash memory |
| US11056190B2 (en) | 2018-11-18 | 2021-07-06 | NEO Semiconductor, Inc. | Methods and apparatus for NAND flash memory |
| US11049579B2 (en) | 2018-11-18 | 2021-06-29 | Fu-Chang Hsu | Methods and apparatus for NAND flash memory |
| KR20210157749A (ko) | 2020-06-22 | 2021-12-29 | 삼성전자주식회사 | 메모리 장치 및 메모리 컨트롤러 사이 인터페이스를 위한 장치, 이를 포함하는 패키지 및 시스템 |
| US11862287B2 (en) | 2021-08-06 | 2024-01-02 | Macronix International Co., Ltd. | Managing page buffer circuits in memory devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042770B2 (en) * | 2001-07-23 | 2006-05-09 | Samsung Electronics Co., Ltd. | Memory devices with page buffer having dual registers and method of using the same |
| KR100454119B1 (ko) * | 2001-10-24 | 2004-10-26 | 삼성전자주식회사 | 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들 |
| KR100437461B1 (ko) * | 2002-01-12 | 2004-06-23 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법 |
| KR100471167B1 (ko) * | 2002-05-13 | 2005-03-08 | 삼성전자주식회사 | 프로그램된 메모리 셀들을 검증하기 위한 페이지 버퍼를구비한 반도체 메모리 장치 |
-
2003
- 2003-01-22 KR KR10-2003-0004201A patent/KR100514415B1/ko not_active IP Right Cessation
- 2003-12-15 TW TW092135405A patent/TWI249745B/zh not_active IP Right Cessation
- 2003-12-16 US US10/737,625 patent/US7016229B2/en not_active Expired - Fee Related
- 2003-12-22 JP JP2003424610A patent/JP4429007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200418035A (en) | 2004-09-16 |
| JP2004227748A (ja) | 2004-08-12 |
| KR20040067195A (ko) | 2004-07-30 |
| US20040141402A1 (en) | 2004-07-22 |
| US7016229B2 (en) | 2006-03-21 |
| KR100514415B1 (ko) | 2005-09-09 |
| TWI249745B (en) | 2006-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4429007B2 (ja) | Ｎａｎｄ型フラッシュメモリのページバッファ | |
| US6717857B2 (en) | Non-volatile semiconductor memory device with cache function and program, read, and page copy-back operations thereof | |
| US6288944B1 (en) | NAND type nonvolatile memory with improved erase-verify operations | |
| KR0172441B1 (ko) | 불휘발성 반도체 메모리의 프로그램 방법 | |
| JP2872484B2 (ja) | 不揮発性半導体メモリ装置及びその最適化書込み方法 | |
| US8234440B2 (en) | Nonvolatile semiconductor memory device with advanced multi-page program operation | |
| KR100476923B1 (ko) | 듀얼 레지스터들을 갖는 페이지 버퍼가 구비된 메모리장치들 및 그것의 사용 방법 | |
| JP3107693B2 (ja) | 不揮発性半導体メモリ装置 | |
| US8081522B2 (en) | Page buffer circuit for electrically rewritable non-volatile semiconductor memory device and control method | |
| US8605512B2 (en) | Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device | |
| JP2010073246A (ja) | 不揮発性半導体記憶装置 | |
| US5327384A (en) | Flash memory | |
| JP2011138569A (ja) | 不揮発性半導体記憶装置 | |
| US6826081B2 (en) | Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method | |
| KR960005370B1 (ko) | 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치 | |
| US5991198A (en) | Local row decoder and associated control logic for fowler-nordheim tunneling based flash memory | |
| JP2002352591A (ja) | 不揮発性半導体メモリ装置、そのローカルロウデコーダ構造、及び半導体メモリ装置、同装置でのワードライン駆動方法 | |
| JP4426082B2 (ja) | 読出時間を短縮させる不揮発性半導体メモリ装置 | |
| US6259625B1 (en) | Method and apparatus for reducing high current chip erase in flash memories | |
| WO1997005623A1 (en) | Flash memory system having reduced disturb and method | |
| JP4068247B2 (ja) | プログラム動作を選択する不揮発性半導体メモリ装置 | |
| US7782676B2 (en) | Method of operating a nonvolatile memory device | |
| KR19990013057A (ko) | 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법 | |
| US20120243338A1 (en) | Nonvolatile semiconductor storage device | |
| US7554850B2 (en) | Nonvolatile memory device with load-supplying wired-or structure and an associated driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |