CN110910939B - 存储单元的阈值调整方法、装置、存储设备和存储介质 - Google Patents
存储单元的阈值调整方法、装置、存储设备和存储介质 Download PDFInfo
- Publication number
- CN110910939B CN110910939B CN201811089387.7A CN201811089387A CN110910939B CN 110910939 B CN110910939 B CN 110910939B CN 201811089387 A CN201811089387 A CN 201811089387A CN 110910939 B CN110910939 B CN 110910939B
- Authority
- CN
- China
- Prior art keywords
- erasing
- address data
- soft programming
- storage
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Abstract
本发明实施例公开了一种存储单元的阈值调整方法、装置、存储设备和存储介质。所述方法包括：如在执行擦除操作的过程中异常断电，则在异常断电后第一次上电时，从设定存储区域获取擦除操作对应的擦除地址数据，设定存储区域用于在每一次擦除操作执行前存储本次擦除操作对应的擦除地址数据；对擦除地址数据对应的存储单元进行软编程操作，软编程操作对应的软编程成功检验阈值为0V。本发明实施例的技术方案解决了现有技术中为了提高擦除过程异常掉电后，再次上电时数据读取的准确度，导致数据存储成本大幅增加的技术缺陷，实现了在不增加硬件成本的同时，提高擦除过程异常掉电后，再次上电时数据读取的准确度，大大降低了数据存储的成本。
Description
技术领域
本发明实施例涉及存储设备技术领域，尤其涉及一种存储单元的阈值调整方法、装置、存储设备和存储介质。
背景技术
存储器广泛应用在各种电子器件中，用于存储各种各样的数据。存储器在使用中会频繁地进行读、写以及擦除的操作。如果存储器在执行擦除操作的过程中突然掉电，那么很可能会导致再次上电之后数据读取错误。
现有技术中，为了防止由于在擦除过程中突然掉电导致的再次上电之后数据读取错误的情况，一般会同时使用两个存储器用于存储相同的数据，或是增设大电容，用于在突然掉电时作为电源以保证顺利完成当前擦除操作。对于同时使用两个存储器用于存储相同的数据的情况而言，在对其中一个存储器进行擦除操作时，另外一个存储器中的数据保持不变，当对其中一个存储器的擦除操作结束之后，再对另外一个存储器中的数据进行相同的擦除操作。
发明人在实现本发明的过程中，发现现有技术存在如下缺陷：通过增设硬件达到提高数据读取准确度的目的，导致了数据存储成本的大幅增加。
发明内容
有鉴于此，本发明实施例提供了一种存储单元的阈值调整方法、装置、存储设备和存储介质，以优化现有的。
在第一方面，本发明实施例提供了一种存储单元的阈值调整方法，包括：
如果在执行擦除操作的过程中异常断电，则在所述异常断电之后第一次上电时，从设定存储区域获取所述擦除操作对应的擦除地址数据，其中，所述设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据；
对所述擦除地址数据对应的存储单元进行软编程操作，其中，所述软编程操作对应的软编程成功检验阈值为0V。
在上述方法中，可选的是，在所述如果在执行擦除操作的过程中异常断电，则在所述异常断电之后第一次上电时，从设定存储区域获取所述擦除操作对应的擦除地址数据之前，还包括：
接收操作指令；
判断所述操作指令对应的操作是否为擦除操作；
若所述操作指令对应的操作为擦除操作，则将所述擦除操作对应的擦除地址数据存储至所述设定存储区域。
在上述方法中，可选的是，所述将所述擦除操作对应的擦除地址数据存储至所述设定存储区域，包括：
获取所述设定存储区域中的存储数据；
判断所述存储数据是否与所述擦除操作对应的擦除地址数据相同；
若所述存储数据与所述擦除操作对应的擦除地址数据不同，则将所述存储数据改写为与所述擦除操作对应的擦除地址数据。
在上述方法中，可选的是，所述将所述擦除操作对应的擦除地址数据存储至所述设定存储区域，包括：
获取所述设定存储区域中存储时间最晚的一组存储数据；
判断所述存储时间最晚的一组存储数据是否与所述擦除操作对应的擦除地址数据相同；
若所述存储时间最晚的一组存储数据与所述擦除操作对应的擦除地址数据不同，则继续判断所述设定存储区域的剩余存储容量是否大于等于所述擦除地址数据对应的存储容量；
若所述设定存储区域的剩余存储容量大于等于所述擦除地址数据对应的存储容量，则将所述擦除地址数据以及当前时间关联存储至所述设定存储区域；
若所述设定存储区域的剩余存储容量小于所述擦除地址数据对应的存储容量，则擦除所述设定存储区域中的所有数据，再将所述擦除地址数据以及当前时间关联存储至所述设定存储区域。
在上述方法中，可选的是，所述对所述擦除地址数据对应的存储单元进行软编程操作，包括：
将所述擦除地址数据对应的存储单元所对应的所有字线依次作为当前软编程字线，并对当前软编程字线施加软编程电压脉冲信号；
在所述软编程电压脉冲信号中的每一个软编程电压脉冲结束时，检测所述当前软编程字线中的所述擦除地址数据对应的所有存储单元的导通阈值是否均大于0V；
若所述当前软编程字线中的所述擦除地址数据对应的所有存储单元的导通阈值均大于0V，则停止向所述当前软编程字线施加所述软编程电压脉冲信号，并返回执行所述将所述擦除地址数据对应的存储单元所对应的所有字线依次作为当前软编程字线，并对当前软编程字线施加软编程电压脉冲信号的操作，直至完成对所述擦除地址数据对应的存储单元所对应的所有字线的软编程操作；
若所述当前软编程字线中的所述擦除地址数据对应的所有存储单元的导通阈值并非均大于0V，则对导通阈值大于0V的存储单元所对应的位线施加截止电压，并向所述当前软编程字线施加下一个所述软编程电压脉冲，并返回执行所述在所述软编程电压脉冲信号中的每一个软编程电压脉冲结束时，检测所述当前软编程字线中的所述擦除地址数据对应的存储单元的导通阈值是否大于0V的操作，直至所述当前软编程字线对应的所有存储单元的导通阈值均大于0V。
在第二方面，本发明实施例提供了一种存储单元的阈值调整装置，包括：
擦除地址数据获取模块，用于如果在执行擦除操作的过程中异常断电，则在所述异常断电之后第一次上电时，从设定存储区域获取所述擦除操作对应的擦除地址数据，其中，所述设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据；
软编程模块，用于对所述擦除地址数据对应的存储单元进行软编程操作，其中，所述软编程操作对应的软编程成功检验阈值为0V。
在上述装置中，可选的是，还包括：
指令接收模块，用于在所述如果在执行擦除操作的过程中异常断电，则在所述异常断电之后第一次上电时，从设定存储区域获取所述擦除操作对应的擦除地址数据之前，接收操作指令；
指令判断模块，用于判断所述操作指令对应的操作是否为擦除操作；
擦除地址数据存储模块，用于若所述操作指令对应的操作为擦除操作，则将所述擦除操作对应的擦除地址数据存储至所述设定存储区域。
在上述装置中，可选的是，所述擦除地址数据存储模块包括：
存储数据获取单元，用于获取所述设定存储区域中的存储数据；
存储数据判断单元，用于判断所述存储数据是否与所述擦除操作对应的擦除地址数据相同；
存储数据改写单元，用于若所述存储数据与所述擦除操作对应的擦除地址数据不同，则将所述存储数据改写为与所述擦除操作对应的擦除地址数据。
在第三方面，本发明实施例提供了一种存储设备，所述存储设备包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现本发明任一实施例所述的方法。
在第四方面，本发明实施例提供了一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行本发明任一实施例所述的方法。
本发明实施例提供了一种存储单元的阈值调整方法、装置、存储设备和存储介质，通过在擦除操作执行之前将对应的擦除地址数据存储在设定存储区域，并在擦除过程中异常断电之后的第一次上电时，根据存储的擦除地址数据对擦除操作对应存储单元进行软编程，以使存储单元的导通阈值均大于0V，防止存储数据误读，解决了现有技术中为了提高擦除过程异常掉电后，再次上电时数据读取的准确度，导致了数据存储成本大幅增加的技术缺陷，实现了在不增加硬件成本的同时，提高擦除过程异常掉电后，再次上电时数据读取的准确度，大大降低了数据存储的成本。
附图说明
图1是本发明实施例一提供的一种存储单元的阈值调整方法的流程图；
图2是本发明实施例二提供的一种存储单元的阈值调整方法的流程图；
图3是本发明实施例三提供的一种存储单元的阈值调整装置的结构图；
图4是本发明实施例四提供的一种存储设备的结构图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。
另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1为本发明实施例一提供的一种存储单元的阈值调整方法的流程图，本实施例的方法可以存储单元的阈值调整装置来执行，该装置可通过硬件和/或软件的方式实现，并一般可集成于存储设备中。本实施例的方法具体包括：
S110、如果在执行擦除操作的过程中异常断电，则在异常断电之后第一次上电时，从设定存储区域获取擦除操作对应的擦除地址数据，其中，设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据。
在本实施例中，在存储设备中单独选取了一块存储区域用于在每一次擦除操作执行之前将本次擦除操作对应的擦除地址数据进行存储，即设定存储区域，且设定存储区域仅用于对擦除地址数据进行存储。
进一步地，如果设定存储区域的存储容量较小，那么可以设置为设定存储区域仅存储一次擦除操作对应的擦除地址数据，在每一次执行擦出操作前先将设定存储区域中的数据擦除，然后再存储本次擦除操作对应的擦除地址数据；如果设定存储区域的存储容量较大，那么可以在设定存储区域中存储多组擦除地址数据(每一组擦除地址数据对应一次擦除操作)，当设定存储区域的剩余存储容量小于待存储的擦除地址数据所需的存储容量时，可以先将设定存储区域中的所有数据擦除，然后再将上述待存储的擦除地址数据存储至设定存储区域。
进一步地，当设定存储区域用于同时存储多组擦除地址数据时，可以根据每组数据的存储时间，或根据每组数据的编号(具体可以是编号越小对应的存储时间越早)来确定哪组擦除地址数据是最后存储的，以便在执行擦除操作的过程中异常断电后第一次上电时，准确获取最后存储的一组擦除地址数据。
一般来说，存储装置写入、擦除数据的次数都是有限的，因此，如果频繁地进行数据的擦除和写入会缩短存储设备的使用寿命。所以，如果存储设备的数据存储空间较大时，可以将设定存储区域设置的大一些，以使设定存储区域可以同时存储与多次擦除操作对应的多组擦除地址数据，以减少设定存储区域的擦除次数。
可以理解的是，对于不同类型的存储设备而言，最小的擦除单位是不同的。例如，NOR FLASH型的存储设备的最小擦除单位是一个SECTOR，而NAND FLASH型的存储设备的最小擦除单位是一个BLOCK。因此，擦除地址数据具体可以是一个或多个SECTOR的地址数据，或是一个或多个BLOCK的地址数据，这由存储设备的类别决定。
进一步地，本实施例中的存储单元的阈值调整方法的实施目的在于，将异常断电时所有被执行擦除操作的存储单元的导通阈值调整至0V以上，因此如果对擦除操作的执行对象(即需要被擦除的存储单元)以外的其他存储单元也实施本实施例中的存储单元的阈值调整方法并不会对上述其他存储单元的存储数据产生影响。所以为了减小擦除地址数据所需的存储容量，针对NOR FLASH可以将擦除操作对应的待擦除SECTOR所在的BANK地址作为擦除地址数据。
在本实施例中，“从设定存储区域获取擦除操作对应的擦除地址数据”该操作是在执行擦除操作的过程中异常断电后第一次上电时，首先要执行的操作。一般来说，如果在擦除操作过程中异常断电后第一次上电时，会再次执行该擦除操作，以保证存储数据的正确性。在本实施例中，步骤110和步骤120都应在上述“再次执行擦除操作”之前执行。
S120、对擦除地址数据对应的存储单元进行软编程操作，其中，软编程操作对应的软编程成功检验阈值为0V。
可以理解的是，存储单元经历擦除操作之后，有的存储单元的阈值会降低至0V以下。当阈值在0V以下的存储单元所在的位线中的其他某个存储单元被执行读取操作时，由于施加在该阈值在0V以下的存储单元栅极的电压为0V或零点几伏，因此该阈值在0V以下的存储单元会产生漏电流，导致上述其他某个存储单元对应的读取电流变大，由此就可能会将上述其他某个存储单元的存储数据误读为“1”(上述其他某个存储单元的存储数据实际为“0”)。
因此，在本实施例中，在获取擦除操作对应的擦除地址数据之后，首先会执行本步骤120以将擦除操作对应的所有存储单元的导通阈值调整至0V以上，然后再次执行擦除操作。如果在获取擦除操作对应的擦除地址数据之后，首先再次执行擦除操作，然后再执行本步骤120就有可能将个别存储单元的导通阈值拉得过低，以致之后执行完本步骤120也难以将其的导通阈值调整至0V以上。
在本实施例中，软编程操作具体是指对擦除地址数据对应的存储单元实施的，将编程成功检验阈值设置为0V的存储器编程操作。可以理解的是，常规的存储器编程操作都是在每一个施加在编程选中字线上的编程电压脉冲结束之后，检验被编程的存储单元的导通阈值是否大于一个较高的编程成功检验阈值(例如18V)，而本实施例中的软编程操作可以理解为一个将编程成功检验阈值设置为0V的，且将编程电压脉冲的电压值设置在一个较低数值(例如0.6V或0.8V等)的常规存储器编程操作。
本发明实施例提供了一种存储单元的阈值调整方法，通过在擦除操作执行之前将对应的擦除地址数据存储在设定存储区域，并在擦除过程中异常断电之后的第一次上电时，根据存储的擦除地址数据对擦除操作对应存储单元进行软编程，以使存储单元的导通阈值均大于0V，防止存储数据误读，解决了现有技术中为了提高擦除过程异常掉电后，再次上电时数据读取的准确度，导致了数据存储成本大幅增加的技术缺陷，实现了在不增加硬件成本的同时，提高擦除过程异常掉电后，再次上电时数据读取的准确度，大大降低了数据存储的成本。
实施例二
图2是本发明实施例二提供的一种存储单元的阈值调整方法的流程图。本实施例以上述实施例为基础进行优化，在本实施例中，给出了一种增加操作指令接收和判断过程，具体化软编程过程的具体实施方式。
相应的，本实施例的方法具体包括：
S210、接收操作指令。
在本实施例中，操作指令具体可以是擦除操作指令、编程操作指令或读取操作指令等。
S220、判断操作指令对应的操作是否为擦除操作，若是则执行步骤230，若否，则结束。
S230、将擦除操作对应的擦除地址数据存储至设定存储区域。
在本实施例中，在确定接收到的操作指令对应的操作是否为擦除操作之后，在执行擦除操作之前，会将擦除操作对应的擦除地址数据存储至设定存储区域。
具体来说，将擦除操作对应的擦除地址数据存储至设定存储区域的方法具体可以是：
1、对于设定存储区域仅存储一组擦除地址数据的情况
首先判断设定存储区域中存储的擦除地址数据是否与擦除操作对应的擦除地址数据相同，若相同，则无需对设定存储区域中的存储数据进行任何修改，这样可以更多地降低设定存储区域的擦除次数；若不同，就需要将设定存储区域中的存储数据改写为擦除操作对应的擦除地址数据。
2、对于设定存储区域存储多组擦除地址数据的情况
首先根据数据组的存储时间或存储编号，判断设定存储区域中最后存储的一组擦除地址数据是否与擦除操作对应的擦除地址数据相同，若相同，就无需对设定存储区域中的存储数据进行任何修改；若不同，就需要继续判断设定存储区域的剩余存储容量是否大于等于擦除操作对应的擦除地址数据所需的存储容量。
如果设定存储区域的剩余存储容量大于等于擦除操作对应的擦除地址数据所需的存储容量，则可以直接将擦除操作对应的擦除地址数据存储至设定存储区域内；如果设定存储区域的剩余存储容量小于擦除操作对应的擦除地址数据所需的存储容量，则可以将设定存储区域中的所有存储数据擦除，然后将擦除操作对应的擦除地址数据存储至设定存储区域内。
S240、如果在执行擦除操作的过程中异常断电，则在异常断电之后第一次上电时，从设定存储区域获取擦除操作对应的擦除地址数据，其中，设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据。
S250、将擦除地址数据对应的存储单元所对应的所有字线依次作为当前软编程字线，并对当前软编程字线施加软编程电压脉冲信号。
由于一次编程操作只能对一个BLOCK中的一根字线进行编程，因此，在本实施例中，软编程操作也是每次只能对擦除地址数据对应的存储单元所对应的所有字线中的一根字线进行软编程操作，且对擦除地址数据对应的存储单元所对应的每一根字线的软编程操作都是相同的。当然，如果擦除地址数据包括一个以上的BLOCK或SECTOR，那么本步骤250可以在一次编程操作中同时对不同的BLOCK或SECTOR中的字线进行软编程操作。
在本实施例中，软编程电压脉冲信号具体可以是电压值递增的电压脉冲信号。由于本实施例中仅是将擦除地址数据对应的存储单元的导通阈值调整到0V以上，因此，与常规的编程操作不同，软编程电压脉冲信号的电压值不宜过高，例如应小于0.6V或小于0.8V。
S260、在软编程电压脉冲信号中的每一个软编程电压脉冲结束时，检测当前软编程字线中的擦除地址数据对应的所有存储单元的导通阈值是否均大于0V，若是，则执行步骤270，若否，则执行步骤280。
S270、停止向当前软编程字线施加软编程电压脉冲信号，并返回执行步骤250，直至完成对擦除地址数据对应的存储单元所对应的所有字线的软编程操作。
在本实施例中，如果当前软编程字线中的擦除地址数据对应的所有存储单元的导通阈值均大于0V，则会结束对该当前软编程字线的编程，并返回执行步骤250，将下一根擦除地址数据对应的存储单元所对应的字线作为新的当前软编程字线，然后继续对新的当前软编程字线进行软编程操作，直至完成对擦除地址数据对应的存储单元所对应的所有字线的软编程操作。
S280、对导通阈值大于0V的存储单元所对应的位线施加截止电压，并向当前软编程字线施加下一个软编程电压脉冲，并返回执行步骤260，直至当前软编程字线对应的所有存储单元的导通阈值均大于0V。
在本实施例中，如果当前软编程字线中的擦除地址数据对应的所有存储单元的导通阈值并非均大于0V，则首先会对导通阈值大于0V的存储单元所对应的位线施加截止电压，以使之后对当前软编程字线施加的软编程电压脉冲不再对其起编程作用，然后向当前软编程字线施加下一个软编程电压脉冲，以继续对导通阈值小于等于0V的存储单元进行软编程操作，直至当前软编程字线对应的所有存储单元的导通阈值均大于0V。
本发明实施例提供了一种存储单元的阈值调整方法，该方法具体增加了操作指令接收和判断过程，使得擦除地址数据可以及时、准确地进行存储记录，具体化了软编程过程，实现了准确、有效地将擦除地址数据对应的所有存储单元的导通阈值调整至0V以上，提高了之后数据读取的正确性。
在上述各实施例的基础上，将擦除操作对应的擦除地址数据存储至设定存储区域具体可以包括：获取设定存储区域中的存储数据；判断存储数据是否与擦除操作对应的擦除地址数据相同；若存储数据与擦除操作对应的擦除地址数据不同，则将存储数据改写为与擦除操作对应的擦除地址数据。
这样设置的好处是：进一步地减少设定存储区域的擦除次数，提高设定存储区域的数据存储的准确度，还增加了设定存储区域的使用时长。
在上述各实施例的基础上，将擦除操作对应的擦除地址数据存储至设定存储区域具体可以包括：获取设定存储区域中存储时间最晚的一组存储数据；判断存储时间最晚的一组存储数据是否与擦除操作对应的擦除地址数据相同；若存储时间最晚的一组存储数据与擦除操作对应的擦除地址数据不同，则继续判断设定存储区域的剩余存储容量是否大于等于擦除地址数据对应的存储容量；若设定存储区域的剩余存储容量大于等于擦除地址数据对应的存储容量，则将擦除地址数据以及当前时间关联存储至设定存储区域；若设定存储区域的剩余存储容量小于擦除地址数据对应的存储容量，则擦除设定存储区域中的所有数据，再将擦除地址数据以及当前时间关联存储至设定存储区域。
这样设置的好处是：进一步地减少设定存储区域的擦除次数，提高设定存储区域的数据存储的准确度，还增加了设定存储区域的使用时长。
实施例三
图3是本发明实施例三提供的一种存储单元的阈值调整装置的结构图。如图3所示，所述装置包括：擦除地址数据获取模块301以及软编程模块302，其中：
擦除地址数据获取模块301，用于如果在执行擦除操作的过程中异常断电，则在异常断电之后第一次上电时，从设定存储区域获取擦除操作对应的擦除地址数据，其中，设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据；
软编程模块302，用于对擦除地址数据对应的存储单元进行软编程操作，其中，软编程操作对应的软编程成功检验阈值为0V。
本发明实施例提供了一种存储单元的阈值调整装置，该装置首先通过擦除地址数据获取模块301如果在执行擦除操作的过程中异常断电，则在异常断电之后第一次上电时，从设定存储区域获取擦除操作对应的擦除地址数据，其中，设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据，然后通过软编程模块302对擦除地址数据对应的存储单元进行软编程操作，其中，软编程操作对应的软编程成功检验阈值为0V。
该装置解决了现有技术中为了提高擦除过程异常掉电后，再次上电时数据读取的准确度，导致了数据存储成本大幅增加的技术缺陷，实现了在不增加硬件成本的同时，提高擦除过程异常掉电后，再次上电时数据读取的准确度，大大降低了数据存储的成本。
在上述各实施例的基础上，还可以包括：
指令接收模块，用于在如果在执行擦除操作的过程中异常断电，则在异常断电之后第一次上电时，从设定存储区域获取擦除操作对应的擦除地址数据之前，接收操作指令；
指令判断模块，用于判断操作指令对应的操作是否为擦除操作；
擦除地址数据存储模块，用于若操作指令对应的操作为擦除操作，则将擦除操作对应的擦除地址数据存储至设定存储区域。
在上述各实施例的基础上，擦除地址数据存储模块可以包括：
存储数据获取单元，用于获取设定存储区域中的存储数据；
存储数据判断单元，用于判断存储数据是否与擦除操作对应的擦除地址数据相同；
存储数据改写单元，用于若存储数据与擦除操作对应的擦除地址数据不同，则将存储数据改写为与擦除操作对应的擦除地址数据。
在上述各实施例的基础上，擦除地址数据存储模块可以包括：
最晚存储数据获取单元，用于获取设定存储区域中存储时间最晚的一组存储数据；
最晚存储数据判断单元，用于判断存储时间最晚的一组存储数据是否与擦除操作对应的擦除地址数据相同；
剩余容量判断单元，用于若存储时间最晚的一组存储数据与擦除操作对应的擦除地址数据不同，则继续判断设定存储区域的剩余存储容量是否大于等于擦除地址数据对应的存储容量；
最晚存储数据存储单元，用于若设定存储区域的剩余存储容量大于等于擦除地址数据对应的存储容量，则将擦除地址数据以及当前时间关联存储至设定存储区域；
存储数据擦除单元，用于若设定存储区域的剩余存储容量小于擦除地址数据对应的存储容量，则擦除设定存储区域中的所有数据，再将擦除地址数据以及当前时间关联存储至设定存储区域。
在上述各实施例的基础上，软编程模块可以包括：
当前软编程字线确定单元，用于将擦除地址数据对应的存储单元所对应的所有字线依次作为当前软编程字线，并对当前软编程字线施加软编程电压脉冲信号；
阈值判断单元，用于在软编程电压脉冲信号中的每一个软编程电压脉冲结束时，检测当前软编程字线中的擦除地址数据对应的所有存储单元的导通阈值是否均大于0V；
返回单元，用于若当前软编程字线中的擦除地址数据对应的所有存储单元的导通阈值均大于0V，则停止向当前软编程字线施加软编程电压脉冲信号，并返回执行将擦除地址数据对应的存储单元所对应的所有字线依次作为当前软编程字线，并对当前软编程字线施加软编程电压脉冲信号的操作，直至完成对擦除地址数据对应的存储单元所对应的所有字线的软编程操作；
截止电压施加单元，用于若当前软编程字线中的擦除地址数据对应的所有存储单元的导通阈值并非均大于0V，则对导通阈值大于0V的存储单元所对应的位线施加截止电压，并向当前软编程字线施加下一个软编程电压脉冲，并返回执行在软编程电压脉冲信号中的每一个软编程电压脉冲结束时，检测当前软编程字线中的擦除地址数据对应的存储单元的导通阈值是否大于0V的操作，直至当前软编程字线对应的所有存储单元的导通阈值均大于0V。
本发明实施例所提供的存储单元的阈值调整装置可用于执行本发明任意实施例提供的存储单元的阈值调整方法，具备相应的功能模块，实现相同的有益效果。
实施例四
图4为本发明实施例四提供的一种存储设备的结构示意图，如图4所示，该存储设备包括处理器40、存储器41、输入装置42和输出装置43；存储设备中处理器40的数量可以是一个或多个，图4中以一个处理器40为例；存储设备中的处理器40、存储器41、输入装置42和输出装置43可以通过总线或其他方式连接，图4中以通过总线连接为例。
存储器41作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的存储单元的阈值调整方法对应的模块(例如，存储单元的阈值调整装置中的擦除地址数据获取模块301以及软编程模块302)。处理器40通过运行存储在存储器41中的软件程序、指令以及模块，从而执行存储设备的各种功能应用以及数据处理，即实现上述的存储单元的阈值调整方法。
存储器41可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器41可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器41可进一步包括相对于处理器40远程设置的存储器，这些远程存储器可以通过网络连接至存储设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置42可用于接收输入的数字或字符信息，以及产生与存储设备的用户设置以及功能控制有关的键信号输入。输出装置43可包括显示屏等显示设备。
实施例五
本发明实施例五还提供一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行一种存储单元的阈值调整方法，该方法包括：
如果在执行擦除操作的过程中异常断电，则在异常断电之后第一次上电时，从设定存储区域获取擦除操作对应的擦除地址数据，其中，设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据；
对擦除地址数据对应的存储单元进行软编程操作，其中，软编程操作对应的软编程成功检验阈值为0V。
当然，本发明实施例所提供的一种包含计算机可执行指令的存储介质，其计算机可执行指令不限于如上所述的方法操作，还可以执行本发明任意实施例所提供的存储单元的阈值调整方法中的相关操作。
通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、闪存(FLASH)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
值得注意的是，上述存储单元的阈值调整装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种存储单元的阈值调整方法，其特征在于，包括：
如果在执行擦除操作的过程中异常断电，则在所述异常断电之后第一次上电时，从设定存储区域获取所述擦除操作对应的擦除地址数据，其中，所述设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据；其中，所述设定存储区域仅用于对擦除地址数据进行存储；
对所述擦除地址数据对应的存储单元进行软编程操作，其中，所述软编程操作对应的软编程成功检验阈值为0V；
在所述如果在执行擦除操作的过程中异常断电，则在所述异常断电之后第一次上电时，从设定存储区域获取所述擦除操作对应的擦除地址数据之前，还包括：
接收操作指令；
判断所述操作指令对应的操作是否为擦除操作；
若所述操作指令对应的操作为擦除操作，则将所述擦除操作对应的擦除地址数据存储至所述设定存储区域。
2.根据权利要求1所述的方法，其特征在于，所述将所述擦除操作对应的擦除地址数据存储至所述设定存储区域，包括：
获取所述设定存储区域中的存储数据；
判断所述存储数据是否与所述擦除操作对应的擦除地址数据相同；
若所述存储数据与所述擦除操作对应的擦除地址数据不同，则将所述存储数据改写为与所述擦除操作对应的擦除地址数据。
3.根据权利要求1所述的方法，其特征在于，所述将所述擦除操作对应的擦除地址数据存储至所述设定存储区域，包括：
获取所述设定存储区域中存储时间最晚的一组存储数据；
判断所述存储时间最晚的一组存储数据是否与所述擦除操作对应的擦除地址数据相同；
若所述存储时间最晚的一组存储数据与所述擦除操作对应的擦除地址数据不同，则继续判断所述设定存储区域的剩余存储容量是否大于等于所述擦除地址数据对应的存储容量；
若所述设定存储区域的剩余存储容量大于等于所述擦除地址数据对应的存储容量，则将所述擦除地址数据以及当前时间关联存储至所述设定存储区域；
若所述设定存储区域的剩余存储容量小于所述擦除地址数据对应的存储容量，则擦除所述设定存储区域中的所有数据，再将所述擦除地址数据以及当前时间关联存储至所述设定存储区域。
4.根据权利要求1-3中任一项所述的方法，其特征在于，所述对所述擦除地址数据对应的存储单元进行软编程操作，包括：
将所述擦除地址数据对应的存储单元所对应的所有字线依次作为当前软编程字线，并对当前软编程字线施加软编程电压脉冲信号；
在所述软编程电压脉冲信号中的每一个软编程电压脉冲结束时，检测所述当前软编程字线中的所述擦除地址数据对应的所有存储单元的导通阈值是否均大于0V；
若所述当前软编程字线中的所述擦除地址数据对应的所有存储单元的导通阈值均大于0V，则停止向所述当前软编程字线施加所述软编程电压脉冲信号，并返回执行所述将所述擦除地址数据对应的存储单元所对应的所有字线依次作为当前软编程字线，并对当前软编程字线施加软编程电压脉冲信号的操作，直至完成对所述擦除地址数据对应的存储单元所对应的所有字线的软编程操作；
若所述当前软编程字线中的所述擦除地址数据对应的所有存储单元的导通阈值并非均大于0V，则对导通阈值大于0V的存储单元所对应的位线施加截止电压，并向所述当前软编程字线施加下一个所述软编程电压脉冲，并返回执行所述在所述软编程电压脉冲信号中的每一个软编程电压脉冲结束时，检测所述当前软编程字线中的所述擦除地址数据对应的存储单元的导通阈值是否大于0V的操作，直至所述当前软编程字线对应的所有存储单元的导通阈值均大于0V。
5.一种存储单元的阈值调整装置，其特征在于，包括：
擦除地址数据获取模块，用于如果在执行擦除操作的过程中异常断电，则在所述异常断电之后第一次上电时，从设定存储区域获取所述擦除操作对应的擦除地址数据，其中，所述设定存储区域用于在每一次擦除操作执行之前存储本次擦除操作对应的擦除地址数据；其中，所述设定存储区域仅用于对擦除地址数据进行存储；
软编程模块，用于对所述擦除地址数据对应的存储单元进行软编程操作，其中，所述软编程操作对应的软编程成功检验阈值为0V；
指令接收模块，用于在所述如果在执行擦除操作的过程中异常断电，则在所述异常断电之后第一次上电时，从设定存储区域获取所述擦除操作对应的擦除地址数据之前，接收操作指令；
指令判断模块，用于判断所述操作指令对应的操作是否为擦除操作；
擦除地址数据存储模块，用于若所述操作指令对应的操作为擦除操作，则将所述擦除操作对应的擦除地址数据存储至所述设定存储区域。
6.根据权利要求5所述的装置，其特征在于，所述擦除地址数据存储模块包括：
存储数据获取单元，用于获取所述设定存储区域中的存储数据；
存储数据判断单元，用于判断所述存储数据是否与所述擦除操作对应的擦除地址数据相同；
存储数据改写单元，用于若所述存储数据与所述擦除操作对应的擦除地址数据不同，则将所述存储数据改写为与所述擦除操作对应的擦除地址数据。
7.一种存储设备，其特征在于，所述存储设备包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-4中任一项所述的方法。
8.一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求1-4中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811089387.7A CN110910939B (zh) | 2018-09-18 | 2018-09-18 | 存储单元的阈值调整方法、装置、存储设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811089387.7A CN110910939B (zh) | 2018-09-18 | 2018-09-18 | 存储单元的阈值调整方法、装置、存储设备和存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110910939A CN110910939A (zh) | 2020-03-24 |
| CN110910939B true CN110910939B (zh) | 2022-05-31 |
Family
ID=69812950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811089387.7A Active CN110910939B (zh) | 2018-09-18 | 2018-09-18 | 存储单元的阈值调整方法、装置、存储设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110910939B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1596401A (zh) * | 2002-10-02 | 2005-03-16 | 松下电器产业株式会社 | 非易失性存储器装置的控制方法 |
| CN102543195A (zh) * | 2010-12-29 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种非易失存储器的擦除方法和装置 |
| CN102568594A (zh) * | 2010-12-16 | 2012-07-11 | 北京兆易创新科技有限公司 | 一种非易失存储器的过擦除处理方法和处理系统 |
| CN103502957A (zh) * | 2012-12-28 | 2014-01-08 | 华为技术有限公司 | 数据处理方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104751887B (zh) * | 2013-12-27 | 2018-11-06 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的掉电保护方法和装置 |
| CN104751888B (zh) * | 2013-12-27 | 2018-11-06 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的掉电保护方法和装置 |
| CN104751885B (zh) * | 2013-12-30 | 2018-09-07 | 北京兆易创新科技股份有限公司 | Flash芯片及应对flash芯片异常掉电的擦除或编程方法 |
| JP6088602B2 (ja) * | 2015-08-12 | 2017-03-01 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
| CN106708754B (zh) * | 2015-11-13 | 2020-04-07 | 慧荣科技股份有限公司 | 数据储存装置及其数据维护方法 |
-
2018
- 2018-09-18 CN CN201811089387.7A patent/CN110910939B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1596401A (zh) * | 2002-10-02 | 2005-03-16 | 松下电器产业株式会社 | 非易失性存储器装置的控制方法 |
| CN102568594A (zh) * | 2010-12-16 | 2012-07-11 | 北京兆易创新科技有限公司 | 一种非易失存储器的过擦除处理方法和处理系统 |
| CN102543195A (zh) * | 2010-12-29 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种非易失存储器的擦除方法和装置 |
| CN103502957A (zh) * | 2012-12-28 | 2014-01-08 | 华为技术有限公司 | 数据处理方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110910939A (zh) | 2020-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664077B2 (en) | Nonvolatile semiconductor memory device which performs improved erase operation | |
| US10310772B2 (en) | Memory control method and memory control apparatus | |
| US9093172B2 (en) | Method and apparatus for leakage suppression in flash memory in response to external commands | |
| US6903980B2 (en) | Nonvolatile semiconductor memory device capable of correcting over-erased memory cells | |
| CN111192616B (zh) | Nor flash芯片及在其擦除过程中消除过擦除的方法 | |
| CN108877863B (zh) | 快闪存储器存储装置及其操作方法 | |
| CN110910938A (zh) | 一种数据纠正方法、装置、存储设备及存储介质 | |
| CN110910922A (zh) | 位线电压的施加方法、装置、存储设备和存储介质 | |
| CN110473585B (zh) | 一种擦失效存储单元的替换方法、装置、设备及存储介质 | |
| CN110910939B (zh) | 存储单元的阈值调整方法、装置、存储设备和存储介质 | |
| KR101212745B1 (ko) | 플래시 메모리 장치 및 프로그램 검증 방법 | |
| US20200341652A1 (en) | Input/output delay optimization method, electronic system and memory device using the same | |
| CN114530187A (zh) | Nor Flash、字线电压异常检测方法和控制装置 | |
| CN110908825B (zh) | 一种数据读取方法、装置、存储设备及存储介质 | |
| CN110364211B (zh) | 一种减小非易失性存储器擦除干扰时间的方法、装置及设备 | |
| US9240243B2 (en) | Managing of the erasing of operative pages of a flash memory device through service pages | |
| CN110648714B (zh) | 数据的读取方法、装置、电子设备和存储介质 | |
| CN113345505B (zh) | 闪存及闪存的工作方法 | |
| CN110910936A (zh) | 一种模式切换方法、装置、存储设备及存储介质 | |
| CN110556145A (zh) | 一种存储单元的编程方法、装置、电子设备及存储介质 | |
| CN110556150A (zh) | 一种存储单元的编程方法、装置、电子设备及存储介质 | |
| CN109841257B (zh) | 存储器的阈值电压的恢复方法及装置 | |
| CN111696612B (zh) | 非易失性存储器的数据读出方法、装置以及介质 | |
| CN110648710A (zh) | 字线电压的施加方法、装置、电子设备和存储介质 | |
| TWI493559B (zh) | 記憶體裝置及其檢測方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |