CN111696612B - 非易失性存储器的数据读出方法、装置以及介质 - Google Patents

非易失性存储器的数据读出方法、装置以及介质 Download PDF

Info

Publication number
CN111696612B
CN111696612B CN201910184415.1A CN201910184415A CN111696612B CN 111696612 B CN111696612 B CN 111696612B CN 201910184415 A CN201910184415 A CN 201910184415A CN 111696612 B CN111696612 B CN 111696612B
Authority
CN
China
Prior art keywords
reference value
judgment
address
memory
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910184415.1A
Other languages
English (en)
Other versions
CN111696612A (zh
Inventor
王韬
郑晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910184415.1A priority Critical patent/CN111696612B/zh
Priority to US16/812,531 priority patent/US11152041B2/en
Publication of CN111696612A publication Critical patent/CN111696612A/zh
Application granted granted Critical
Publication of CN111696612B publication Critical patent/CN111696612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Abstract

一种非易失性存储器的数据读出方法、装置以及介质，所述方法包括：获取地址信息，对所述地址信息进行译码后确定对应的存储单元的地址；若所述存储单元的地址处于选定区域，对第一判断参考值进行调整后得到第二判断参考值；向所述存储单元加载读出电流，获取所述存储单元输出的判断电流；将所述存储单元输出的判断电流的数值范围与所述第二判断参考值的进行比对，读出所述存储单元内存储的数据内容。采用上述方案，在确保存储器读出的数据的准确度的同时，保证数据读出的速度。

Description

非易失性存储器的数据读出方法、装置以及介质
技术领域
本发明涉及存储器领域，尤其涉及一种非易失性存储器的数据读出方法、装置以及介质。
背景技术
非易失性存储器是指在关闭计算机或者突然性、意外性关闭计算机的情况下，存储的数据不会丢失的存储器。
在从存储器中读出数据时，存储器读出电路向存储器内的存储单元(Cell)加载电压或电流，根据存储单元输出的电流或电压的数值范围与参考值的数值比对，从而判断存储单元内的存储数据。存储单元输出的电流或电压的数值范围与参考值之间的数值差距越大，存储数据内容的判断越准确与快速。但是，同一个存储单元输出的电流或电压的数值范围是会变化的。在对非易失性存储器进行多次擦写(Cycling)后，存储单元输出的电流或电压的数值范围与参考值之间的数值差距可能会越来越小。在数值差距小于一定的数值，即小于标准判断裕量后，存储数据内容的判断容易出现误差，进而存储器读出的数据出现误差。
发明内容
本发明解决的技术问题是存储器读出的数据出现误差。
为解决上述技术问题，本发明实施例提供一种非易失性存储器的数据读出方法，包括：获取地址信息，对所述地址信息进行译码后确定对应的存储单元的地址；若所述存储单元的地址处于选定区域，对第一判断参考值进行调整后得到第二判断参考值；向所述存储单元加载读出电流，获取所述存储单元输出的判断电流；将所述存储单元输出的判断电流的数值范围与所述第二判断参考值的进行比对，读出所述存储单元内存储的数据内容。
可选的，对所述非易失性存储器进行晶圆级可靠性测试；将所有存储单元内存储的数据设为0，测试输出电流的最大值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为第一选定区域；将所有存储单元内存储的数据设为1，测试输出电流的最小值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为第二选定区域。
可选的，若所述存储单元的地址处于第一选定区域，按照预设的调整标准增大所述第一判断参考值，得到所述第二判断参考值。
可选的，所述第二判断参考值与所述第一选定区域内的各个地址对应的存储单元的输出电流的最大值的数值差距，均大于所述标准判断裕量。
可选的，读出电路向所述存储单元加载第一读出电流。
可选的，若所述存储单元的地址处于第二选定区域，按照预设的调整标准减小所述第一判断参考值，得到所述第二判断参考值。
可选的，所述第二判断参考值与所述第二选定区域内的各个地址对应的存储单元的输出电流的最小值的数值差距，均大于所述标准判断裕量。
可选的，读出电路向所述存储单元加载第二读出电流。
本发明还提供一种非易失性存储器的数据读出装置，包括：译码单元，用于获取地址信息，对所述地址信息进行译码后确定对应的存储单元的地址；调整单元，用于若所述存储单元的地址处于选定区域，对第一判断参考值进行调整后得到第二判断参考值；读出单元，用于向所述存储单元加载读出电流，获取所述存储单元输出的判断电流；判断单元，用于将所述存储单元输出的判断电流的数值范围与所述第二判断参考值的进行比对，读出所述存储单元内存储的数据内容。
可选的，所述调整单元，还用于对所述非易失性存储器进行晶圆级可靠性测试；将所有存储单元内存储的数据设为0，测试输出电流的最大值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为第一选定区域；将所有存储单元内存储的数据设为1，测试输出电流的最小值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为第二选定区域。
可选的，所述调整单元，还用于若所述存储单元的地址处于第一选定区域，按照预设的调整标准增大所述第一判断参考值，得到所述第二判断参考值。
可选的，所述第二判断参考值与所述第一选定区域内的各个地址对应的存储单元的输出电流的最大值的数值差距，均大于所述标准判断裕量。
可选的，所述读出单元，还用于读出电路向所述存储单元加载第一读出电流。
可选的，所述调整单元，还用于若所述存储单元的地址处于第二选定区域，按照预设的调整标准减小所述第一判断参考值，得到所述第二判断参考值。
可选的，所述第二判断参考值与所述第二选定区域内的各个地址对应的存储单元的输出电流的最小值的数值差距，均大于所述标准判断裕量。
可选的，所述读出单元，还用于读出电路向所述存储单元加载第二读出电流。
本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质，所述计算机指令运行时执行上述任一项的非易失性存储器的数据读出方法的步骤。
本发明还提供一种非易失性存储器的数据读出装置，包括存储器和处理器，所述存储器上存储有计算机指令，所述计算机指令运行时所述处理器执行上述任一项的非易失性存储器的数据读出方法的步骤。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
通过预先选定存储器中哪些区域的存储单元在多次擦写循环后，输出的判断电流的数值范围与第一判断参考值之间的数值差距较小，在读出这些存储单元内存储的数据时，相应的调整第一判断参考值，得到第二判断参考值，将第二判断参考值与存储单元输出的判断电流的数值范围进行比对，判断存储单元内存储的数据内容。采用上述方案，在确保存储器读出的数据的准确度的同时，保证数据读出的速度。
附图说明
图1是本发明实施例中的非易失性存储器的数据读出方法的流程示意图；
图2是本发明实施例中的存储单元的输出的示意图；
图3是本发明实施例中的非易失性存储器的数据读出装置的结构示意图。
具体实施方式
在从存储器中读出数据时，存储器读出电路向存储器内的存储单元加载电压或电流，根据存储单元输出的电流或电压的数值范围与参考值的数值比对，从而判断存储单元内的存储数据。存储单元输出的电流或电压的数值范围与参考值之间的数值差距越大，存储数据内容的判断越准确与快速。但是，同一个存储单元输出的电流或电压的数值范围是会变化的。在对非易失性存储器进行多次擦写后，存储单元输出的电流或电压的数值范围中的各个值与参考值之间的数值差距可能会越来越小。在数值差距小于一定的数值，即小于标准判断裕量后，存储数据内容的判断容易出现误差，进而存储器读出的数据出现误差。
本发明实施例中，通过预先选定存储器中哪些区域的存储单元在多次擦写循环后，输出的判断电流的数值范围与第一判断参考值之间的数值差距较小，在读出这些存储单元内存储的数据时，相应的调整第一判断参考值，得到第二判断参考值，将第二判断参考值与存储单元输出的判断电流的数值范围进行比对，判断存储单元内存储的数据内容。采用上述方案，在确保存储器读出的数据的准确度的同时，保证数据读出的速度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参阅图1，其为本发明实施例中的非易失性存储器的数据读出方法的流程示意图，包括具体步骤，其中：
步骤S101，获取地址信息，对所述地址信息进行译码后确定对应的存储单元的地址。
在具体实施中，在对存储器进行读出操作的过程中，向存储器配置期望读出的内容的地址信息，存储器对地址信息进行译码，获得存储相对应内容的存储单元的地址。
步骤S102，若所述存储单元的地址处于选定区域，对第一判断参考值进行调整后得到第二判断参考值。
在具体实施中，第一判断参考值为用于判断存储单元内存储的数据内的数值。
在具体实施中，在存储单元进行多次擦写循环过程后，会对存储单元的输出产生影响，导致部分存储单元的输出的数值范围中的各个值与第一判断参考值之间的数值差距小于标准判断裕量，进而导致判断结果容易出现偏差。
在具体实施中，在存储单元的地址处于选定区域的情况下，调整第一判断参考值后得到第二判断参考值，使得存储单元输出的数值范围中的各个值与第二判断参考值之间的数值差距较为合理，可以表现为大于标准判断裕量，从而保证判断结果的准确性，同时也无需牺牲存储器的其他属性或工作性能作为代价。
参阅图2，其为本发明实施例中的存储单元的输出的示意图，曲线1为存储单元内存储的数据为0时的输出电流的曲线，曲线2为存储单元内存储的数据为1时的输出电流的曲线。
本发明实施例中，确定选定区域的过程为，对所述非易失性存储器进行晶圆级可靠性测试；将所有存储单元内存储的数据设为0，测试输出电流的最大值3与所述第一判断参考值5的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为第一选定区域；将所有存储单元内存储的数据设为1，测试输出电流的最小值4与所述第一判断参考值5的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为第二选定区域。
在具体实施中，晶圆级可靠性测试为对存储器进行大量的擦写循环操作后，观察存储器内存储单元的输出的操作。
在具体实施中，在存储单元内存储的数据为0时，存储单元的输出电流的数值范围的最大值3小于第一判断参考值5，通常据此判断存储单元内存储的数据内容。在晶圆级可靠性测试后，可以发现部分存储单元的输出电流的最大值3与第一判断参考值5之间的数值差距小于标准判断裕量，表明在该部分存储单元内存储的数据为0时，进行读出判断时容易出现误差，将这部分的存储单元的地址作为第一选定区域。
在具体实施中，在存储单元内存储的数据为1时，存储单元的输出电流的数值范围的最小值4大于第一判断参考值5，通常据此判断存储单元内存储的数据内容。在晶圆级可靠性测试后，可以发现部分存储单元的输出电流的最小值4与第一判断参考值5之间的数值差距小于标准判断裕量，表明在该部分存储单元内存储的数据为1时，进行读出判断时容易出现误差，将这部分的存储单元的地址作为第二选定区域。
在具体实施中，对存储单元内存储的数据进行读出判断是依据向存储单元加载读出电流后，存储单元的输出电流的最大值3或最小值4与所述第一判断参考值5之间的数值差距，该数值差距越大，读出判断结果的准确度越高，且读出判断速度越快。标准判断裕量为可以在不牺牲存储器的工作性能的情况下，仍可以保证读出判断结果的准确度的数值差距的最小值。
在具体实施中，标准判断裕量可以由用户根据实际应用场景进行相应的设定。
本发明实施例中，若所述存储单元的地址处于第一选定区域，按照预设的调整标准增大所述第一判断参考值5，得到所述第二判断参考值。
在具体实施中，当存储单元的地址处于第一选定区域，预示如果所述存储单元内存储的数据为0时，进行读出判断时容易出现误差，因此按照预设的调整标准增大所述第一判断参考值5，得到所述第二判断参考值。从而当存储单元内存储的数据为0时，保证读出判断结果的准确度。由于存储单元自身的特性，存储数据为0时容易产生读出判断误差的存储单元，在存储数据为1时的性能表现更好，因此，在这部分存储单元内实际存储的数据为1时，即使将第一判断参考值5调整增大，也不会影响读出判断结果的准确度。
本发明实施例中，调整增大所述第一判断参考值5得到第二判断参考值的方式为，所述第二判断参考值与所述第一选定区域内的各个地址对应的存储单元的输出电流的最大值3的数值差距，均大于所述标准判断裕量。
本发明实施例中，若所述存储单元的地址处于第二选定区域，按照预设的调整标准减小所述第一判断参考值5，得到所述第二判断参考值。
在具体实施中，当存储单元的地址处于第二选定区域，预示如果所述存储单元内存储的数据为1时，进行读出判断时容易出现误差，因此按照预设的调整标准减小所述第一判断参考值5，得到所述第二判断参考值。从而当存储单元内存储的数据为1时，保证读出判断结果的准确度。由于存储单元自身的特性，存储数据为1时容易产生读出判断误差的存储单元，在存储数据为0时的性能表现更好，因此，在这部分存储单元内实际存储的数据为0时，即使将第一判断参考值5调整增大，也不会影响读出判断结果的准确度。
本发明实施例中，调整减小所述第一判断参考值5得到第二判断参考值的方式为，所述第二判断参考值与所述第二选定区域内的各个地址对应的存储单元的输出电流的最小值4的数值差距，均大于所述标准判断裕量。
步骤S103，向所述存储单元加载读出电流，获取所述存储单元输出的判断电流。
本发明实施例中，在所述存储单元的地址处于第一选定区域时，读出电路向所述存储单元加载第一读出电流。
本发明实施例中，在所述存储单元的地址处于第二选定区域时，读出电路向所述存储单元加载第二读出电流。
在具体实施中，针对存储数据0或存储数据1表现较差的存储单元，采用预设的相对应的电流进行读出判断，可以进一步提升读出判断结果的准确度。
步骤S104，将所述存储单元输出的判断电流的数值范围与所述第二判断参考值的进行比对，读出所述存储单元内存储的数据内容。
在具体实施中，可以根据存储单元输出的判断电流的最小值4或最大值3与所述第二判断参考值进行比对，得到存储单元内存储的数据为0或1。在存储单元输出的判断电流的最大值3小于所述第二判断参考值的情况下，判断读出存储单元存储的数据为0；在存储单元输出的判断电流的最小值4大于所述第二判断参考值的情况下，判断读出存储单元存储的数据为1。
参阅图3，其为本发明实施例中的非易失性存储器的数据读出装置30的结构示意图，具体包括：
译码单元301，用于获取地址信息，对所述地址信息进行译码后确定对应的存储单元的地址；
调整单元302，用于若所述存储单元的地址处于选定区域，对第一判断参考值5进行调整后得到第二判断参考值；
读出单元303，用于向所述存储单元加载读出电流，获取所述存储单元输出的判断电流；
判断单元304，用于将所述存储单元输出的判断电流的数值范围与所述第二判断参考值的进行比对，读出所述存储单元内存储的数据内容。
本发明实施例中，所述调整单元302，还可以用于对所述非易失性存储器进行晶圆级可靠性测试；将所有存储单元内存储的数据设为0，测试输出电流的最大值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为第一选定区域；将所有存储单元内存储的数据设为1，测试输出电流的最小值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为第二选定区域。
本发明实施例中，所述调整单元302，还可以用于若所述存储单元的地址处于第一选定区域，按照预设的调整标准增大所述第一判断参考值，得到所述第二判断参考值。
本发明实施例中，所述第二判断参考值与所述第一选定区域内的各个地址对应的存储单元的输出电流的最大值的数值差距，可以均大于所述标准判断裕量。
本发明实施例中，所述读出单元303，还可以用于读出电路向所述存储单元加载第一读出电流。
本发明实施例中，所述调整单元302，还可以用于若所述存储单元的地址处于第二选定区域，按照预设的调整标准减小所述第一判断参考值，得到所述第二判断参考值。
本发明实施例中，所述第二判断参考值与所述第二选定区域内的各个地址对应的存储单元的输出电流的最小值的数值差距，可以均大于所述标准判断裕量。
本发明实施例中，所述读出单元303，还可以用于读出电路向所述存储单元加载第二读出电流。
本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质，所述计算机指令运行时执行本发明实施例提供的非易失性存储器的数据读出方法的步骤。
本发明还提供一种非易失性存储器的数据读出装置，包括存储器和处理器，所述存储器上存储有计算机指令，所述计算机指令运行时所述处理器执行本发明实施例提供的非易失性存储器的数据读出方法的步骤。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指示相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种非易失性存储器的数据读出方法，其特征在于，包括：
获取地址信息，对所述地址信息进行译码后确定对应的存储单元的地址；若所述存储单元的地址处于选定区域，对第一判断参考值进行调整后得到第二判断参考值；
向所述存储单元加载读出电流，获取所述存储单元输出的判断电流；
将所述存储单元输出的判断电流的数值范围与所述第二判断参考值的进行比对，读出所述存储单元内存储的数据内容；
其中，所述选定区域包括：第一选定区域及第二选定区域；所述第一选定区域，是存储单元内存储数据为0时，输出电流的最大值与所述第一判断参考值的数值差距小于标准判断裕量的存储单元的地址；所述第二选定区域，是存储单元内存储数据为1时，输出电流的最小值与所述第一判断参考值的数值差距小于标准判断裕量的存储单元的地址。
2.根据权利要求1所述的非易失性存储器的数据读出方法，其特征在于，在所述若所述存储单元的地址处于选定区域之前，还包括：
对所述非易失性存储器进行晶圆级可靠性测试；
将所有存储单元内存储的数据设为0，测试输出电流的最大值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为所述第一选定区域；将所有存储单元内存储的数据设为1，测试输出电流的最小值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为所述第二选定区域。
3.根据权利要求2所述的非易失性存储器的数据读出方法，其特征在于，所述若所述存储单元的地址处于选定区域，对第一判断参考值进行调整后得到第二判断参考值；包括：
若所述存储单元的地址处于第一选定区域，按照预设的调整标准增大所述第一判断参考值，得到所述第二判断参考值。
4.根据权利要求3所述的非易失性存储器的数据读出方法，其特征在于，所述第二判断参考值与所述第一选定区域内的各个地址对应的存储单元的输出电流的最大值的数值差距，均大于所述标准判断裕量。
5.根据权利要求3所述的非易失性存储器的数据读出方法，其特征在于，所述向所述存储单元加载读出电流，包括：
读出电路向所述存储单元加载第一读出电流。
6.根据权利要求2所述的非易失性存储器的数据读出方法，其特征在于，所述若所述存储单元的地址处于选定区域，对第一判断参考值进行调整后得到第二判断参考值；包括：
若所述存储单元的地址处于第二选定区域，按照预设的调整标准减小所述第一判断参考值，得到所述第二判断参考值。
7.根据权利要求6所述的非易失性存储器的数据读出方法，其特征在于，所述第二判断参考值与所述第二选定区域内的各个地址对应的存储单元的输出电流的最小值的数值差距，均大于所述标准判断裕量。
8.根据权利要求6所述的非易失性存储器的数据读出方法，其特征在于，所述向所述存储单元加载读出电流，包括：
读出电路向所述存储单元加载第二读出电流。
9.一种非易失性存储器的数据读出装置，其特征在于，包括：
译码单元，用于获取地址信息，对所述地址信息进行译码后确定对应的存储单元的地址；
调整单元，用于若所述存储单元的地址处于选定区域，对第一判断参考值进行调整后得到第二判断参考值；
读出单元，用于向所述存储单元加载读出电流，获取所述存储单元输出的判断电流；
判断单元，用于将所述存储单元输出的判断电流的数值范围与所述第二判断参考值的进行比对，读出所述存储单元内存储的数据内容；
其中，所述选定区域包括：第一选定区域及第二选定区域；所述第一选定区域，是存储单元内存储数据为0时，输出电流的最大值与所述第一判断参考值的数值差距小于标准判断裕量的存储单元的地址；所述第二选定区域，是存储单元内存储数据为1时，输出电流的最小值与所述第一判断参考值的数值差距小于标准判断裕量的存储单元的地址。
10.根据权利要求9所述的非易失性存储器的数据读出装置，其特征在于，所述调整单元，还用于对所述非易失性存储器进行晶圆级可靠性测试；将所有存储单元内存储的数据设为0，测试输出电流的最大值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为所述第一选定区域；将所有存储单元内存储的数据设为1，测试输出电流的最小值与所述第一判断参考值的数值差距，将数值差距小于标准判断裕量的各个存储单元的地址，作为所述第二选定区域。
11.根据权利要求10所述的非易失性存储器的数据读出装置，其特征在于，所述调整单元，还用于若所述存储单元的地址处于第一选定区域，按照预设的调整标准增大所述第一判断参考值，得到所述第二判断参考值。
12.根据权利要求11所述的非易失性存储器的数据读出装置，其特征在于，所述第二判断参考值与所述第一选定区域内的各个地址对应的存储单元的输出电流的最大值的数值差距，均大于所述标准判断裕量。
13.根据权利要求11所述的非易失性存储器的数据读出装置，其特征在于，所述读出单元，还用于读出电路向所述存储单元加载第一读出电流。
14.根据权利要求10所述的非易失性存储器的数据读出装置，其特征在于，所述调整单元，还用于若所述存储单元的地址处于第二选定区域，按照预设的调整标准减小所述第一判断参考值，得到所述第二判断参考值。
15.根据权利要求14所述的非易失性存储器的数据读出装置，其特征在于，所述第二判断参考值与所述第二选定区域内的各个地址对应的存储单元的输出电流的最小值的数值差距，均大于所述标准判断裕量。
16.根据权利要求14所述的非易失性存储器的数据读出装置，其特征在于，所述读出单元，还用于读出电路向所述存储单元加载第二读出电流。
17.一种计算机可读存储介质，其上存储有计算机指令，所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质，其特征在于，所述计算机指令运行时执行权利要求1～8任一项所述的非易失性存储器的数据读出方法的步骤。
18.一种非易失性存储器的数据读出装置，包括存储器和处理器，所述存储器上存储有计算机指令，其特征在于，所述计算机指令运行时所述处理器执行权利要求1～8任一项所述的非易失性存储器的数据读出方法的步骤。
CN201910184415.1A 2019-03-12 2019-03-12 非易失性存储器的数据读出方法、装置以及介质 Active CN111696612B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910184415.1A CN111696612B (zh) 2019-03-12 2019-03-12 非易失性存储器的数据读出方法、装置以及介质
US16/812,531 US11152041B2 (en) 2019-03-12 2020-03-09 Data reading method, device, and medium of non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910184415.1A CN111696612B (zh) 2019-03-12 2019-03-12 非易失性存储器的数据读出方法、装置以及介质

Publications (2)

Publication Number Publication Date
CN111696612A CN111696612A (zh) 2020-09-22
CN111696612B true CN111696612B (zh) 2022-07-05

Family

ID=72422674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910184415.1A Active CN111696612B (zh) 2019-03-12 2019-03-12 非易失性存储器的数据读出方法、装置以及介质

Country Status (2)

Country Link
US (1) US11152041B2 (zh)
CN (1) CN111696612B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211658A (zh) * 2006-12-28 2008-07-02 旺宏电子股份有限公司 在开启电源时序下调整读取参考电位的方法及其装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796457B2 (ja) * 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6912160B2 (en) * 2003-03-11 2005-06-28 Fujitsu Limited Nonvolatile semiconductor memory device
JP5511489B2 (ja) * 2010-04-27 2014-06-04 ラピスセミコンダクタ株式会社 半導体不揮発性記憶装置
KR20190001417A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211658A (zh) * 2006-12-28 2008-07-02 旺宏电子股份有限公司 在开启电源时序下调整读取参考电位的方法及其装置

Also Published As

Publication number Publication date
US11152041B2 (en) 2021-10-19
CN111696612A (zh) 2020-09-22
US20200294560A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
US8638613B1 (en) Flash memory
JP5741427B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
US11315647B2 (en) Defect detection during program verify in a memory sub-system
JP2007035242A (ja) フラッシュメモリのリフレッシュ方法
JP2013516722A (ja) 読み出し作業の間のクロスカップリング補償を有するフラッシュメモリシステム
KR20210145073A (ko) 반도체 기억장치 및 판독 방법
US10783978B1 (en) Read voltage-assisted manufacturing tests of memory sub-system
CN114187955A (zh) 存储器阵列的测试方法、装置、设备及存储介质
US20240013843A1 (en) Method for finding common optimal read voltage of multi-dies, storage system
CN111696612B (zh) 非易失性存储器的数据读出方法、装置以及介质
CN112732181A (zh) 一种ssd的数据迁移方法及相关装置
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
US10714197B1 (en) Memory device and program verification method thereof
CN114187959A (zh) Nand芯片性能测试方法、板卡、系统和存储介质
TWI681399B (zh) 積體電路及用以操作積體電路上的記憶體的方法
CN111324286A (zh) 一种存储器及其控制方法和装置
CN107633865B (zh) 一种非易失性存储器的数据读取装置及方法
US20130033919A1 (en) Nonvolatile memory system and program method thereof
CN110910939B (zh) 存储单元的阈值调整方法、装置、存储设备和存储介质
US11429483B2 (en) Read level edge find operations in a memory sub-system
EP4258266A1 (en) Test method for memory chip and device therefor
CN116994628B (zh) 基于偏移读电压的闪存颗粒分级方法、控制器及介质
CN109215717B (zh) Nand型浮栅存储器的读取方法及装置
CN111512373B (zh) 非易失性存储器器件和空白检查方法
CN113409857A (zh) 参考单元替换方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant