CN114187959A - Nand芯片性能测试方法、板卡、系统和存储介质 - Google Patents

Nand芯片性能测试方法、板卡、系统和存储介质 Download PDF

Info

Publication number
CN114187959A
CN114187959A CN202111086337.5A CN202111086337A CN114187959A CN 114187959 A CN114187959 A CN 114187959A CN 202111086337 A CN202111086337 A CN 202111086337A CN 114187959 A CN114187959 A CN 114187959A
Authority
CN
China
Prior art keywords
nand chip
tested
read
influence factor
nand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111086337.5A
Other languages
English (en)
Other versions
CN114187959B (zh
Inventor
李栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111086337.5A priority Critical patent/CN114187959B/zh
Publication of CN114187959A publication Critical patent/CN114187959A/zh
Application granted granted Critical
Publication of CN114187959B publication Critical patent/CN114187959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及一种Nand芯片性能测试方法、板卡、系统和存储介质，方法包括：控制待测Nand芯片的第一影响因子至第一待测第一影响因子值；调节待测Nand芯片的第二影响因子至第一待测第二影响因子值；利用测试读写失败比特数量的原始数据对待测Nand芯片中待测样本区块进行读写操作；循环执行第一影响因子值调节和第二影响因子值调节操作，获得全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息；对全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息进行分析，确定待测Nand芯片性能依赖信息。通过本方案可以提前测试出Nand芯片供电不稳定对Error Bit带来的影响，在硬件电路及保险方案设计中提供理论依据。

Description

Nand芯片性能测试方法、板卡、系统和存储介质
技术领域
本申请涉及芯片测试技术领域，特别是涉及一种Nand芯片性能测试 方法、板卡、系统和存储介质。
背景技术
近年来，由于SSD具有读写速度快，低噪音，方便维护等优点得到大 量应用，一般来说SSD内部的存储介质使用的是Nand Flash，然而Nand flash由于自身原理、制作工艺等存在一些固有的特性，如位反转、读干 扰、写干扰等，所以写入Nand Flash的数据，再读出来时会和写入的数据 有一定差异，即存在Error Bit，当Error Bit的数量高于ECC纠错阈值 时，数据就有可能丢失。
有些时候SSD内部供电电路出现老化、异常，有可能对Nand颗粒的供 电电压出现波动，当波动值在Nand颗粒允许的范围内时Nand虽然可以正 常工作，但对数据进行读写时的Error Bit数量有没有影响，这个不得而 知，所以有必要对Nand芯片所依赖的电压、温度等进行提前测试。
发明内容
基于此，有必要针对上述技术问题，提供一种能够测试Nand芯片性能 方法、板卡、系统和存储介质。
一方面，提供一种Nand芯片性能测试方法，应用于Nand芯片测试板 卡，方法包括以下步骤：
S1,控制待测Nand芯片的第一影响因子至第一待测第一影响因子值；
S2,调节待测Nand芯片的第二影响因子至第一待测第二影响因子值；
S3,利用测试读写失败比特数量的原始数据对待测Nand芯片中待测样 本区块进行读写操作；
S4,记录第一待测第一影响因子值、第一待测第二影响因子值下的读写 失败比特信息；
S5,循环执行步骤S2-S4，获得第一待测第一影响因子值及全部待测第 二影响因子值下读写失败比特信息；
S6,循环执行步骤S1-S5，获得全部待测第一影响因子值及全部待测第 二影响因子值下读写失败比特信息；
S7,对全部待测第一影响因子值及全部待测第二影响因子值下读写失 败比特信息进行分析，确定待测Nand芯片性能依赖信息；
其中第一影响因子为温度时，第二影响因子为电压；第一影响因子为 电压时，第二影响因子为温度。
在其中一个实施例中，步骤S1之前还包括：
S0,获取用于测试读写失败比特数量的原始数据，以及确定待测Nand 芯片至少一个待测样本区块；
所述步骤S3包括：
利用测试读写失败比特数量的原始数据对待测Nand芯片中每一个待 测样本区块进行读写操作。
在其中一个实施例中，步骤S0之前还包括：
将Nand芯片测试板卡与待测Nand芯片连接。
在其中一个实施例中，用于测试读写失败比特数量的原始数据由主控 端主控程序生成，下发并存储于Nand芯片测试板卡的DDR中。
在其中一个实施例中，至少一个待测Nand芯片待测样本区块处于不同 生命周期，并由主控端主控程序下发并存储于Nand芯片测试板卡的DDR 中。
在其中一个实施例中，步骤S7包括：
S71,提取每个区块对应的电压、温度数据；
S72,以电压为固定值，构建每个待测电压下温度与读写失败比特信息 二维图；
S73,以温度为固定值，构建每个待测温度下电压与读写失败比特信息 二维图；
S74,根据所述每个待测电压下温度与读写失败比特信息二维图以及每 个待测温度下电压与读写失败比特信息二维图，得出待测Nand芯片性能依 赖信息
另一方面，提供了一种Nand芯片性能测试板卡，所述板卡包括：MCU 以及分别与MCU连接的Nand控制器、供电控制模块、温控模块、存储模块、 数据比较模块，其中：
MCU，用于控制Nand控制器、供电控制模块、温控模块、数据比较模 块的运行；
Nand控制器，用于根据读写指令实现对待测Nand芯片的读写擦操作；
供电控制模块，用于根据电压调整指令动态调整待测Nand芯片的供电 电压；
温控模块，用于根据温度调整指令动态调整待测Nand芯片的温度；
存储模块，用于存储写入读出待测Nand芯片的数据；
数据比较模块，用于对写入读出待测Nand芯片的数据计算读写失败比 特信息。
在其中一个实施例中，MCU通过PWM方式控制供电控制模块的输出电 压。
另一方面，提供了一种Nand芯片性能测试系统，包括主控端、待测 Nand芯片以及上述的Nand芯片性能测试板卡，其中所述主控端与所述Nand 芯片性能测试板卡连接，所述Nand芯片测试板卡与待测Nand芯片连接。
又一方面，提供了一种计算机可读存储介质，其上存储有计算机程序， 所述计算机程序被处理器执行时实现上述Nand芯片性能测试方法的步骤。
上述Nand芯片性能测试方法、板卡、系统和存储介质，可以提前测试 出Nand芯片供电不稳定对Error Bit带来的影响，在硬件电路及保险方案 设计中提供理论依据。
附图说明
图1为一个实施例中Nand芯片性能测试方法的流程示意图；
图2为一个实施例中分析确定待测Nand芯片性能依赖信息步骤的流程 示意图；
图3为一个实施例中电压固定时，FBC随温度变化图；
图4为一个实施例中温度固定时，FBC会电压变化图；
图5为另一个实施例中Nand芯片性能测试方法的流程示意图；
图6为一个实施例中Nand芯片性能测试板卡的结构框图；
图7为一个实施例中Nand芯片性能测试系统的结构框图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图 及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实 施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，如图1所示，提供了一种Nand芯片性能测试方法， 该方法应用于Nand芯片性能测试板卡，以第一影响因子为温度，第二影响 因子为电压为例，测试方法包括以下步骤：
步骤1,控制待测Nand芯片达到第一待测温度。
具体的，以一款3D TLC Nand颗粒为例，厂家给出的颗粒工作温度最 高温度为70℃；VCC电压范围为2.35～3.6V；我们可以将第一待测温度设 定为40℃，通过温控模块根据温度调整指令将待测Nand芯片的温度调整 为40℃。
步骤2,调节待测Nand芯片的电压至第一待测电压。
具体的，接上述举例，我们可以将第一待测电压设定为2V，通过供电 控制模块根据电压调整指令调整待测Nand芯片的供电电压为2V。
步骤3,利用测试读写失败比特数量的原始数据对待测Nand芯片中待 测样本区块进行读写操作。
具体的，接上述举例，通过Nand控制器根据读写指令实现对待测Nand 芯片的读写擦操作。
步骤4,记录当前温度、当前电压下的读写失败比特信息。
具体的，接上述举例，通过存储模块对待测Nand芯片的温度为40℃、 电压为2V的环境下对写入读出待测Nand芯片的数据进行存储。
步骤5,循环执行步骤2-步骤4，获得第一待测温度及全部待测电压下 读写失败比特信息；
具体的，接上述举例，保持温度不变，将第二待测电压设定为2.2V， 通过供电控制模块根据电压调整指令调整待测Nand芯片的供电电压为 2.2V，通过Nand控制器根据读写指令实现对待测Nand芯片的读写擦操作， 通过存储模块对待测Nand芯片的温度为40℃、电压为2.2V的环境下对写 入读出待测Nand芯片的数据进行存储。循环此过程，以对温度为40℃， 电压为全部待测电压的环境下进行读写擦操作，以记录待测Nand芯片的温 度为40℃下，全部电压环境下的读写数据。
步骤6,循环执行步骤1-步骤5，获得全部待测温度及全部待测电压下 读写失败比特信息；
具体的，接上述举例，将第二待测温度调整55℃，将第一待测电压设 定为2V，通过供电控制模块根据电压调整指令调整待测Nand芯片的供电 电压为2V，通过Nand控制器根据读写指令实现对待测Nand芯片的读写擦 操作，通过存储模块对待测Nand芯片的温度为55℃、电压为2V的环境下 对写入读出待测Nand芯片的数据进行存储，接着保持温度不变，将第二待 测电压设定为2.2V，通过供电控制模块根据电压调整指令调整待测Nand 芯片的供电电压为2.2V，通过Nand控制器根据读写指令实现对待测Nand 芯片的读写擦操作，通过存储模块对待测Nand芯片的温度为55℃、电压 为2.2V的环境下对写入读出待测Nand芯片的数据进行存储。循环此过程， 以对温度为55℃，电压为全部待测电压的环境下进行读写擦操作，以记录 待测Nand芯片的温度为55℃下，全部电压环境下的读写数据。循环此过程，以对全部待测温度、全部待测电压的环境下进行读写擦操作，以记录 待测Nand芯片的全部待测温度、全部待测电压环境下的读写数据。
步骤7,对全部待测温度及全部待测电压下读写失败比特信息进行分 析，确定待测Nand芯片性能依赖信息。
具体的，通过数据比较模块对写入读出待测Nand芯片的数据计算读写 失败比特信息，并分析得到待测Nand芯片性能依赖信息。
上述Nand芯片性能测试方法，可以提前测试出Nand颗粒供电不稳定 对ErrorBit带来的影响，在硬件电路及保险方案设计中提供理论依据。。
在一个实施例中，在步骤1之前还包括：
步骤0,获取用于测试读写失败比特数量的原始数据，以及确定待测 Nand芯片至少一个待测样本区块。
具体的，Host主控程序，生成Random数据并下载到Nand测试板卡中， 作为测试读写FBC(Failed Bit Count，失败比特数量)的原始数据；
在一个实施例中，步骤3包括：利用测试读写失败比特数量的原始数 据对待测Nand芯片中每一个待测样本区块进行读写操作。
具体的，在测试之前Nand Flash芯片中选定一些处于不同生命周期的 Block作为测试样本，测试时对每一个Block进行测试。
在一个实施例中，步骤0之前还包括：将Nand芯片测试板卡与待测 Nand芯片连接。
在一个实施例中，用于测试读写失败比特数量的原始数据由主控端主 控程序生成，下发并存储于Nand芯片测试板卡的DDR中；至少一个待测 Nand芯片待测样本区块处于不同生命周期，并由主控端主控程序下发并存 储于Nand芯片测试板卡的DDR中。
具体的，Host端主控程序生成Random数据并下发到测试板卡的DDR 中，作为测试读写BER的原始数据；Host端主控程序下发选定的处于不同 生命周期的样本Block编号，测试板卡收到后存到DDR中。
在一个实施例中，步骤S7包括：
S71,提取每个区块对应的电压、温度数据；
S72,以电压为固定值，构建每个待测电压下温度与读写失败比特信息 二维图；
S73,以温度为固定值，构建每个待测温度下电压与读写失败比特信息 二维图；
S74,根据所述每个待测电压下温度与读写失败比特信息二维图以及每 个待测温度下电压与读写失败比特信息二维图，得出待测Nand芯片性能依 赖信息。
性能依赖信息主要为Nand芯片电压、温度可以波动的范围。
具体的，分析所有采集到的数据，区分每个Block，按照FBC、电压、 温度等不同条件进行绘图。为了更直观的体现电压或者温度对FBC的影响， 固定某一个条件，比如温度，来观察VCC变化过程中FBC的变化情况；同 样可以固定VCC电压，来观察温度变化过程中FBC的变化情况：根据图3 所示，示出VCC＝3V时，FBC与温度的关系，当前所测试Nand颗粒当VCC电压固定时，FBC随温度变化不大；根据图4所示，示出85℃时FBC与VCC 的关系，当温度固定时，FBC会随着VCC的变化而出现较大波动，根据SSD ECC模块的纠错能力(此处为90左右，图4中ECC Threshole线)，最大 可允许的VCC范围是2.2V–3.9V。
在一个实施例中，如图5所示，提供了一种Nand芯片性能测试方法， 以一款3D TLCNand颗粒为例，厂家给出的颗粒工作温度最高温度为70℃； VCC电压范围为2.35～3.6V；
这里将测试电压划分为[2V、2.2V、2.4V、2.6V、2.8V、3.0V、3.2V、 3.4V、3.6V、3.8V、4.0V]等一系列点，测试温度根据SSD实际运行情况， 划分为[40℃、55℃、70℃、85℃]等几个点；
1、Host连接测试板卡；
2、Host端主控程序生成Random数据并下发到测试板卡的DDR中，作 为测试读写BER的原始数据；
3、Host端主控程序下发选定的处于不同生命周期的样本Block编号， 测试板卡收到后存到DDR中；
4、Host端主控程序下发温控命令，比如第一个温度点40℃，将Nand Flash芯片温度设置为需要测试的温度，等待温度稳定；
5、Host端主控程序下发Nand电压调节命令，将Nand供电电压调整 到待测数值，比如第一个电压值2.0V；
6、对选定的样本Block进行读写擦操作，并记录当前温度、供电电压 下的FBC数据，形成Map表；
7、循环执行步骤5、步骤6，直到所有待测试电压全部测试完成；
8、循环执行步骤4、步骤5、步骤6、步骤7，直到所有待测试温度全 部测试完成；
9、对采集到的不同Nand供电电压下的FBC数据进行分析；
10、测试结束。
应该理解的是，虽然图1-2,图5的流程图中的各个步骤按照箭头的指 示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除 非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步 骤可以以其它的顺序执行。而且，图1-2,图5中的至少一部分步骤可以包 括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻 执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶 段的至少一部分轮流或者交替地执行。
在一个实施例中，如图6所示，提供了一种Nand芯片性能测试板卡， 包括：MCU以及分别与MCU连接的Nand控制器、供电控制模块、温控模块、 存储模块、数据比较模块，其中：
MCU，用于控制Nand控制器、供电控制模块、温控模块、数据比较模 块的运行；
Nand控制器，用于根据读写指令实现对待测Nand芯片的读写擦操作；
供电控制模块，用于根据电压调整指令动态调整待测Nand芯片的供电 电压；
温控模块，用于根据温度调整指令动态调整待测Nand芯片的温度；
存储模块，用于存储写入读出待测Nand芯片的数据；
数据比较模块，用于对写入读出待测Nand芯片的数据计算读写失败比 特信息。
在一个实施例中，测试板卡MCU通过PWM方式控制供电控制模块的输 出电压。
在一个实施例中，如图7所示，提供了一种Nand芯片性能测试系统， 包括主控端、待测Nand芯片以及Nand芯片测试板卡，其中所述主控端与 所述Nand芯片测试板卡连接，所述Nand芯片测试板卡与待测Nand芯片连 接。
关于Nand芯片测试板卡、Nand芯片测试系统的具体限定可以参见上 文中对于Nand芯片测试方法的限定，在此不再赘述。上述Nand芯片性能 测试板卡中的各个模块可全部或部分通过软件、硬件及其组合来实现。上 述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以 以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上 各个模块对应的操作。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算 机程序，计算机程序被处理器执行时实现以下步骤：
S1,控制待测Nand芯片达到第一待测温度；
S2,调节待测Nand芯片的电压至第一待测电压；
S3,利用测试读写失败比特数量的原始数据对待测Nand芯片中待测样 本区块进行读写操作；
S4,记录当前温度、当前电压下的读写失败比特信息；
S5,循环执行步骤S2-S4，获得第一待测温度及全部待测电压下读写失 败比特信息；
S6,循环执行步骤S1-S5，获得全部待测温度及全部待测电压下读写失 败比特信息；
S7,对全部待测温度及全部待测电压下读写失败比特信息进行分析，确 定待测Nand芯片性能依赖信息。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流 程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序 可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时， 可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中 所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易 失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM) 或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存 储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、 动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、 增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存 储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、 以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对 上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这 些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和 详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对 于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做 出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的 保护范围应以所附权利要求为准。

Claims (10)

1.一种Nand芯片性能测试方法，应用于Nand芯片测试板卡，其特征在于，方法包括以下步骤：
S1,控制待测Nand芯片的第一影响因子至第一待测第一影响因子值；
S2,调节待测Nand芯片的第二影响因子至第一待测第二影响因子值；
S3,利用测试读写失败比特数量的原始数据对待测Nand芯片中待测样本区块进行读写操作；
S4,记录第一待测第一影响因子值、第一待测第二影响因子值下的读写失败比特信息；
S5,循环执行步骤S2-S4，获得第一待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息；
S6,循环执行步骤S1-S5，获得全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息；
S7,对全部待测第一影响因子值及全部待测第二影响因子值下读写失败比特信息进行分析，确定待测Nand芯片性能依赖信息；
其中第一影响因子为温度时，第二影响因子为电压；第一影响因子为电压时，第二影响因子为温度。
2.一种如权利要求1所述的Nand芯片性能测试方法，其特征在于，所述步骤S1之前还包括：
S0,获取用于测试读写失败比特数量的原始数据，以及确定待测Nand芯片至少一个待测样本区块；
所述步骤S3包括：
利用测试读写失败比特数量的原始数据对待测Nand芯片中每一个待测样本区块进行读写操作。
3.一种如权利要求2所述的Nand芯片性能测试方法，其特征在于，所述步骤S0之前还包括：
将Nand芯片测试板卡与待测Nand芯片连接。
4.一种如权利要求2所述的Nand芯片性能测试方法，其特征在于，所述用于测试读写失败比特数量的原始数据由主控端主控程序生成，下发并存储于Nand芯片测试板卡的DDR中。
5.一种如权利要求2所述的Nand芯片性能测试方法，其特征在于，所述至少一个待测Nand芯片待测样本区块处于不同生命周期，并由主控端主控程序下发并存储于Nand芯片测试板卡的DDR中。
6.一种如权利要求2所述的Nand芯片性能测试方法，其特征在于，所述步骤S7包括：
S71,提取每个区块对应的电压、温度数据；
S72,以电压为固定值，构建每个待测电压下温度与读写失败比特信息二维图；
S73,以温度为固定值，构建每个待测温度下电压与读写失败比特信息二维图；
S74,根据所述每个待测电压下温度与读写失败比特信息二维图以及每个待测温度下电压与读写失败比特信息二维图，得出待测Nand芯片性能依赖信息。
7.一种Nand芯片性能测试板卡，其特征在于，包括MCU以及分别与MCU连接的Nand控制器、供电控制模块、温控模块、数据比较模块，其中：
MCU，用于控制Nand控制器、供电控制模块、温控模块、数据比较模块的运行；
Nand控制器，用于根据读写指令实现对待测Nand芯片的读写擦操作；
供电控制模块，用于根据电压调整指令动态调整待测Nand芯片的供电电压；
温控模块，用于根据温度调整指令动态调整待测Nand芯片的温度；
数据比较模块，用于对写入读出待测Nand芯片的数据计算读写失败比特信息。
8.一种如权利要求7所述的Nand芯片性能测试板卡，其特征在于，MCU通过PWM方式控制供电控制模块的输出电压。
9.一种Nand芯片性能测试系统，其特征在于，包括主控端、待测Nand芯片以及如权利要求7所述的Nand芯片性能测试板卡，其中所述主控端与所述Nand芯片性能测试板卡连接，所述Nand芯片性能测试板卡与待测Nand芯片连接。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的方法的步骤。
CN202111086337.5A 2021-09-16 2021-09-16 Nand芯片性能测试方法、板卡、系统和存储介质 Active CN114187959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111086337.5A CN114187959B (zh) 2021-09-16 2021-09-16 Nand芯片性能测试方法、板卡、系统和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111086337.5A CN114187959B (zh) 2021-09-16 2021-09-16 Nand芯片性能测试方法、板卡、系统和存储介质

Publications (2)

Publication Number Publication Date
CN114187959A true CN114187959A (zh) 2022-03-15
CN114187959B CN114187959B (zh) 2023-11-17

Family

ID=80601063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111086337.5A Active CN114187959B (zh) 2021-09-16 2021-09-16 Nand芯片性能测试方法、板卡、系统和存储介质

Country Status (1)

Country Link
CN (1) CN114187959B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012258A (zh) * 2023-09-26 2023-11-07 合肥康芯威存储技术有限公司 一种存储芯片状态数据的分析装置、方法及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020199136A1 (en) * 2001-06-25 2002-12-26 Ku Joseph Weiyeh System and method for chip testing
CN108052414A (zh) * 2017-12-28 2018-05-18 湖南国科微电子股份有限公司 一种提升ssd工作温度范围的方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020199136A1 (en) * 2001-06-25 2002-12-26 Ku Joseph Weiyeh System and method for chip testing
CN108052414A (zh) * 2017-12-28 2018-05-18 湖南国科微电子股份有限公司 一种提升ssd工作温度范围的方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012258A (zh) * 2023-09-26 2023-11-07 合肥康芯威存储技术有限公司 一种存储芯片状态数据的分析装置、方法及介质
CN117012258B (zh) * 2023-09-26 2024-01-02 合肥康芯威存储技术有限公司 一种存储芯片状态数据的分析装置、方法及介质

Also Published As

Publication number Publication date
CN114187959B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
CN107452421B (zh) 固态储存装置及其状态预测方法
CN110335635B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US8949690B2 (en) Memory controller
US9514042B2 (en) Method for managing memory apparatus to perform writing control according to monitored data amount of received data, associated memory apparatus thereof and associated controller thereof
CN110473581B (zh) 固态储存装置及其相关控制方法
CN110797068A (zh) 一种快速寻找nand闪存最佳重读电压的方法
CN114187959B (zh) Nand芯片性能测试方法、板卡、系统和存储介质
CN111028881B (zh) 一种Open Block测试装置、方法及系统
CN110377538B (zh) 存储器管理方法以及存储控制器
CN112698784B (zh) 存储器系统
CN105278866A (zh) 固态储存装置及其错误更正控制方法
CN113835944A (zh) 快速判断固态硬盘链路速率的测试方法、装置及计算机设备
US20120026795A1 (en) Electronic Apparatus and Data Reading Method
CN110750215A (zh) 提升固态硬盘随机读性能方法、装置和计算机设备
CN106910520B (zh) 存储装置的写入方法、存储装置、存储控制器和存储系统
CN110765042A (zh) 自适应的Nand Flash读写速度调整方法
CN114047880B (zh) 多Pass编程的NAND写入功耗优化方法、装置及计算机设备
CN113140250B (zh) 一种固态硬盘擦除方法、装置和固态硬盘
US20230343401A1 (en) Nonvolatile memory device, memory system, and programming method
CN109686394B (zh) Nand Flash Phy参数配置方法和装置
US20230168811A1 (en) Semiconductor storage device, data writing method, and manufacturing method for semiconductor storage device
CN110851072B (zh) 使用状态预测方法的固态储存装置
CN114153398A (zh) 固态硬盘性能优化方法、装置、计算机设备及存储介质
CN118035001A (zh) 基于qlc固态硬盘的trim数据上电恢复方法和装置
CN115437444A (zh) 稳压电路模块、存储器存储装置及电压控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant