CN115437444A - 稳压电路模块、存储器存储装置及电压控制方法 - Google Patents
稳压电路模块、存储器存储装置及电压控制方法 Download PDFInfo
- Publication number
- CN115437444A CN115437444A CN202211245564.2A CN202211245564A CN115437444A CN 115437444 A CN115437444 A CN 115437444A CN 202211245564 A CN202211245564 A CN 202211245564A CN 115437444 A CN115437444 A CN 115437444A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- transistor
- current
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 65
- 230000005055 memory storage Effects 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000008859 change Effects 0.000 claims abstract description 91
- 230000004044 response Effects 0.000 claims abstract description 63
- 230000001276 controlling effect Effects 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000033228 biological regulation Effects 0.000 claims description 9
- 230000002596 correlated effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Abstract
本发明提供一种稳压电路模块、存储器存储装置及电压控制方法。所述电压控制方法包括：由驱动电路根据输入电压产生输出电压；根据所述输出电压产生反馈电压；以及响应于所述反馈电压引起的电流变化，由第一稳压电路来控制所述驱动电路调整所述输出电压。由此，可有效提高使所述输出电压回复到稳定状态的效率。
Description
技术领域
本发明涉及一种电压控制技术，尤其涉及一种稳压电路模块、存储器存储装置及电压控制方法。
背景技术
随着存储器控制芯片的体积越来越小，无电容低压差稳压器(capacitor lesslow dropout regulator,Capless LDO)逐渐被应用于存储器控制芯片的封装结构中。但是，在存储器控制芯片本身的电容容量不够大的情况下，当遭遇到电压的瞬间下降时，若存储器控制芯片内的无电容低压差稳压器无法快速让输出电压回复稳定，则容易造成数据遗失甚至电路损毁等问题。
发明内容
本发明提供一种稳压电路模块、存储器存储装置及电压控制方法，可改善上述问题。
本发明的范例实施例提供一种稳压电路模块，其包括驱动电路、反馈电路及第一稳压电路。所述驱动电路用以根据输入电压产生输出电压。所述反馈电路连接至所述驱动电路并用以根据所述输出电压产生反馈电压。所述第一稳压电路连接至所述驱动电路与所述反馈电路。所述第一稳压电路用以响应于所述反馈电压引起的电流变化来控制所述驱动电路调整所述输出电压。
在本发明的一范例实施例中，所述的稳压电路模块还包括第二稳压电路，其连接至所述反馈电路与所述第一稳压电路。所述第二稳压电路用以根据参考电压与所述反馈电压控制所述第一稳压电路的输入电流。
在本发明的一范例实施例中，所述第二稳压电路包括误差放大器。所述误差放大器用以比较所述参考电压与所述反馈电压并根据比较结果控制所述第一稳压电路的所述输入电流。
在本发明的一范例实施例中，所述第一稳压电路包括第一反应电路与第二反应电路。所述第一反应电路连接至所述反馈电路与所述第二稳压电路。所述第二反应电路连接至所述第一反应电路与所述驱动电路。所述第一反应电路用以根据所述反馈电压的变化来改变所述第一稳压电路中的第一内部电流的第一电流值。所述第一内部电流是对所述输入电流进行分流而产生。所述第二反应电路用以根据所述第一电流值的变化来调整所述驱动电路的驱动电压。所述驱动电路响应于调整后的所述驱动电压而调整所述输出电压。
在本发明的一范例实施例中，所述第一反应电路还用以根据所述反馈电压的所述变化来改变所述第一稳压电路中的第二内部电流的第二电流值。所述第二内部电流是对所述输入电流进行所述分流而产生。所述第一电流值负相关于所述第二电流值。
在本发明的一范例实施例中，所述第一电流值与所述第二电流值的总和等于所述输入电流的电流值。
在本发明的一范例实施例中，所述第一反应电路包括第一晶体管、第二晶体管及第三晶体管。所述第一晶体管连接至所述第二稳压电路。所述第二晶体管连接至所述第一晶体管、所述反馈电路及所述第二反应电路。所述第三晶体管连接至所述第一晶体管与所述反馈电路。所述第一晶体管用以根据所述第二稳压电路的输出产生所述输入电流。所述第二晶体管与所述第三晶体管分别对所述输入电流进行所述分流以产生所述第一内部电流与所述第二内部电流。所述第二晶体管与所述第三晶体管分别根据所述反馈电压调整所述第一电流值与所述第二电流值。
在本发明的一范例实施例中，所述第二反应电路包括第四晶体管。所述驱动电路包括第五晶体管。所述第四晶体管连接至所述第二晶体管与所述第五晶体管。所述第四晶体管用以经由所述第二晶体管检测所述第一电流值的所述变化并响应于所述变化调整所述驱动电路的所述驱动电压。所述第五晶体管响应于所述驱动电压的变化而改变所述输出电压。
在本发明的一范例实施例中，所述第一稳压电路还包括阻抗元件，其连接在所述第二晶体管与所述第三晶体管之间。所述阻抗元件用以响应于所述第二电流值的变化而改变流经所述阻抗元件的第三电流的第三电流值。所述第二反应电路还用以根据所述第三电流值的变化而调整所述驱动电路的所述驱动电压。
在本发明的一范例实施例中，所述反馈电路包括分压电路，其用以对所述输出电压进行分压以产生所述反馈电压。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块、存储器控制电路单元及稳压电路模块。所述连接接口单元用以连接至主机系统。所述稳压电路模块连接至所述连接接口单元、所述可复写式非易失性存储器模块及所述存储器控制电路单元的至少其中之一。所述稳压电路模块用以：由驱动电路根据输入电压产生输出电压；根据所述输出电压产生反馈电压；以及响应于所述反馈电压引起的电流变化，由第一稳压电路来控制所述驱动电路调整所述输出电压。
本发明的范例实施例另提供一种电压控制方法，其用于存储器存储装置。所述电压控制方法包括：由驱动电路根据输入电压产生输出电压；根据所述输出电压产生反馈电压；以及响应于所述反馈电压引起的电流变化，由第一稳压电路来控制所述驱动电路调整所述输出电压。
在本发明的一范例实施例中，所述的电压控制方法还包括：由第二稳压电路根据参考电压与所述反馈电压控制所述第一稳压电路的输入电流。
在本发明的一范例实施例中，由第二稳压电路根据所述反馈电压控制所述第一稳压电路的所述输入电流的步骤包括：比较所述参考电压与所述反馈电压；以及根据比较结果控制所述第一稳压电路的所述输入电流。
在本发明的一范例实施例中，响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤包括：根据所述反馈电压的变化来改变所述第一稳压电路中的第一内部电流的第一电流值，所述第一内部电流是对所述输入电流进行分流而产生；根据所述第一电流值的变化来调整所述驱动电路的驱动电压；以及由所述驱动电路响应于调整后的所述驱动电压而调整所述输出电压。
在本发明的一范例实施例中，响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤还包括：根据所述反馈电压的所述变化来改变所述第一稳压电路中的第二内部电流的第二电流值，所述第二内部电流是对所述输入电流进行所述分流而产生，且所述第一电流值负相关于所述第二电流值。
在本发明的一范例实施例中，响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤还包括：由第一晶体管根据所述第二稳压电路的输出产生所述输入电流；由第二晶体管与第三晶体管分别对所述输入电流进行所述分流以产生所述第一内部电流与所述第二内部电流；以及由所述第二晶体管与所述第三晶体管分别根据所述反馈电压调整所述第一电流值与所述第二电流值。
在本发明的一范例实施例中，响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤还包括：由第四晶体管经由所述第二晶体管检测所述第一电流值的所述变化并响应于所述变化调整所述驱动电路的所述驱动电压；以及由所述第五晶体管响应于所述驱动电压的变化而改变所述输出电压。
如在本发明的一范例实施例中，响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤还包括：响应于所述第二电流值的变化，改变流经阻抗元件的第三电流的第三电流值，其中所述阻抗元件连接在所述第二晶体管与所述第三晶体管之间；以及根据所述第三电流值的变化而调整所述驱动电路的所述驱动电压。
在本发明的一范例实施例中，所述的电压控制方法还包括：对所述输出电压进行分压以产生所述反馈电压。
基于上述，在驱动电路根据输入电压产生输出电压后，反馈电路可根据所述输出电压产生反馈电压。接着，响应于所述反馈电压引起的电流变化，第一稳压电路可用以控制驱动电路调整所述输出电压。特别是，通过检测所述反馈电压所引起的电流变化(非电压变化)，可有效提高使所述输出电压回复到稳定状态的效率。
附图说明
图1是根据本发明的范例实施例所示出的稳压电路模块的示意图；
图2是根据本发明的范例实施例所示出的稳压电路模块的示意图；
图3是根据本发明的范例实施例所示出的稳压电路模块的示意图；
图4是根据本发明的范例实施例所示出的响应于反馈电压引起的电流变化来调整输出电压的信号时序示意图；
图5是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图6是根据本发明的范例实施例所示出的电压控制方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括申请专利范围)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。
图1是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图1，稳压电路模块10可包括无电容低压差稳压器(capacitor less low dropout regulator,Capless LDO)或类似的电压控制电路模块。
稳压电路模块10包括驱动电路11、反馈电路12及稳压电路(亦称为第一稳压电路)13。驱动电路11可根据电压(亦称为输入电压)V(in)产生电压(亦称为输出电压)V(out)。电压V(out)可提供给外部负载。此外，电容C可连接至驱动电路11的输出端。
须注意的是，假设稳压电路模块10为无电容低压差稳压器，则电容C的电容量(例如为100皮法拉(pF))会小于常规的低压差稳压器所采用的尺寸较大的电容C的电容量(例如为1微法拉(μF))。然而，稳压电路模块10亦可以包含其他类型的稳压器，本发明不加以限制。
反馈电路12连接至驱动电路11。反馈电路12可根据电压V(out)产生电压(亦称为反馈电压)V(fb)。电压V(fb)可反映电压V(out)的当前状态。例如，电压V(fb)的电压值可正相关于电压V(out)的电压值。因此，当电压V(out)的电压值突然下降时，电压V(fb)的电压值也会对应下降。同理，当电压V(out)的电压值上升时，电压V(fb)的电压值也会对应上升。
稳压电路13连接至驱动电路11与反馈电路12。稳压电路13可接收电压V(fb)。特别是，稳压电路13可响应于电压V(fb)引起的电流变化来控制驱动电路11调整电压V(out)。所述电流变化是指稳压电路13内部的电流变化。
在一范例实施例中，假设电压V(out)的电压值发生瞬间的下降。相较于传统上单纯根据电压V(fb)的变化(即电压变化)来对电压V(out)进行拉升，响应于电压V(fb)在稳压电路13内部引起的电流变化而由稳压电路13控制驱动电路11调整电压V(out)，可提高使电压V(out)回复到稳定状态的效率(例如更为快速地使电压V(out)拉升至预设值)。
在一范例实施例中，稳压电路模块10还包括稳压电路(亦称为第二稳压电路)14。稳压电路14可连接至反馈电路12与稳压电路13。稳压电路14可接收电压(亦称为参考电压)V(ref)与电压V(fb)。稳压电路14可根据电压V(ref)与电压V(fb)来控制稳压电路13的输入电流。例如，稳压电路14可根据电压V(ref)与电压V(fb)之间的差值(即电压差)，来调整稳压电路13内部的输入电流。稳压电路13可根据此输入电流与电压V(fb)来控制驱动电路11，使电压V(out)尽可能地维持稳定。
图2是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图2，稳压电路模块20包括驱动电路11、反馈电路12、稳压电路13及稳压电路14。驱动电路11可接收电压V(in)并根据电压V(in)产生电压V(out)。电压V(out)所对应的电流(亦称为负载电流)I(load)可流经电容C。在一范例实施例中，若电流I(load)的电流值瞬间上升，则电压V(out)的电压值会瞬间下降。
反馈电路12可包括分压电路22。分压电路22可用以对电压V(out)进行分压以产生电压V(fb)。例如，分压电路22可包括阻抗元件R(1)与R(2)。阻抗元件R(1)与R(2)相互串接。阻抗元件R(1)与R(2)可分别包括电阻(resistance)或电抗(reactance)。阻抗元件R(1)所提供的阻抗值(例如电阻值或电抗值)可相同或不同于阻抗元件R(2)所提供的阻抗值。
稳压电路13可包括反应电路(亦称为第一反应电路)231与反应电路(亦称为第二反应电路)232。反应电路231连接至反馈电路12与稳压电路14。反应电路232连接至反应电路231与驱动电路11。
反应电路231可检测电压V(fb)的变化并根据电压V(fb)的变化来改变稳压电路13内部的电流(亦称为第一内部电流)I(1)的电流值(亦称为第一电流值)。电流I(1)是对电流I(buf)进行分流而产生。电流I(buf)为稳压电路13的输入电流。例如，电压V(fb)的电压值可负相关于内部电流I(1)的电流值(即第一电流值)。亦即，当电压V(out)的电压值发生瞬间的下降时，电流I(1)的电流值(即第一电流值)会上升。
反应电路232可根据第一电流值的变化来调整电压(亦称为驱动电压)V(gdrv)。例如，第一电流值可负相关于电压V(gdrv)。亦即，当电流I(1)的电流值(即第一电流值)上升时，电压V(gdrv)会对应下降。电压V(gdrv)可用以驱动(或控制)驱动电路11产生电压V(out)。
驱动电路11可响应于调整后的电压V(gdrv)来调整电压V(out)。例如，电压V(gdrv)的电压值可负相关于电压V(out)的电压值。亦即，当电压V(gdrv)的电压值下降时，电压V(out)的电压值会上升。由此，在电压V(out)的电压值发生瞬间的下降后，电压V(fb)改变所引起的稳压电路13内部的电流变化可快速降低电压V(gdrv)的电压值并拉升电压V(out)的电压值，从而使电压V(out)回复至稳定状态。
在一范例实施例中，电流I(1)的电流值(即第一电流值)可正相关于电压(亦称为控制电压)V(buf)的电压值。电压V(buf)位于反应电路231的输出端和/或反应电路232的输入端。电压V(buf)的电压值可负相关于电压V(gdrv)的电压值。因此，当电流I(1)的电流值(即第一电流值)上升时，电压V(buf)的电压值也会上升，但电压V(gdrv)的电压值则会下降。
在一范例实施例中，反应电路231还可根据电压V(fb)的变化来改变稳压电路13内部的另一电流(亦称为第二内部电流)I(2)的电流值(亦称为第二电流值)。电流I(2)也是对电流I(buf)进行分流而产生。特别是，电流I(1)的电流值(即第一电流值)可负相关于电流I(2)的电流值(即第二电流值)。亦即，当第一电流值上升时，第二电流值会下降。
从另一角度而言，电流I(1)与I(2)是通过对电流I(buf)进行分流而产生。因此，电流I(1)的电流值(即第一电流值)与电流I(2)的电流值(即第二电流值)的总和可实质上等于电流I(buf)的电流值。须注意的是，所述第一电流值与第二电流值的总和实质上等于电流I(buf)的电流值，是指在包含可容许的误差的前提下，第一电流值与第二电流值的总和约等于电流I(buf)的电流值。
在一范例实施例中，反应电路231包括晶体管201～205。晶体管201连接至稳压电路14。晶体管201可根据稳压电路14的输出产生电流I(buf)。晶体管202与203连接至晶体管201、反馈电路22及反应电路232。晶体管204与205连接至晶体管201与反馈电路22。
在一范例实施例中，晶体管201亦称为第一晶体管，晶体管202与203亦称为第二晶体管，且晶体管204与205亦称为第三晶体管。第二晶体管(即晶体管202与203)与第三晶体管(即晶体管204与205)可分别对电流I(buf)进行分流以产生电流I(1)与I(2)。此外，第二晶体管(即晶体管202与203)与第三晶体管(即晶体管204与205)可分别根据电压V(fb)调整电流I(1)的电流值(即第一电流值)与电流I(2)的电流值(即第二电流值)。
在一范例实施例中，晶体管204与205可分别接收电压V(ref)与V(fb)。晶体管204与205可根据电压V(ref)与V(fb)来调整电流I(2)。当电压V(fb)的电压值突然下降时，电流I(2)的电流值(即第二电流值)也会对应下降，而电流I(1)的电流值(即第一电流值)则会对应上升。另一方面，晶体管202可接收电压V(fb)并连接至晶体管204。响应于电流I(1)的电流值(即第一电流值)上升(及电压V(fb)的电压值下降)，位于晶体管203的输出端的电压V(buf)也会对应上升。
在一范例实施例中，反应电路232包括晶体管206与207，且驱动电路11包括晶体管208。在一范例实施例中，晶体管206与207亦称为第四晶体管，且晶体管208亦称为第五晶体管。第四晶体管可连接至第二晶体管与第五晶体管。第四晶体管(即晶体管206与207)可经由第二晶体管(即晶体管202与203)检测第一电流值(即电流I(1)的电流值)的变化并响应于此变化调整驱动电路11的驱动电压(即电压V(gdrv))。例如，第一电流值(即电流I(1)的电流值)的变化可反映在电压V(buf)上。因此，第四晶体管(即晶体管206与207)可根据电压V(buf)的变化来调整电压V(gdrv)。第五晶体管(即晶体管208)可响应于驱动电压(即电压V(gdrv))的变化而改变电压V(out)。
在一范例实施例中，稳压电路14包括误差放大器(Error Amplifier)24。误差放大器24可用以比较电压V(ref)与电压V(fb)。误差放大器24可根据电压V(ref)与电压V(fb)的比较结果来控制稳压电路13内部的电流(即输入电流)I(buf)。例如，电压V(ref)与电压V(fb)之间的差值可正相关于电流I(buf)的电流值。亦即，若比较结果反映电压V(ref)与电压V(fb)之间的差值上升，表示电压V(fb)的下降幅度加大，则误差放大器24可控制晶体管201提高电流I(buf)的电流值。在一范例实施例中，通过提高电流I(buf)的电流值，亦有助于使电压V(out)回复至稳定状态。
图3是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图3，相较于图2的稳压电路模块20，稳压电路模块30还包括阻抗元件31。阻抗元件31可连接在第二晶体管(即晶体管202与203)与第三晶体管(即晶体管204与205)之间。阻抗元件31可响应于第二电流值(即电流I(2)的电流值)的变化(和/或阻抗元件31两端的电压差的变化)而改变流经阻抗元件31的电流I(3)的电流值(亦称为第三电流值)。
在一范例实施例中，改变电流I(3)的电流值(即第三电流值)亦可包括改变电流I(3)的流向。接着，反应电路232可根据第三电流值的变化(和/或电流I(3)的流向的变化)而调整驱动电路11(或晶体管208)的驱动电压(即电压V(gdrv))。例如，阻抗元件31可包括电阻、电抗、晶体管和/或二极管等具有提供阻抗和/或整流功能的电子元件。
在一范例实施例中，相较于图2的稳压电路模块20，稳压电路模块30还可通过改变后的电流I(3)来加速提高电压V(buf)的电压值。由此，降低电压V(gdrv)并提高电压V(out)的效率也可被提高。
图4是根据本发明的范例实施例所示出的响应于反馈电压引起的电流变化来调整输出电压的信号时序示意图。请参照图2、图3及图4，假设在时间点T(1)时，电流I(load)的电流值瞬间拉高，则电压V(out)的电压值会瞬间下降。响应于电压V(out)的电压值下降，电压V(fb)的电压值也会对应下降。响应于电压V(fb)的电压值下降，电压V(buf)的电压值会对应上升。响应于电压V(buf)的电压值上升，电压V(gdrv)的电压值会对应下降。响应于电压V(gdrv)的电压值下降，电压V(out)的电压值会快速上升。由此，在极短的时间内，于时间点T(2)，电压V(out)可被回复到稳定状态(例如电压V(out)的电压值可被回复为预设值)。
在一范例实施例中，图1至图3的稳压电路模块10、20或30可设置存储器存储装置中。或者，在一范例实施例中，图1至图3的稳压电路模块10、20或30可设置其他类型的电子装置中。
图5是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图5，存储器存储装置50包括连接接口单元51、存储器控制电路单元52、可复写式非易失性存储器模块53及稳压电路模块54。
连接接口单元51用以将存储器存储装置50连接主机系统11。存储器存储装置50可经由连接接口单元51与主机系统通信。在一范例实施例中，连接接口单元51是相容于容于外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准。在一范例实施例中，连接接口单元51亦可以是符合串行高级技术附件(SerialAdvanced Technology Attachment,SATA)标准、并行高级技术附件(Parallel AdvancedTechnology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electricaland Electronic Engineers,IEEE)1394标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(UltraHigh Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元51可与存储器控制电路单元52封装在一个芯片中，或者连接接口单元51是布设于一包含存储器控制电路单元52的芯片外。
存储器控制电路单元52连接至连接接口单元51与可复写式非易失性存储器模块53。存储器控制电路单元52用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统的指令在可复写式非易失性存储器模块53中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块53用以存储主机系统所写入的数据。可复写式非易失性存储器模块53可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块53中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块53中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，由此取得此存储单元所存储的一或多个比特。
在一范例实施例中，可复写式非易失性存储器模块53的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
稳压电路模块54可包括图1至图3的稳压电路模块10、20或30。稳压电路模块54可设置于存储器存储装置50内部并连接至连接接口单元51、存储器控制电路单元52及可复写式非易失性存储器模块53的至少其中之一，以执行相关的稳压操作。或者，稳压电路模块54亦可设置于连接接口单元51、存储器控制电路单元52及可复写式非易失性存储器模块53的至少其中之一内部。稳压电路模块54的实施细节请参照图1至图3的范例实施例，在此不重复赘述。
图6是根据本发明的范例实施例所示出的电压控制方法的流程图。请参照图6，在步骤S601中，由驱动电路根据输入电压产生输出电压。在步骤S602中，根据所述输出电压产生反馈电压。在步骤S603中，响应于所述反馈电压引起的电流变化，由第一稳压电路来控制所述驱动电路调整所述输出电压。
然而，图6中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图6中各步骤可以实作为多个程序码或是电路，本案不加以限制。此外，图6的方法可以搭配以上范例实施例使用，也可以单独使用，本案不加以限制。
综上所述，本发明实施例提供的稳压电路模块、存储器存储装置及电压控制方法，可在驱动电路根据输入电压产生输出电压后，根据反馈电路产生的反馈电压所引起的电流变化，控制驱动电路调整所述输出电压。特别是，通过检测所述反馈电压在反应电路中引起的电流变化(非电压变化)，可有效提高使所述输出电压回复到稳定状态的效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (30)
1.一种稳压电路模块，其特征在于，包括：
驱动电路，用以根据输入电压产生输出电压；
反馈电路，连接至所述驱动电路并用以根据所述输出电压产生反馈电压；
第一稳压电路，连接至所述驱动电路与所述反馈电路，
其中所述第一稳压电路用以响应于所述反馈电压引起的电流变化来控制所述驱动电路调整所述输出电压。
2.根据权利要求1所述的稳压电路模块，还包括：
第二稳压电路，连接至所述反馈电路与所述第一稳压电路，
其中所述第二稳压电路用以根据参考电压与所述反馈电压控制所述第一稳压电路的输入电流。
3.根据权利要求2所述的稳压电路模块，其中所述第二稳压电路包括误差放大器，并且
所述误差放大器用以比较所述参考电压与所述反馈电压并根据比较结果控制所述第一稳压电路的所述输入电流。
4.根据权利要求2所述的稳压电路模块，其中所述第一稳压电路包括：
第一反应电路，连接至所述反馈电路与所述第二稳压电路；以及
第二反应电路，连接至所述第一反应电路与所述驱动电路，
其中所述第一反应电路用以根据所述反馈电压的变化来改变所述第一稳压电路中的第一内部电流的第一电流值，所述第一内部电流是对所述输入电流进行分流而产生，
所述第二反应电路用以根据所述第一电流值的变化来调整所述驱动电路的驱动电压，并且
所述驱动电路响应于调整后的所述驱动电压而调整所述输出电压。
5.根据权利要求4所述的稳压电路模块，其中所述第一反应电路还用以根据所述反馈电压的所述变化来改变所述第一稳压电路中的第二内部电流的第二电流值，所述第二内部电流是对所述输入电流进行所述分流而产生，且所述第一电流值负相关于所述第二电流值。
6.根据权利要求5所述的稳压电路模块，其中所述第一电流值与所述第二电流值的总和等于所述输入电流的电流值。
7.根据权利要求5所述的稳压电路模块，其中所述第一反应电路包括：
第一晶体管，连接至所述第二稳压电路；
第二晶体管，连接至所述第一晶体管、所述反馈电路及所述第二反应电路；以及
第三晶体管，连接至所述第一晶体管与所述反馈电路，
所述第一晶体管用以根据所述第二稳压电路的输出产生所述输入电流，
所述第二晶体管与所述第三晶体管分别对所述输入电流进行所述分流以产生所述第一内部电流与所述第二内部电流，并且
所述第二晶体管与所述第三晶体管分别根据所述反馈电压调整所述第一电流值与所述第二电流值。
8.根据权利要求7所述的稳压电路模块，其中所述第二反应电路包括第四晶体管，所述驱动电路包括第五晶体管，所述第四晶体管连接至所述第二晶体管与所述第五晶体管，
所述第四晶体管用以经由所述第二晶体管检测所述第一电流值的所述变化并响应于所述变化调整所述驱动电路的所述驱动电压，并且
所述第五晶体管响应于所述驱动电压的变化而改变所述输出电压。
9.根据权利要求7所述的稳压电路模块，其中所述第一稳压电路还包括：
阻抗元件，连接在所述第二晶体管与所述第三晶体管之间，
所述阻抗元件用以响应于所述第二电流值的变化而改变流经所述阻抗元件的第三电流的第三电流值，并且
所述第二反应电路还用以根据所述第三电流值的变化而调整所述驱动电路的所述驱动电压。
10.根据权利要求1所述的稳压电路模块，其中所述反馈电路包括：
分压电路，用以对所述输出电压进行分压以产生所述反馈电压。
11.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块；
存储器控制电路单元；以及
稳压电路模块，连接至所述连接接口单元、所述可复写式非易失性存储器模块及所述存储器控制电路单元的至少其中之一，
其中所述稳压电路模块用以：
由驱动电路根据输入电压产生输出电压；
根据所述输出电压产生反馈电压；以及
响应于所述反馈电压引起的电流变化，由第一稳压电路来控制所述驱动电路调整所述输出电压。
12.根据权利要求11所述的存储器存储装置，其中所述稳压电路模块还用以：
由第二稳压电路根据参考电压与所述反馈电压控制所述第一稳压电路的输入电流。
13.根据权利要求12所述的存储器存储装置，其中所述第二稳压电路包括误差放大器，并且
所述误差放大器用以比较所述参考电压与所述反馈电压并根据比较结果控制所述第一稳压电路的所述输入电流。
14.根据权利要求12所述的存储器存储装置，其中所述第一稳压电路包括：
第一反应电路，连接至所述第二稳压电路；以及
第二反应电路，连接至所述第一反应电路与所述驱动电路，
其中所述第一反应电路用以根据所述反馈电压的变化来改变所述第一稳压电路中的第一内部电流的第一电流值，所述第一内部电流是对所述输入电流进行分流而产生，
所述第二反应电路用以根据所述第一电流值的变化来调整所述驱动电路的驱动电压，并且
所述驱动电路响应于调整后的所述驱动电压而调整所述输出电压。
15.根据权利要求14所述的存储器存储装置，其中所述第一反应电路还用以根据所述反馈电压的所述变化来改变所述第一稳压电路中的第二内部电流的第二电流值，所述第二内部电流是对所述输入电流进行所述分流而产生，且所述第一电流值负相关于所述第二电流值。
16.根据权利要求15所述的存储器存储装置，其中所述第一电流值与所述第二电流值的总和等于所述输入电流的电流值。
17.根据权利要求15所述的存储器存储装置，其中所述第一反应电路包括：
第一晶体管，连接至所述第二稳压电路；
第二晶体管，连接至所述第一晶体管与所述第二反应电路；以及
第三晶体管，连接至所述第一晶体管，
所述第一晶体管用以根据所述第二稳压电路的输出产生所述输入电流，
所述第二晶体管与所述第三晶体管分别对所述输入电流进行所述分流以产生所述第一内部电流与所述第二内部电流，并且
所述第二晶体管与所述第三晶体管分别根据所述反馈电压调整所述第一电流值与所述第二电流值。
18.根据权利要求17所述的存储器存储装置，其中所述第二反应电路包括第四晶体管，所述驱动电路包括第五晶体管，所述第四晶体管连接至所述第二晶体管与所述第五晶体管，
所述第四晶体管用以经由所述第二晶体管检测所述第一电流值的所述变化并响应于所述变化调整所述驱动电路的所述驱动电压，并且
所述第五晶体管响应于所述驱动电压的变化而改变所述输出电压。
19.根据权利要求17所述的存储器存储装置，其中所述第一稳压电路还包括：
阻抗元件，连接在所述第二晶体管与所述第三晶体管之间，
所述阻抗元件用以响应于所述第二电流值的变化而改变流经所述阻抗元件的第三电流的第三电流值，并且
所述第二反应电路还用以根据所述第三电流值的变化而调整所述驱动电路的所述驱动电压。
20.根据权利要求11所述的存储器存储装置，其中所述稳压电路模块包括：
分压电路，用以对所述输出电压进行分压以产生所述反馈电压。
21.一种电压控制方法，其特征在于，用于存储器存储装置，所述电压控制方法包括：
由驱动电路根据输入电压产生输出电压；
根据所述输出电压产生反馈电压；以及
响应于所述反馈电压引起的电流变化，由第一稳压电路来控制所述驱动电路调整所述输出电压。
22.根据权利要求21所述的电压控制方法，还包括：
由第二稳压电路根据参考电压与所述反馈电压控制所述第一稳压电路的输入电流。
23.根据权利要求22所述的电压控制方法，其中由第二稳压电路根据所述反馈电压控制所述第一稳压电路的所述输入电流的步骤包括：
比较所述参考电压与所述反馈电压；以及
根据比较结果控制所述第一稳压电路的所述输入电流。
24.根据权利要求22所述的电压控制方法，其中响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤包括：
根据所述反馈电压的变化来改变所述第一稳压电路中的第一内部电流的第一电流值，所述第一内部电流是对所述输入电流进行分流而产生；
根据所述第一电流值的变化来调整所述驱动电路的驱动电压；以及
由所述驱动电路响应于调整后的所述驱动电压而调整所述输出电压。
25.根据权利要求24所述的电压控制方法，其中响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤还包括：
根据所述反馈电压的所述变化来改变所述第一稳压电路中的第二内部电流的第二电流值，所述第二内部电流是对所述输入电流进行所述分流而产生，且所述第一电流值负相关于所述第二电流值。
26.根据权利要求25所述的电压控制方法，其中所述第一电流值与所述第二电流值的总和等于所述输入电流的电流值。
27.根据权利要求25所述的电压控制方法，其中响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤还包括：
由第一晶体管根据所述第二稳压电路的输出产生所述输入电流；
由第二晶体管与第三晶体管分别对所述输入电流进行所述分流以产生所述第一内部电流与所述第二内部电流；以及
由所述第二晶体管与所述第三晶体管分别根据所述反馈电压调整所述第一电流值与所述第二电流值。
28.根据权利要求27所述的电压控制方法，其中响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤还包括：
由第四晶体管经由所述第二晶体管检测所述第一电流值的所述变化并响应于所述变化调整所述驱动电路的所述驱动电压；以及
由第五晶体管响应于所述驱动电压的变化而改变所述输出电压。
29.根据权利要求27所述的电压控制方法，其中响应于所述反馈电压引起的所述电流变化，由所述第一稳压电路来控制所述驱动电路调整所述输出电压的步骤还包括：
响应于所述第二电流值的变化，改变流经阻抗元件的第三电流的第三电流值，其中所述阻抗元件连接在所述第二晶体管与所述第三晶体管之间；以及
根据所述第三电流值的变化而调整所述驱动电路的所述驱动电压。
30.根据权利要求21所述的电压控制方法，还包括：
对所述输出电压进行分压以产生所述反馈电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211245564.2A CN115437444B (zh) | 2022-10-12 | 2022-10-12 | 稳压电路模块、存储器存储装置及电压控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211245564.2A CN115437444B (zh) | 2022-10-12 | 2022-10-12 | 稳压电路模块、存储器存储装置及电压控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115437444A true CN115437444A (zh) | 2022-12-06 |
| CN115437444B CN115437444B (zh) | 2024-03-12 |
Family
ID=84250963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211245564.2A Active CN115437444B (zh) | 2022-10-12 | 2022-10-12 | 稳压电路模块、存储器存储装置及电压控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115437444B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101105696A (zh) * | 2007-08-08 | 2008-01-16 | 中国航天时代电子公司第七七一研究所 | 一种用于线性稳压器的电压缓冲电路 |
| CN101782787A (zh) * | 2010-02-02 | 2010-07-21 | 中国人民解放军国防科学技术大学 | 电流控制型低压降稳压电路 |
| US20110156674A1 (en) * | 2009-12-31 | 2011-06-30 | Industrial Technology Research Institute | Low dropout regulator |
| CN103488226A (zh) * | 2013-09-09 | 2014-01-01 | 天脉聚源(北京)传媒科技有限公司 | 一种输出电压控制电路 |
| DE102015120378A1 (de) * | 2014-11-29 | 2016-06-02 | Infineon Technologies Ag | Linearer Low-Dropout-Regler mit zwei Betriebsarten |
| CN105786071A (zh) * | 2014-12-24 | 2016-07-20 | 联芯科技有限公司 | 一种低压差线性稳压电路和低压差线性稳压装置 |
| CN107102665A (zh) * | 2016-02-22 | 2017-08-29 | 联发科技（新加坡）私人有限公司 | 低压差线性稳压器 |
| CN114756083A (zh) * | 2022-04-01 | 2022-07-15 | 广东省大湾区集成电路与系统应用研究院 | 低压差线性稳压电路及电子设备 |
-
2022
- 2022-10-12 CN CN202211245564.2A patent/CN115437444B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101105696A (zh) * | 2007-08-08 | 2008-01-16 | 中国航天时代电子公司第七七一研究所 | 一种用于线性稳压器的电压缓冲电路 |
| US20110156674A1 (en) * | 2009-12-31 | 2011-06-30 | Industrial Technology Research Institute | Low dropout regulator |
| CN101782787A (zh) * | 2010-02-02 | 2010-07-21 | 中国人民解放军国防科学技术大学 | 电流控制型低压降稳压电路 |
| CN103488226A (zh) * | 2013-09-09 | 2014-01-01 | 天脉聚源(北京)传媒科技有限公司 | 一种输出电压控制电路 |
| DE102015120378A1 (de) * | 2014-11-29 | 2016-06-02 | Infineon Technologies Ag | Linearer Low-Dropout-Regler mit zwei Betriebsarten |
| CN105786071A (zh) * | 2014-12-24 | 2016-07-20 | 联芯科技有限公司 | 一种低压差线性稳压电路和低压差线性稳压装置 |
| CN107102665A (zh) * | 2016-02-22 | 2017-08-29 | 联发科技（新加坡）私人有限公司 | 低压差线性稳压器 |
| CN114756083A (zh) * | 2022-04-01 | 2022-07-15 | 广东省大湾区集成电路与系统应用研究院 | 低压差线性稳压电路及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115437444B (zh) | 2024-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7515488B2 (en) | Method for load-based voltage generation | |
| US9887011B1 (en) | Memory with controlled bit line charging | |
| US8149625B2 (en) | Nonvolatile memory device, operating method thereof, and memory system including the same | |
| CN106340318B (zh) | 上电复位电路和包括其的半导体存储器件 | |
| CN111078149A (zh) | 存储器管理方法、存储器存储装置及存储器控制电路单元 | |
| KR20060036110A (ko) | 다중 전압 저장 시스템을 위한 바이패스를 갖는 전압조정기 | |
| US11635777B2 (en) | Temperature control circuit, memory storage device and temperature control method | |
| US11158390B2 (en) | Method and apparatus for performing automatic power control in a memory device with aid of associated detection during initialization phase | |
| US20160240256A1 (en) | Memory programming method, memory control circuit unit and memory storage device | |
| US20230116024A1 (en) | Managing digitally-controlled charge pump operation in a memory sub-system | |
| US10423338B2 (en) | Method of extending lifetime of solid state disk | |
| CN113852042B (zh) | 过电流保护电路、存储器存储装置及过电流保护方法 | |
| US20180210478A1 (en) | Reference voltage generation circuit, memory storage device and reference voltage generation method | |
| CN115437444B (zh) | 稳压电路模块、存储器存储装置及电压控制方法 | |
| CN105654986B (zh) | 取样电路模块、存储器控制电路单元及数据取样方法 | |
| US20240118721A1 (en) | Regulator circuit module, memory storage device and voltage control method | |
| CN116893727A (zh) | 多参考电力供应器 | |
| CN114706529A (zh) | 存储器自适应温控方法、存储装置及控制电路单元 | |
| CN107545918B (zh) | 存储器控制电路单元与存储装置及参考电压产生方法 | |
| CN111831024B (zh) | 温度控制电路、存储器存储装置及温度控制方法 | |
| CN115437445B (zh) | 稳压电路模块、存储器存储装置及电压控制方法 | |
| CN108399933B (zh) | 参考电压产生电路、存储器储存装置及参考电压产生方法 | |
| TW201543488A (zh) | 記憶體儲存裝置、記憶體控制電路單元及電源供應方法 | |
| CN105761754B (zh) | 存储单元编程方法、存储器控制电路单元与存储装置 | |
| TW202416078A (zh) | 穩壓電路模組、記憶體儲存裝置及電壓控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |