CN110910938A - 一种数据纠正方法、装置、存储设备及存储介质 - Google Patents

一种数据纠正方法、装置、存储设备及存储介质 Download PDF

Info

Publication number
CN110910938A
CN110910938A CN201811080249.2A CN201811080249A CN110910938A CN 110910938 A CN110910938 A CN 110910938A CN 201811080249 A CN201811080249 A CN 201811080249A CN 110910938 A CN110910938 A CN 110910938A
Authority
CN
China
Prior art keywords
error
data
new
unit
checksum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811080249.2A
Other languages
English (en)
Inventor
贺元魁
潘荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201811080249.2A priority Critical patent/CN110910938A/zh
Publication of CN110910938A publication Critical patent/CN110910938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种数据纠正方法、装置、存储设备及存储介质。该方法包括：接收输入的读取指令；根据所述读取指令，读取目标存储单元的数据；通过编程操作，纠正所述目标存储单元中错误单元存储的错误数据。本发明可以通过编程操作对错误单元中存储的错误数据进行纠正，这样，减少了错误单元的个数，避免现有技术中由于错误单元太多导致无法纠错的情况发生。

Description

一种数据纠正方法、装置、存储设备及存储介质
技术领域
本发明实施例涉及数据处理技术，尤其涉及一种数据纠正方法、装置、存储设备及存储介质。
背景技术
Nand闪存是一种非易失存储器，它通过对存储单元进行读写擦操作来存储数据，具有改写速度快，存储容量大等优点，被广泛使用到电子产品中，随着flash存储器的大量使用，对其性能的要求也在不断提高。
Nand闪存如果长时间存放，浮栅上的电子会出现丢失，导致存储单元的阈值电压变小，这种现象叫作数据滞留(data retention)。Data retention现象使得原来处于编程状态的存储单元会逐渐衰变成擦除状态，从而导致错误的引入。为了纠正各种错误类型的存储单元，Nand闪存在读操作过程中一般会引入ECC算法，即先读取存储单元的状态，然后将读取的数据放到内部的锁存器中，通过ECC算法将锁存器中存在的错误数据纠正过来，结束读操作。
由于错误检查和纠正(Error Checking and Correction，ECC)算法只是针对读出到锁存器中的数据进行纠错，而并不是对存储单元本身存储的数据进行纠正。又因为ECC纠错能力是有限的，这样如果错误位的个数逐渐增多直到超出了ECC的纠错能力，那么ECC算法将无法纠正这些错误。
发明内容
本发明提供一种数据纠正方法、装置、存储设备及存储介质，以实现对存储单元本身存储数据的纠正。
第一方面，本发明实施例提供了数据纠正方法，包括：
接收输入的读取指令；
根据所述读取指令，读取目标存储单元的数据；
通过编程操作，纠正所述目标存储单元中错误单元存储的错误数据。
可选的，所述通过编程操作，纠正所述错误单元中的错误数据，包括：
判断读取到的数据中是否存在所述错误单元存储的错误数据；
若是，对所述错误单元存储的错误数据执行所述编程操作；
获取新数据，所述新数据包括得到的编程结果和所述目标存储单元中正确单元存储的正确数据。
可选的，所述对所述错误单元的错误数据执行所述编程操作，包括：
获取所述错误数据的类型；
当所述错误数据的类型是数据滞留时，对所述错误单元的错误数据执行所述编程操作。
可选的，所述对所述错误单元的错误数据执行所述编程操作，包括：
获取所述错误单元的个数；
当所述错误单元的个数大于预设值时，对所述错误单元的错误数据执行所述编程操作。
可选的，所述对所述错误单元的错误数据执行所述编程操作，包括：
对所述错误单元施加预设量的电荷。
可选的，所述目标存储单元是Nand闪存中的存储单元。
可选的，所述判断新数据中是否存在新错误单元存储的新错误数据，包括：
获取已存储的原校验和；所述原校验和是写入数据时生成的校验码；
获取所述新数据的新校验和；
判断所述原校验和与所述新校验和是否匹配；
其中，当所述原校验和与所述新校验和不匹配时，根据不匹配的内容，确定所述新数据的新错误数据和新错误单元。
第二方面，本发明实施例还提供了一种数据纠正装置，包括：
接收模块，用于接收输入的读取指令；
读取模块，用于根据所述读取指令，读取目标存储单元的数据；
纠正模块，用于通过编程操作，纠正所述目标存储单元中错误单元存储的错误数据。
第三方面，本发明实施例还提供了一种存储设备，所述存储设备包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如第一方面中任一所述的数据纠正方法。
第三方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如第一方面中任一所述的数据纠正方法。
本发明可以通过编程操作对错误单元中存储的错误数据进行纠正，这样，减少了错误单元的个数，避免现有技术中由于错误单元太多导致无法纠错的情况发生。
附图说明
图1是本发明实施例一提供的一种数据纠正方法的流程图；
图2是本发明实施例一提供的一种数据纠正方法的流程图；
图3是本发明实施例一提供的一种数据纠正方法的流程图；
图4是本发明实施例一提供的一种数据纠正方法的流程图；
图5是本发明实施例一提供的一种数据纠正方法的流程图；
图6是本发明实施例一提供的一种数据纠正方法的流程图；
图7是本发明实施例二提供的一种数据纠正方法的流程图；
图8是本发明实施例三提供的一种数据纠正装置的结构示意图；
图9是本发明实施例三提供的一种数据纠正装置的结构示意图；
图10是本发明实施例四提供的一种存储设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种数据纠正方法的流程图，本实施例可适用于数据读取情况，该方法可以由数据纠正装置来执行，具体包括如下步骤：
步骤101、接收输入的读取指令。
该指令中携带有读取地址。读取地址包括待读取的存储块的地址和存储块中目标存储单元的地址。
步骤102、根据读取指令，读取目标存储单元的数据。
这里，目标存储单元的数据先读入锁存器中，再由锁存器输出。
以Nand闪存为例，Nand闪存内部存储结构单元是基于MOSFET(金属-氧化层-半导体-场效应晶体管)，与普通场效应晶体管的不同之处在于，在栅极(控制栅)与漏极/源极之间存在浮置栅，利用该浮置栅存储数据。
其中，读取数据的时候给控制栅加读取电压，对于浮置栅中有电荷的单元来讲，浮置栅中的电荷可抵消提供给控制栅的电压，造成阈值电压增高。与浮置栅中没有电荷时的情况相比，如果不给控制栅提供高电压，则漏极-源极之间不会处于导通的状态。因此，通过判断，通过向控制栅加读出电压，判断漏极-源极之间是否处于导通状态，可以判断浮置栅有没有存储电荷，进而判断该存储单元是擦除状态还是编程状态。
步骤103、通过编程操作，纠正目标存储单元中错误单元存储的错误数据。
数据的写入(编程)是通过主板与控制栅之间电荷的诸如与释放来进行的。而NAND闪存利用F-N隧道效应，通过硅基层给浮置栅充电，电流从浮置栅极到硅基层。
数据在Nand闪存中是以电荷的形式存储的，存储的电荷的多少，取决于控制栅极所施加的电压，栅极及主板利用氧化膜进行了绝缘处理，一次积累的电荷可以保持长时间，但是，如果氧化膜存在缺陷，或者由于某种原因是绝缘膜遭到破坏，那么闪存将失去记忆。因此，编程操作的目的就是为了改变电荷量，从而实现纠正错误数据。
本发明可以通过编程操作对错误单元中存储的错误数据进行纠正，这样，减少了错误单元的个数，避免现有技术中由于错误单元太多导致无法纠错的情况发生。
在上述技术方案的基础上，如图2所示，步骤103，即通过编程操作，纠正错误单元中的错误数据，可以包括：
步骤1031、判断读取到的数据中是否存在错误单元存储的错误数据。
本实施例可以统一对读取到的数据进行一次校验，也可以对目标单元中每个数据一一进行校验。
对于统一校验，在写入这些目标存储单元的数据时，按照预设规则对这些数据进行编码，得到标准码；再对读到的数据按照该规则进行编码，得到校验码；判断校验码和标准码是否相同；若相同，则说明读取到的数据都是正确数据；若不同，根据校验中不同的部分，解析出错误数据和错误单元。
对于一一校验，在写入这些目标存储单元的数据时，对每个目标存储单元的数据一一按照预设规则进行编码，生成目标存储单元的标识和编码得到的标准码的对应关系；对从每个目标存储单元读出的数据一一按照预设规则进行编码，得到校验码，将该校验码和对应的目标存储单元的标准码进行对比，若相同，则校验下一个，若不同，获取该目标存储单元作为错误单元，其数据作为错误数据。
步骤1032、若是，对错误单元存储的错误数据执行编程操作。
编程操作可以将错误单元的电荷太高。
步骤1033、获取新数据，新数据包括得到的编程结果和目标存储单元中正确单元存储的正确数据。
之前的数据包括错误数据和正确数据，正确数据是步骤1031中判断出的正确数据。
本实施例中，步骤1031到步骤1033是循环过程，直到判断出读取到的数据中不存在错误单元存储的错误数据时，才停止该循环，也就是说，需要将本次找出的所有错误数据都纠正成功才会停止。
在上述技术方案的基础上，如图3所示，步骤1032，即对错误单元的错误数据执行编程操作，可以包括：
步骤10321、获取错误数据的类型。
类型是按照产生错误数据的原因划分的。例如由数据滞留现象引起的数据滞留类型，即Nand闪存如果长时间存放，浮栅上的电子会出现丢失，导致该存储单元中选中字线施加的预设电压变小，该现象使得原来处于编程状态的存储单元会逐渐变成擦除状态，从而导致错误的引入；由编程干扰现象引起的编程干扰类型，即在编程(写)过程中由于对非选中字线施加的预设电压较高，导致将非选中字线的擦除状态的存储单元阈值抬高到编程状态，从而导致错误的引入。
这里的，类型可以通过判断漏极-源极之间是否处于导通状态来确定，即判断浮置栅有没有存储电荷，进而判断该存储单元是擦除状态还是编程状态。具体的，没有存储电荷时，存储单元是擦除状态，存储电荷时，存储单元是编程状态。
步骤10322、当错误数据的类型是数据滞留时，对错误单元的错误数据执行编程操作。
由于数据滞留类型时，说明在未收到擦除指令时，错误单元由编程状态转化为擦除状态。因此，当检测到错误单元的状态是擦除状态，确定误数据的类型是数据滞留。
在上述技术方案的基础上，如图4所示，步骤1032，即对错误单元的错误数据执行编程操作，可以包括：
步骤10323、获取错误单元的个数。
每个存储单元对错误都有一定的承受能力，因此，在承受能力范围内的错误，无需进行纠正，从而减少该装置的工作量。
步骤10324、当错误单元的个数大于预设值时，对错误单元的错误数据执行编程操作。
在上述技术方案的基础上，如图5所示，步骤1032，即对错误单元的错误数据执行编程操作，可以包括：
步骤10325、对错误单元施加预设量的电荷。
电荷可以通过施加错误单元的阈值电压来实现，如果施加的阈值电压达到目标阈值范围时，说明电荷施加的量足够了，再进行校验时，该错误单元读出的数据将不会再是错误数据。
在上述技术方案的基础上，目标存储单元是Nand闪存中的存储单元。
在上述技术方案的基础上，如图6所示，步骤1031，即判断新数据中是否存在新错误单元存储的新错误数据，可以包括：
步骤10311、获取已存储的原校验和。
原校验和是写入数据时生成的校验码。
步骤10312、获取新数据的新校验和。
步骤10313、判断原校验和与新校验和是否匹配。
其中，当原校验和与新校验和不匹配时，根据不匹配的内容，确定新数据的新错误数据和新错误单元。
以实施例提供的校验方法是ECC算法为例。写入这些数据时，需要通过校验码生成算法生成校验码，每次对256字节的数据进行校验码生成操作，分别包含列校验和行校验。对每个待校验的存储单元的各个位求异或，若结果为0，则表明含有偶数个1；若结果为1，则表明含有奇数个1。256字节数据形成256行、8列的矩阵，矩阵每个元素表示一个位。该矩阵为原ECC校验和，保存到page的传输层协议使用带外数据(Out-Of-Band，OOB)区中。当从NAND闪存中读取数据到寄存器时，每256字节我们生成一个ECC校验和，称之为新ECC校验和。从OOB区中读出的原ECC校验和新ECC校验和按位异或，若结果为0，则表示不存在错(或是出现了ECC无法检测的错误)；若3个字节异或结果中存在11个比特位为1，表示存在一个比特错误，且可纠正；若3个字节异或结果中只存在1个比特位为1，表示OOB区出错；其他情况均表示出现了无法纠正的错误。由于对于预设电压引起的读取错误的存储单元，其中的各个位的读取也是错误的，因此，能确定出哪些位出错，既可以判定出那些存储单元读取错误。这里，新校验码和是ECC校验和，原校验和是原ECC校验和。
实施例二
图7为本发明实施例二提供的一种数据纠正方法的流程图，本实施例可适用于数据读取情况，该方法可以由数据纠正装置来执行，具体包括如下步骤：
步骤201、接收输入的读取指令。
步骤202、根据读取指令，读取目标存储单元的数据。
步骤203、获取已存储的原校验和。
步骤204、获取新数据的新校验和。
步骤205、判断原校验和与新校验和是否匹配。若是，则执行步骤206；若否，则结束。
步骤206、获取错误数据的类型。
步骤207、当错误数据的类型是数据滞留时，获取类型是数据滞留的错误单元的个数。
步骤208、当类型是数据滞留的错误单元的个数大于预设值时，对类型是数据滞留的错误单元的错误数据执行编程操作。
步骤209、获取新数据，所述新数据包括得到的编程结果和所述目标存储单元中正确单元存储的正确数据。执行步骤203。
本发明在读操作过程中对出现数据滞留类型的错误单元进行编程，将这种类型的错误单元的阈值电荷抬高到目标阈值范围内，这样在下次读操作时，这类错误单元将会明显减少，节约了ECC的修复资源，使得剩余的ECC资源能够纠正更多其他类型的错误单元，提高了存储单元的可靠性。
本发明实施例所提供的一种数据纠正装置可执行本发明任意实施例所提供的数据纠正方法，具备执行方法相应的功能模块和有益效果。
实施例三
图8为本发明实施例三提供的一种数据纠正装置的结构示意图，本实施例可适用于数据读取情况，具体包括如下：
接收模块301，用于接收输入的读取指令；
读取模块302，用于根据所述读取指令，读取目标存储单元的数据；
纠正模块303，用于通过编程操作，纠正所述目标存储单元中错误单元存储的错误数据。
本发明可以通过编程操作对错误单元中存储的错误数据进行纠正，这样，减少了错误单元的个数，避免现有技术中由于错误单元太多导致无法纠错的情况发生。
可选的，如图9所示，所述纠正模块303包括：
判断单元3031，用于判断读取到的数据中是否存在所述错误单元存储的错误数据；
执行单元3032，用于当读取到的数据中存在所述错误单元存储的错误数据时，对所述错误单元存储的错误数据执行所述编程操作；
获取单元3033，用于获取新数据，所述新数据包括得到的编程结果和所述目标存储单元中正确单元存储的正确数据。
可选的，所述执行单元3033用于：
获取所述错误数据的类型；
当所述错误数据的类型是数据滞留时，对所述错误单元的错误数据执行所述编程操作。
可选的，所述执行单元3033用于：
获取所述错误单元的个数；
当所述错误单元的个数大于预设值时，对所述错误单元的错误数据执行所述编程操作。
可选的，所述执行单元3033用于：
对所述错误单元施加预设量的电荷。
可选的，所述目标存储单元是Nand闪存中的存储单元。
可选的，所述判断单元3031用于：
获取已存储的原校验和；所述原校验和是写入数据时生成的校验码；
获取所述新数据的新校验和；
判断所述原校验和与所述新校验和是否匹配；
其中，当所述原校验和与所述新校验和不匹配时，根据不匹配的内容，确定所述新数据的新错误数据和新错误单元。
实施例四
图10为本发明实施例四提供的一种存储设备的结构示意图，如图10所示，该存储设备包括处理器70、存储器71、输入装置72和输出装置73；存储设备中处理器70的数量可以是一个或多个，图10中以一个处理器70为例；存储设备中的处理器70、存储器71、输入装置72和输出装置73可以通过总线或其他方式连接，图10中以通过总线连接为例。
存储器71作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的数据纠错方法对应的程序指令/模块(例如，数据纠错装置中的接收模块301、读取模块302和纠正模块303)。处理器70通过运行存储在存储器71中的软件程序、指令以及模块，从而执行存储设备的各种功能应用以及数据处理，即实现上述的数据纠错方法。
存储器71可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器71可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器71可进一步包括相对于处理器70远程设置的存储器，这些远程存储器可以通过网络连接至存储设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置72可用于接收输入的数字或字符信息，以及产生与存储设备的用户设置以及功能控制有关的键信号输入。输出装置73可包括显示屏等显示设备。
实施例五
本发明实施例五还提供一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行一种数据纠错方法，该方法包括：
接收输入的读取指令；
根据所述读取指令，读取目标存储单元的数据；
通过编程操作，纠正所述目标存储单元中错误单元存储的错误数据。
当然,本发明实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的数据纠错方法中的相关操作。
通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory,RAM)、闪存(FLASH)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
值得注意的是，上述搜索装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种数据纠正方法，其特征在于，包括：
接收输入的读取指令；
根据所述读取指令，读取目标存储单元的数据；
通过编程操作，纠正所述目标存储单元中错误单元存储的错误数据。
2.根据权利要求1所述的方法，其特征在于，所述通过编程操作，纠正所述错误单元中的错误数据，包括：
判断读取到的数据中是否存在所述错误单元存储的错误数据；
若是，对所述错误单元存储的错误数据执行所述编程操作；
获取新数据，所述新数据包括得到的编程结果和所述目标存储单元中正确单元存储的正确数据。
3.根据权利要求2所述的方法，其特征在于，所述对所述错误单元的错误数据执行所述编程操作，包括：
获取所述错误数据的类型；
当所述错误数据的类型是数据滞留时，对所述错误单元的错误数据执行所述编程操作。
4.根据权利要求2所述的方法，其特征在于，所述对所述错误单元的错误数据执行所述编程操作，包括：
获取所述错误单元的个数；
当所述错误单元的个数大于预设值时，对所述错误单元的错误数据执行所述编程操作。
5.根据权利要求2所述的方法，其特征在于，所述对所述错误单元的错误数据执行所述编程操作，包括：
对所述错误单元施加预设量的电荷。
6.根据权利要求1所述的方法，其特征在于，所述目标存储单元是Nand闪存中的存储单元。
7.根据权利要求2所述的方法，其特征在于，所述判断新数据中是否存在新错误单元存储的新错误数据，包括：
获取已存储的原校验和；所述原校验和是写入数据时生成的校验码；
获取所述新数据的新校验和；
判断所述原校验和与所述新校验和是否匹配；
其中，当所述原校验和与所述新校验和不匹配时，根据不匹配的内容，确定所述新数据的新错误数据和新错误单元。
8.一种数据纠正装置，其特征在于，包括：
接收模块，用于接收输入的读取指令；
读取模块，用于根据所述读取指令，读取目标存储单元的数据；
纠正模块，用于通过编程操作，纠正所述目标存储单元中错误单元存储的错误数据。
9.一种存储设备，其特征在于，所述存储设备包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-5中任一所述的数据纠正方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-5中任一所述的数据纠正方法。
CN201811080249.2A 2018-09-17 2018-09-17 一种数据纠正方法、装置、存储设备及存储介质 Pending CN110910938A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811080249.2A CN110910938A (zh) 2018-09-17 2018-09-17 一种数据纠正方法、装置、存储设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811080249.2A CN110910938A (zh) 2018-09-17 2018-09-17 一种数据纠正方法、装置、存储设备及存储介质

Publications (1)

Publication Number Publication Date
CN110910938A true CN110910938A (zh) 2020-03-24

Family

ID=69813424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811080249.2A Pending CN110910938A (zh) 2018-09-17 2018-09-17 一种数据纠正方法、装置、存储设备及存储介质

Country Status (1)

Country Link
CN (1) CN110910938A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634976A (zh) * 2020-12-17 2021-04-09 苏州兆方微电子科技有限公司 芯片校准方法、装置、存储介质和芯片
CN113297038A (zh) * 2020-04-07 2021-08-24 阿里巴巴集团控股有限公司 监控与数据处理方法、装置、设备及监控系统、数据中心
CN115412103A (zh) * 2022-11-01 2022-11-29 浙江力积存储科技有限公司 一种针对数据屏蔽的纠错方法、装置及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820063A (zh) * 2011-06-09 2012-12-12 夏普株式会社 半导体存储装置
CN103700396A (zh) * 2013-12-03 2014-04-02 中国航天科技集团公司第九研究院第七七一研究所 一种面向sram的抗seu错误累积的控制器及方法
CN103714856A (zh) * 2012-10-05 2014-04-09 三星电子株式会社 存储器系统及其读取回收方法
US20140136925A1 (en) * 2012-11-14 2014-05-15 SK Hynix Inc. Method of operating a data storage device
CN105144302A (zh) * 2013-03-15 2015-12-09 美光科技公司 存储器装置中的错误校正操作
CN106328209A (zh) * 2015-06-30 2017-01-11 中国科学院电子学研究所 存储器单粒子多位翻转容错方法及电路
CN107077430A (zh) * 2014-10-24 2017-08-18 索尼公司 存储器控制器、存储器系统以及存储器控制器控制方法
US20170329667A1 (en) * 2016-05-12 2017-11-16 Samsung Electronics Co., Ltd. Nonvolatile memory device and read and copy-back methods thereof
CN107958687A (zh) * 2016-10-18 2018-04-24 群联电子股份有限公司 存储器编程方法、存储器控制电路单元及其存储装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820063A (zh) * 2011-06-09 2012-12-12 夏普株式会社 半导体存储装置
CN103714856A (zh) * 2012-10-05 2014-04-09 三星电子株式会社 存储器系统及其读取回收方法
US20140136925A1 (en) * 2012-11-14 2014-05-15 SK Hynix Inc. Method of operating a data storage device
CN105144302A (zh) * 2013-03-15 2015-12-09 美光科技公司 存储器装置中的错误校正操作
CN103700396A (zh) * 2013-12-03 2014-04-02 中国航天科技集团公司第九研究院第七七一研究所 一种面向sram的抗seu错误累积的控制器及方法
CN107077430A (zh) * 2014-10-24 2017-08-18 索尼公司 存储器控制器、存储器系统以及存储器控制器控制方法
CN106328209A (zh) * 2015-06-30 2017-01-11 中国科学院电子学研究所 存储器单粒子多位翻转容错方法及电路
US20170329667A1 (en) * 2016-05-12 2017-11-16 Samsung Electronics Co., Ltd. Nonvolatile memory device and read and copy-back methods thereof
CN107958687A (zh) * 2016-10-18 2018-04-24 群联电子股份有限公司 存储器编程方法、存储器控制电路单元及其存储装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113297038A (zh) * 2020-04-07 2021-08-24 阿里巴巴集团控股有限公司 监控与数据处理方法、装置、设备及监控系统、数据中心
CN112634976A (zh) * 2020-12-17 2021-04-09 苏州兆方微电子科技有限公司 芯片校准方法、装置、存储介质和芯片
CN115412103A (zh) * 2022-11-01 2022-11-29 浙江力积存储科技有限公司 一种针对数据屏蔽的纠错方法、装置及存储介质

Similar Documents

Publication Publication Date Title
US10061512B2 (en) Data storage device and data writing method thereof
KR102356072B1 (ko) 메모리 시스템 및 그 동작 방법
US20100131809A1 (en) Apparatus and methods for generating row-specific reading thresholds in flash memory
KR102565888B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10810060B2 (en) Event management for embedded systems
KR102643658B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9620227B1 (en) Characterizing and operating a non-volatile memory device
CN109164978B (zh) 闪存管理方法、闪存存储设备及计算机可读存储介质
CN109215713B (zh) 存储器系统和操作半导体存储器装置的方法
CN110910938A (zh) 一种数据纠正方法、装置、存储设备及存储介质
US11775198B2 (en) Data erasure in memory sub-systems
KR20170052066A (ko) 메모리 시스템 및 이의 동작 방법
KR20180019345A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170090177A (ko) 메모리 시스템, 반도체 메모리 장치 및 그의 동작 방법
US20200327947A1 (en) Memory system for interference compensation and operating method thereof
US10339991B2 (en) Memory system having optimal threshold voltage and operating method thereof
KR20140028739A (ko) 반도체 메모리 장치 및 그의 동작방법
KR20190069803A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN111290876B (zh) 存储器系统及其操作方法
CN110908825B (zh) 一种数据读取方法、装置、存储设备及存储介质
US20140050024A1 (en) Data reading method, and circuit, rewritable non-volatile memory module and memory storage apparatus using the same
US12014187B2 (en) Boot processes for storage systems
KR102157672B1 (ko) 반도체 장치 및 이의 동작 방법
US20100192039A1 (en) Memory device and operation method thereof
US20210383863A1 (en) Nonvolatile memory device and method of programing with capability of detecting sudden power off

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200324

RJ01 Rejection of invention patent application after publication