CN112634976A - 芯片校准方法、装置、存储介质和芯片 - Google Patents

芯片校准方法、装置、存储介质和芯片 Download PDF

Info

Publication number
CN112634976A
CN112634976A CN202011498952.2A CN202011498952A CN112634976A CN 112634976 A CN112634976 A CN 112634976A CN 202011498952 A CN202011498952 A CN 202011498952A CN 112634976 A CN112634976 A CN 112634976A
Authority
CN
China
Prior art keywords
chip
reading
programming
storage unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011498952.2A
Other languages
English (en)
Inventor
龚正辉
郑云龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Zhaofang Microelectronics Technology Co ltd
Original Assignee
Suzhou Zhaofang Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Zhaofang Microelectronics Technology Co ltd filed Critical Suzhou Zhaofang Microelectronics Technology Co ltd
Priority to CN202011498952.2A priority Critical patent/CN112634976A/zh
Publication of CN112634976A publication Critical patent/CN112634976A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

本申请公开了一种芯片校准方法、装置、存储介质和芯片，涉及集成电路技术领域，所述方法包括：在接收到芯片校准指令之后，读取存储单元中的存储数据；根据读取到的存储数据检测是否需要校验编程；若需要进行校验编程，则对所述存储单元进行校验编程。有效避免了芯片受到辐射时数据读取可能会有误的问题，达到了可以提高数据保持能力，增强系统稳定性的效果。

Description

芯片校准方法、装置、存储介质和芯片
技术领域
本发明涉及芯片校准方法、装置、存储介质和芯片，属于集成电路技术领域。
背景技术
NOR 闪存（NOR Flash Memory）是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS（基本输入输出程序）、PDA（个人数字助理）、数码相机中保存资料等。
在宇航等辐射条件较强烈的环境中，NOR 闪存存储单元存储的电荷会因辐射效应的积累而逐渐丢失。如果电荷丢失到引起数据读出错误，则会对电子系统造成致命影响。
发明内容
本发明的目的在于提供一种芯片校准方法、装置、存储介质和芯片，用于解决现有技术中存在的问题。
为达到上述目的，本发明提供如下技术方案：
根据第一方面，本发明实施例提供了一种芯片校准方法，所述方法包括：
在接收到芯片校准指令之后，读取存储单元中的存储数据；
根据读取到的存储数据检测是否需要校验编程；
若需要进行校验编程，则对所述存储单元进行校验编程。
可选的，所述读取存储单元中的存储数据，包括：
通过两路灵敏放大器读取所述存储单元中的所述存储数据，所述两路灵敏放大器采用不同参考电压进行驱动。
可选的，所述根据读取到的存储数据检测是否需要校验编程，包括：
将所述两路灵敏放大器的读取结果进行异或；
在异或结果为0时，则无需进行校验编程；
在异或结果为1时，则需要进行校验编程。
可选的，所述方法还包括：
若不需要进行校验编程，则将存储单元地址+1，并再次执行所述读取存储单元中的存储数据的步骤。
可选的，所述方法还包括：
在将存储单元地址+1之后，检测存储单元是否结束；
若存储单元的地址未结束，则再次执行所述读取存储单元中的存储数据的步骤。
可选的，若存储单元的地址结束，则流程结束。
第二方面，提供了一种芯片，所述芯片包括：处理器、两路灵敏放大器以及为每路灵敏放大器提供参考电压的参考电压源；其中，每个参考电压源所提供的参考电压不同，所述处理器用于根据所述两路灵敏放大器的输出结果执行如第一方面所述的方法。
第三方面，提供了一种计算机存储介质，所述存储介质中存储有至少一条程序指令，所述至少一条程序指令被处理器加载并执行以实现如第一方面所述的方法。
第四方面，提供了一种芯片校准装置，所述装置包括存储器和处理器，所述存储器中存储有至少一条程序指令，所述处理器通过加载所述至少一条程序指令以实现如第一方面所述的方法。
通过在接收到芯片校准指令之后，读取存储单元中的存储数据；根据读取到的存储数据检测是否需要校验编程；若需要进行校验编程，则对所述存储单元进行校验编程。有效避免了芯片受到辐射时数据读取可能会有误的问题，达到了可以提高数据保持能力，增强系统稳定性的效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1和图2为本发明相关方案中芯片受辐射前和受辐射后Vt和各电压的分布图；
图3为本发明一个实施例提供的芯片校准方法的方法流程图；
图4为本发明一个实施例提供的一种读取基本单元的结构示意图；
图5为本发明一个实施例提供的灵敏放大器的结构示意图；
图6为本发明一个实施例提供的一种芯片校验方法的完整流程图；
图7为本发明一个实施例提供的通过本发明方法校准之后Vt和各电压的分布图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖 直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。 在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间 未构成冲突就可以相互结合。
首先，为了便于理解，先对本申请的相关技术做简单介绍。NOR Flash是依据存储在存储介质上的电荷引发的存储器件的Vt变化来表征存储的信息是0或1的，如图１所示，横坐标表示Vt的电压值，纵坐标表示存储单元Vt分布的数目。Vrd为读操作电压，Verv为擦除（erase） 校验电压，Vpgmv为编程（program）校验电压。Vt小于Verv的存储单元在读操作时会被识别成1，Vt大于Vpgmv的存储单元在读操作时会被识别成0。Verv和Vrd的电压差值和Vrd与Vpgmv的电压差值称为读取数据时的裕度（margin）。
当受到辐射后，存储单元中的电荷会逐渐丢失而造成存储单元阈值分布的改变，通常存储为0的存储单元阈值分布会向着Vrd移动。如图2所示，受到辐射后，存储为0的存储单元阈值分布会由分布1移动至分布2状态，使得读取0数据时的裕度变小。如果移动到内部灵敏放大器不能分辨，造成读取错误，则会影响电子系统的正常工作。
因此，为了解决上述问题，本申请提出了以下方法。
请参考图3，其示出了本申请一个实施例提供的芯片校准方法的方法流程图，如图3所示，所述方法包括：
步骤301，在接收到芯片校准指令之后，读取存储单元中的存储数据；
芯片在接收到芯片校准指令之后，从初始地址开始对芯片进行校验，也即依次读取存储单元中存储的数据。
可选的，芯片可以通过读取基本单元对存储单元中的数据进行读取。读取基本单元包括两路灵敏放大器以及每路灵敏放大器所对应的参考电压源，每个参考电压源用于提供不同的参考电压。比如，请参考图4，其示出了一种可能的读取基本单元的结构示意图。图中SA1和SA2为两路灵敏放大器，Vrd和Vckv为参考电压源为每路灵敏放大器提供的参考电压。其中，Vrd用于存储器正常读取操作，Vckv用于校准时的读取操作。图4中，SA1的输出为Ord，SA2的输出为Ockv。
也即本步骤可以包括：通过两路灵敏放大器读取所述存储单元中的所述存储数据，所述两路灵敏放大器采用不同参考电压进行驱动。
实际实现时，请参考5，其示出了一种可能的灵敏放大器的结构的示意图，如图5所示，灵敏放大器可以为两级比较器，当然实际实现时灵敏放大器还可以为其他结构，本实施例对此并不做限定。
步骤302，根据读取到的存储数据检测是否需要校验编程；
结合图4，本步骤可以包括：
第一，将所述两路灵敏放大器的读取结果进行异或；
第二，在异或结果为0时，则无需进行校验编程；
第三，在异或结果为1时，则需要进行校验编程。
当存储0数据的存储单元的Vt值降至Vckv以下时，灵敏放大器SA1和SA2输出相异值，此时需要对存储单元进行校准编程操作。如果存储单元的Vt没有发生变化，则Ord和Ockv值相同，此时无需对存储单元进行校准编程操作。
步骤303，若需要进行校验编程，则对所述存储单元进行校验编程。
而若不需要进行校验编程，则将存储单元地址+1，并再次执行所述读取存储单元中的存储数据的步骤。
可选的，在将存储单元地址+1之后，检测存储单元是否结束；若存储单元的地址未结束，则再次执行所述读取存储单元中的存储数据的步骤。若存储单元的地址结束，则流程结束。请参考图6，其示出了本申请提供的芯片校验方法的完整流程图。
另外，请参考图7，其示出了通过上述方法对芯片校验时，本申请的分布图。结合图7可知，本申请的方法可以有效避免芯片受到辐射时数据读取可能会有误的问题，达到了可以提高数据保持能力，增强系统稳定性的效果。
综上所述，通过在接收到芯片校准指令之后，读取存储单元中的存储数据；根据读取到的存储数据检测是否需要校验编程；若需要进行校验编程，则对所述存储单元进行校验编程。有效避免了芯片受到辐射时数据读取可能会有误的问题，达到了可以提高数据保持能力，增强系统稳定性的效果。
本申请还提供了一种芯片，该芯片包括处理器、两路灵敏放大器以及为每路灵敏放大器提供参考电压的参考电压源；其中，每个参考电压源所提供的参考电压不同，所述处理器用于根据所述两路灵敏放大器的输出结果执行以上所述的方法。其中，两路灵敏放大器的连接示意图以及每个灵敏放大器的构造可如上图4和图5所示，在此不再赘述。
本申请还提供了一种计算机存储介质，所述存储介质中存储有至少一条程序指令，所述至少一条程序指令被处理器加载并执行以实现如上所述的方法。
本申请还提供了一种芯片校准装置，所述装置包括存储器和处理器，所述存储器中存储有至少一条程序指令，所述处理器通过加载所述至少一条程序指令以实现如上所述的方法。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种芯片校准方法，其特征在于，所述方法包括：
在接收到芯片校准指令之后，读取存储单元中的存储数据；
根据读取到的存储数据检测是否需要校验编程；
若需要进行校验编程，则对所述存储单元进行校验编程。
2.根据权利要求1所述的方法，其特征在于，所述读取存储单元中的存储数据，包括：
通过两路灵敏放大器读取所述存储单元中的所述存储数据，所述两路灵敏放大器采用不同参考电压进行驱动。
3.根据权利要求2所述的方法，其特征在于，所述根据读取到的存储数据检测是否需要校验编程，包括：
将所述两路灵敏放大器的读取结果进行异或；
在异或结果为0时，则无需进行校验编程；
在异或结果为1时，则需要进行校验编程。
4.根据权利要求1至3任一所述的方法，其特征在于，所述方法还包括：
若不需要进行校验编程，则将存储单元地址+1，并再次执行所述读取存储单元中的存储数据的步骤。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在将存储单元地址+1之后，检测存储单元的地址是否结束；
若存储单元的地址未结束，则再次执行所述读取存储单元中的存储数据的步骤。
6.根据权利要求5所述的方法，其特征在于，若存储单元的地址结束，则流程结束。
7.一种芯片，其特征在于，所述芯片包括：处理器、两路灵敏放大器以及为每路灵敏放大器提供参考电压的参考电压源；其中，每个参考电压源所提供的参考电压不同，所述处理器用于根据所述两路灵敏放大器的输出结果执行如权利要求1至6任一所述的方法。
8.一种计算机存储介质，其特征在于，所述存储介质中存储有至少一条程序指令，所述至少一条程序指令被处理器加载并执行以实现如权利要求1至6任一所述的方法。
9.一种芯片校准装置，其特征在于，所述装置包括存储器和处理器，所述存储器中存储有至少一条程序指令，所述处理器通过加载所述至少一条程序指令以实现如权利要求1至6任一所述的方法。
CN202011498952.2A 2020-12-17 2020-12-17 芯片校准方法、装置、存储介质和芯片 Pending CN112634976A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011498952.2A CN112634976A (zh) 2020-12-17 2020-12-17 芯片校准方法、装置、存储介质和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011498952.2A CN112634976A (zh) 2020-12-17 2020-12-17 芯片校准方法、装置、存储介质和芯片

Publications (1)

Publication Number Publication Date
CN112634976A true CN112634976A (zh) 2021-04-09

Family

ID=75316616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011498952.2A Pending CN112634976A (zh) 2020-12-17 2020-12-17 芯片校准方法、装置、存储介质和芯片

Country Status (1)

Country Link
CN (1) CN112634976A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107920A1 (en) * 2001-12-12 2003-06-12 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
US20120254699A1 (en) * 2011-04-01 2012-10-04 Ruby Paul D Dynamic read channel calibration for non-volatile memory devices
CN104112475A (zh) * 2014-07-21 2014-10-22 中国人民解放军国防科学技术大学 一种伪差分读取非易失存储器结构
CN104795087A (zh) * 2014-01-22 2015-07-22 中芯国际集成电路制造(上海)有限公司 用于读取数据的灵敏放大器及存储器
CN106024063A (zh) * 2016-07-19 2016-10-12 北京兆易创新科技股份有限公司 一种非易失性存储器的数据读取装置及方法
CN106681855A (zh) * 2015-11-10 2017-05-17 澜起科技（上海）有限公司 一次性可编程存储装置以及对其进行数据校验的方法
CN110910938A (zh) * 2018-09-17 2020-03-24 北京兆易创新科技股份有限公司 一种数据纠正方法、装置、存储设备及存储介质
CN110908825A (zh) * 2018-09-17 2020-03-24 北京兆易创新科技股份有限公司 一种数据读取方法、装置、存储设备及存储介质
CN110928499A (zh) * 2019-11-18 2020-03-27 珠海泰芯半导体有限公司 一种芯片内嵌的flash存储器、芯片以及芯片的启动方法
CN111653300A (zh) * 2020-06-03 2020-09-11 中国科学院微电子研究所 一种灵敏放大器、存储器读取方法及存储器和电子设备
CN111951870A (zh) * 2019-05-15 2020-11-17 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及控制装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107920A1 (en) * 2001-12-12 2003-06-12 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
US20120254699A1 (en) * 2011-04-01 2012-10-04 Ruby Paul D Dynamic read channel calibration for non-volatile memory devices
CN104795087A (zh) * 2014-01-22 2015-07-22 中芯国际集成电路制造(上海)有限公司 用于读取数据的灵敏放大器及存储器
CN104112475A (zh) * 2014-07-21 2014-10-22 中国人民解放军国防科学技术大学 一种伪差分读取非易失存储器结构
CN106681855A (zh) * 2015-11-10 2017-05-17 澜起科技（上海）有限公司 一次性可编程存储装置以及对其进行数据校验的方法
CN106024063A (zh) * 2016-07-19 2016-10-12 北京兆易创新科技股份有限公司 一种非易失性存储器的数据读取装置及方法
CN110910938A (zh) * 2018-09-17 2020-03-24 北京兆易创新科技股份有限公司 一种数据纠正方法、装置、存储设备及存储介质
CN110908825A (zh) * 2018-09-17 2020-03-24 北京兆易创新科技股份有限公司 一种数据读取方法、装置、存储设备及存储介质
CN111951870A (zh) * 2019-05-15 2020-11-17 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及控制装置
CN110928499A (zh) * 2019-11-18 2020-03-27 珠海泰芯半导体有限公司 一种芯片内嵌的flash存储器、芯片以及芯片的启动方法
CN111653300A (zh) * 2020-06-03 2020-09-11 中国科学院微电子研究所 一种灵敏放大器、存储器读取方法及存储器和电子设备

Similar Documents

Publication Publication Date Title
KR101578511B1 (ko) 리드 전압 설정 방법
US7437602B2 (en) Memory card apparatus configured to provide notification of memory capacity
US8949690B2 (en) Memory controller
US7594157B2 (en) Memory system with backup circuit and programming method
KR100926475B1 (ko) 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
US7428180B2 (en) Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices
US7672162B2 (en) Non-volatile memory device, memory system, and LSB read method
US7423904B2 (en) Non-volatile semiconductor memory device and operating method thereof
US8189401B2 (en) Semiconductor memory device and control method of the same
JP2009064440A (ja) マルチ−ビットデータを格納するメモリシステム及びその読み出し方法
US8316279B2 (en) Method of estimating and correcting errors in memory cells
US20120147669A1 (en) Non-volatile memory device and a method for operating the device
KR20210066899A (ko) 메모리 시스템을 프로그래밍하기 위한 방법
US20100023817A1 (en) Test system and method
US20160210063A1 (en) Data writing method and system
US7710802B2 (en) Method for testing memory
US9128710B2 (en) Power saving techniques that use a lower bound on bit errors
US8164953B2 (en) Memory and boundary searching method thereof
CN112634976A (zh) 芯片校准方法、装置、存储介质和芯片
US8924819B2 (en) Memory device and operation method thereof
US9142300B2 (en) Memory system including nonvolatile memory
US20200211670A1 (en) Bit scan method for partial page program and nonvolatile memory
CN112086111A (zh) 非易失性存储器设备及其编程方法
US11513888B2 (en) Data processing device
CN111373368B (zh) 非易失性存储器更新设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination