CN111192616B - Nor flash芯片及在其擦除过程中消除过擦除的方法 - Google Patents
Nor flash芯片及在其擦除过程中消除过擦除的方法 Download PDFInfo
- Publication number
- CN111192616B CN111192616B CN202010291263.8A CN202010291263A CN111192616B CN 111192616 B CN111192616 B CN 111192616B CN 202010291263 A CN202010291263 A CN 202010291263A CN 111192616 B CN111192616 B CN 111192616B
- Authority
- CN
- China
- Prior art keywords
- erasing
- storage block
- target storage
- flash chip
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种NOR FLASH芯片及在其擦除过程中消除过擦除的方法,包括:当NOR FLASH芯片上电后首次接收到擦除命令时,对全片NOR FLASH芯片的存储块进行过擦除修复以及弱写入及验证操作,在完成对全部存储块的过擦除修复以及弱写入及验证操作后,继续完成原有的擦除流程。通过本发明,由于对全部存储块进行过擦除修复以及弱写入及验证操作,使得NOR FLASH芯片中不再存在被过擦除的存储单元。从而,遇到读操作时,便不会有因为被过擦除的存储单元的存在而使读数据发生错误的情况发生。
Description
技术领域
本发明涉及半导体存储器技术领域,尤其涉及一种NOR FLASH芯片及在其擦除过程中消除过擦除的方法。
背景技术
NORFLASH芯片作为一种非易失性闪存芯片,其擦除流程是先将目标擦除块内的所有位都预写为0,再对该目标擦除块进行擦除操作。待擦除完成后再进行过擦除修复、弱写入及验证和弱块修复等操作。这一系列操作形成一个完整的擦除流程,该过程如图1所示。图1为现有的擦除流程示意图。
但是在实际应用过程中,很可能会在擦除的过程中遇到掉电的问题,这样就无法完成一个完整的擦除流程。倘若该掉电发生在完成对目标块的擦除后需进行过擦除修复前这一阶段,如图1所示断电处,会使NOR FLASH再次上电后的读操作,因为有过擦除存储单元的存在而使BL(bit line,位线)漏电,从而发生数据读错的情况。
一公开号为CN104282338A的中国专利,提出了一种非易失性存储器上电的方法及装置,旨在消除因存储器因异常掉电而产生的漏电流。但是其方案是在上电过程中进行,导致非易失性存储器的上电过程需要较长的时间。
发明内容
本发明的主要目的在于提供一种NOR FLASH芯片及在其擦除过程中消除过擦除的方法,旨在解决现有技术中存在的上述技术问题。
为实现上述目的,本发明实施例提供一种在NOR FLASH芯片擦除过程中消除过擦除的方法,所述在NOR FLASH芯片擦除过程中消除过擦除的方法包括:
当NOR FLASH芯片接收到擦除命令时,检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令;
若所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令,则从NOR FLASH芯片中的第一个存储块开始依次对每个存储块进行过擦除修复以及弱写入及验证操作,直至完成对NOR FLASH芯片中的最后一个存储块的过擦除修复以及弱写入及验证操作;
在完成对NOR FLASH芯片中所有存储块的过擦除修复以及弱写入及验证操作后,对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
可选的,所述检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令包括:
检测第一次擦除信号是否为高电平;
当所述第一次擦除信号为高电平时,确定所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令;
当所述第一次擦除信号为低电平时,确定所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令;
其中,在NOR FLASH芯片上电后,所述第一次擦除信号为高电平,在NOR FLASH芯片执行完第一次擦除命令对应的擦除操作后,所述第一次擦除信号由高电平变为低电平。
可选的,在所述检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令之后,还包括:
若所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令,则对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
此外,为实现上述目的,本发明实施例还提供一种NOR FLASH芯片,所述NOR FLASH芯片包括:
检测模块,用于当NOR FLASH芯片接收到擦除命令时,检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令;
修复模块,用于若所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令,则从NOR FLASH芯片中的第一个存储块开始依次对每个存储块进行过擦除修复以及弱写入及验证操作,直至完成对NOR FLASH芯片中的最后一个存储块的过擦除修复以及弱写入及验证操作;
擦除模块,用于在完成对NOR FLASH芯片中所有存储块的过擦除修复以及弱写入及验证操作后,对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
可选的,所述检测模块,用于:
检测第一次擦除信号是否为高电平;当所述第一次擦除信号为高电平时,确定所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令;当所述第一次擦除信号为低电平时,确定所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令;其中,在NORFLASH芯片上电后,所述第一次擦除信号为高电平,在NOR FLASH芯片执行完第一次擦除命令对应的擦除操作后,所述第一次擦除信号由高电平变为低电平。
可选的,所述擦除模块,用于:
若所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令,则对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
本发明中,当NOR FLASH芯片上电后首次接收到擦除命令时,对全片NOR FLASH的存储块进行过擦除修复以及弱写入及验证操作,在完成对全部存储块的过擦除修复以及弱写入及验证操作后,继续完成原有的擦除流程。通过本发明,当NOR FLASH芯片上电后首次接收到擦除命令时,对全部存储块进行过擦除修复以及弱写入及验证操作,使得NOR FLASH芯片中不再存在被过擦除的存储单元。从而,遇到读操作时,便不会有因为被过擦除的存储单元的存在而使读数据发生错误的情况发生,且不会增加NOR FLASH芯片上电所需要的时间。
附图说明
图1为现有的擦除流程示意图;
图2为NOR FLASH芯片中被擦除以及被写入的存储单元与阈值电压的关系示意图;
图3为NOR FLASH芯片中被过擦除、被擦除以及被写入的存储单元与阈值电压的关系示意图;
图4为本发明在NOR FLASH芯片擦除过程中消除过擦除的方法一实施例的流程示意图;
图5为NOR FLASH芯片中存储单元的排布示意图;
图6为一实施例中实现对全芯片进行过擦除修复以及弱写入及验证操作的电路的示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
参照图2,图2为NOR FLASH芯片中被擦除以及被写入的存储单元与阈值电压的关系示意图。如图2所示,正常情况下,NOR FLASH芯片中的存储单元包括被擦除的存储单元(阈值电压1.7v~4.2v)和被写入的存储单元(阈值电压6.2v以上)。当芯片在执行擦除流程的过程中发生掉电的状况后,例如掉电发生在完成对目标块的擦除后需进行过擦除修复前这一阶段,便会有部分被擦除存储单元会发生过擦除的现象,这些被过擦除的存储单元的阈值电压有些会小于0v,会使NOR FLASH再次上电后的读操作,因为有被过擦除的存储单元的存在而使BL(bit line,位线)漏电,从而发生数据读错的情况。如图3所示,图3为NORFLASH芯片中被过擦除、被擦除以及被写入的存储单元与阈值电压的关系示意图。
为了解决由于被过擦除的存储单元的存在导致数据读错的情况,本发明实施例提出一种在NOR FLASH芯片擦除过程中消除过擦除的方法。参照图4,图4为本发明在NORFLASH芯片擦除过程中消除过擦除的方法一实施例的流程示意图。在NOR FLASH芯片擦除过程中消除过擦除的方法包括:
步骤S10,当NOR FLASH芯片接收到擦除命令时,检测所述擦除命令是否为NORFLASH芯片上电后首次接收到的擦除命令;
本实施例中,当NOR FLASH芯片接收到擦除命令时,检测该擦除命令是否为NORFLASH芯片上电后首次接收到的擦除命令。
一实施例中,所述检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令包括:
检测第一次擦除信号是否为高电平;当所述第一次擦除信号为高电平时,确定所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令;当所述第一次擦除信号为低电平时,确定所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令;其中,在NORFLASH芯片上电后,所述第一次擦除信号为高电平,在NOR FLASH芯片执行完第一次擦除命令对应的擦除操作后,所述第一次擦除信号由高电平变为低电平。
本实施例中,当NOR FLASH芯片上电后,第一次擦除first_erase信号会被拉高,表示之后遇到的擦除命令为第一次接收到的擦除命令。当擦除完成erase_done信号被拉高,表示一次擦除命令完成,会将first_erase信号拉低,表示之后的擦除命令都不是第一次擦除命令。因此,通过检测第一次擦除信号是否为高电平,当第一次擦除信号为高电平时,确定擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令;当第一次擦除信号为低电平时,确定擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令。
步骤S20,若所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令,则从NOR FLASH芯片中的第一个存储块开始依次对每个存储块进行过擦除修复以及弱写入及验证操作,直至完成对NOR FLASH芯片中的最后一个存储块的过擦除修复以及弱写入及验证操作;
本实施例中,若擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令,则对全芯片进行过擦除修复以及弱写入及验证操作。结合图5,图5为NOR FLASH芯片中存储单元的排布示意图。不论擦除命令对应的目标存储块地址是什么,都将从NOR FLASH芯片中的第一个存储块block开始。选中第一个存储块block中的所有WL(word line,字线),并从BL(bitline,位线)<0>开始对这一整个BL上的存储单元进行写操作。其后依次对每个BL进行写操作直至最后一根BL。接着进入弱写入及验证流程。同样是对第一个block进行操作,选中WL<0>,并从BL<0>开始依次对该WL上的存储单元进行弱写入,并验证该存储单元符合工作要求。当完成WL<0>上最后一个BL<n>的弱写入后,关闭WL<0>,打开WL<1>,同样依次对该WL上的存储单元进行弱写入。直至完成第一个block中所有存储单元的弱写入操作,地址将跳变到第二个block。当对第二个block完成过擦除修复和弱写入及验证操作后,地址跳变到第三个block。依次类推,直至完成对所有block的操作。
参照图6,图6为一实施例中实现对全芯片进行过擦除修复以及弱写入及验证操作的电路的示意图。如图6所示,图中最左边,POR信号为上电信号,同时也是重置信号。当芯片上电后,first_erase信号便会被赋予初始值为高电平。当芯片执行完第一次擦除操作后,erase_done信号会从低电平变为高电平,表示一次擦除操作的完成。该高电平信号会使first_erase信号从高电平变为低电平,表示第一次擦除操作的结束,之后的擦除命令都不会被认为是第一次擦除操作。cmd_erase信号表示擦除命令的使能信号,该信号为高电平时,则芯片处在擦除操作中。寄存器1通过时钟信号clk的上升沿来判别EN端的输入信号,若该输入信号为高电平,寄存器1会判断erase_state(擦除流程)从IDL(空闲状态)进入OEC(过擦除修复)。若EN端输入信号为低电平,寄存器1会判断erase_state(擦除流程)从IDL(空闲状态)进入PPGM(预写入)。在OEC(过擦除修复)阶段,若last_bl为高电平,则表示当前已操作到最后一根BL的过擦除修复。寄存器2会判断erase_state(擦除流程)进入SPGM(弱写入)。在SPGM阶段,若block_last_bit为高电平,则表示已完成当前块的弱写入操作,寄存器3会判断erase_state(擦除流程)进入OEC(过擦除修复)。在SPGM阶段,若chip_last_bit为高电平,则表示已完成所有块的弱写入操作,寄存器3会判断erase_state(擦除流程)进入PPGM(预写入)。
步骤S30,在完成对NOR FLASH芯片中所有存储块的过擦除修复以及弱写入及验证操作后,对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
本实施例中,在完成对NOR FLASH芯片中所有存储块的过擦除修复以及弱写入及验证操作后,进入传统的擦除流程。即对擦除命令对应的目标存储块进行预写入及验证操作:按照地址顺序检测擦除命令对应的目标存储块中的所有存储单元存储的数据是否为0,若不为0,则将所有存储单元都预写入0数据。在完成对目标存储块的预写入及验证操作后,对目标存储块进行擦除操作,经过擦除操作后检测,若目标存储块中所有存储单元的存储数据为1,则擦除操作完成,进入对目标存储块的过擦除修复流程。在过擦除修复过程中,会开启目标存储块中的所有WL,并依次对每个BL进行写操作。从而将部分被过擦除的存储单元进行修复。紧接着进入对目标存储块的弱写入及验证阶段,继续将未修复完善的存储单元修复完全。最后一步,便是挑选一个非目标存储块进行弱块修复,从而完成整个擦除流程。
进一步地,一实施例中,在步骤S10之后,还包括:
若所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令,则对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
本实施例中,若擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令,则直接进入传统的擦除流程。传统的擦除流程在上文中已做了解释,在此不做赘述。
本实施例中,当NOR FLASH芯片上电后首次接收到擦除命令时,对全片NOR FLASH的存储块进行过擦除修复以及弱写入及验证操作,在完成对全部存储块的过擦除修复以及弱写入及验证操作后,继续完成原有的擦除流程。通过本实施例,当NOR FLASH芯片上电后首次接收到擦除命令时,对全部存储块进行过擦除修复以及弱写入及验证操作,使得NORFLASH芯片中不再存在被过擦除的存储单元。从而,遇到读操作时,便不会有因为被过擦除的存储单元的存在而使读数据发生错误的情况发生,且不会增加NOR FLASH芯片上电所需要的时间。
为了解决由于被过擦除的存储单元的存在导致数据读错的情况,本发明实施例还提出一种NOR FLASH芯片,所述NOR FLASH芯片包括:
检测模块,用于当NOR FLASH芯片接收到擦除命令时,检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令;
修复模块,用于若所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令,则从NOR FLASH芯片中的第一个存储块开始依次对每个存储块进行过擦除修复以及弱写入及验证操作,直至完成对NOR FLASH芯片中的最后一个存储块的过擦除修复以及弱写入及验证操作;
擦除模块,用于在完成对NOR FLASH芯片中所有存储块的过擦除修复以及弱写入及验证操作后,对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
进一步地,一实施例中,所述检测模块,用于:
检测第一次擦除信号是否为高电平;当所述第一次擦除信号为高电平时,确定所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令;当所述第一次擦除信号为低电平时,确定所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令;其中,在NORFLASH芯片上电后,所述第一次擦除信号为高电平,在NOR FLASH芯片执行完第一次擦除命令对应的擦除操作后,所述第一次擦除信号由高电平变为低电平。
进一步地,一实施例中,所述擦除模块,用于:
若所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令,则对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
本发明NOR FLASH芯片的具体实施例与上述在NOR FLASH芯片擦除过程中消除过擦除的方法的各个实施例基本相同,在此不做赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种在NOR FLASH芯片擦除过程中消除过擦除的方法,其特征在于,所述在NORFLASH芯片擦除过程中消除过擦除的方法包括:
当NOR FLASH芯片接收到擦除命令时,检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令;
若所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令,则从NOR FLASH芯片中的第一个存储块开始依次对每个存储块进行过擦除修复以及弱写入及验证操作,直至完成对NOR FLASH芯片中的最后一个存储块的过擦除修复以及弱写入及验证操作;
在完成对NOR FLASH芯片中所有存储块的过擦除修复以及弱写入及验证操作后,对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
2.如权利要求1所述的在NOR FLASH芯片擦除过程中消除过擦除的方法,其特征在于,所述检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令包括:
检测第一次擦除信号是否为高电平;
当所述第一次擦除信号为高电平时,确定所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令;
当所述第一次擦除信号为低电平时,确定所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令;
其中,在NOR FLASH芯片上电后,所述第一次擦除信号为高电平,在NOR FLASH芯片执行完第一次擦除命令对应的擦除操作后,所述第一次擦除信号由高电平变为低电平。
3.如权利要求2所述的在NOR FLASH芯片擦除过程中消除过擦除的方法,其特征在于,在所述检测所述擦除命令是否为NOR FLASH芯片上电后首次接收到的擦除命令之后,还包括:
若所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令,则对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NORFLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
4.一种NOR FLASH芯片,其特征在于,所述NOR FLASH芯片包括:
检测模块,用于当NOR FLASH芯片接收到擦除命令时,检测所述擦除命令是否为NORFLASH芯片上电后首次接收到的擦除命令;
修复模块,用于若所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令,则从NOR FLASH芯片中的第一个存储块开始依次对每个存储块进行过擦除修复以及弱写入及验证操作,直至完成对NOR FLASH芯片中的最后一个存储块的过擦除修复以及弱写入及验证操作;
擦除模块,用于在完成对NOR FLASH芯片中所有存储块的过擦除修复以及弱写入及验证操作后,对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NOR FLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
5.如权利要求4所述的NOR FLASH芯片,其特征在于,所述检测模块,用于:
检测第一次擦除信号是否为高电平;当所述第一次擦除信号为高电平时,确定所述擦除命令为NOR FLASH芯片上电后首次接收到的擦除命令;当所述第一次擦除信号为低电平时,确定所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令;其中,在NORFLASH芯片上电后,所述第一次擦除信号为高电平,在NOR FLASH芯片执行完第一次擦除命令对应的擦除操作后,所述第一次擦除信号由高电平变为低电平。
6.如权利要求5所述的NOR FLASH芯片,其特征在于,所述擦除模块,用于:
若所述擦除命令不为NOR FLASH芯片上电后首次接收到的擦除命令,则对所述擦除命令对应的目标存储块进行预写入及验证操作,在完成对所述目标存储块的预写入及验证操作后,对所述目标存储块进行擦除操作,在完成对所述目标存储块的擦除操作后,对所述目标存储块进行过擦除修复,在完成对所述目标存储块的过擦除修复操作后,对所述目标存储块进行弱写入及验证操作,在完成对所述目标存储块的弱写入及验证操作后,从所述NORFLASH芯片的所有存储块中确定一个非目标存储块,对所述非目标存储块进行弱块修复。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010291263.8A CN111192616B (zh) | 2020-04-14 | 2020-04-14 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010291263.8A CN111192616B (zh) | 2020-04-14 | 2020-04-14 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111192616A CN111192616A (zh) | 2020-05-22 |
CN111192616B true CN111192616B (zh) | 2020-10-02 |
Family
ID=70708680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010291263.8A Active CN111192616B (zh) | 2020-04-14 | 2020-04-14 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111192616B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111667872A (zh) * | 2020-05-26 | 2020-09-15 | 深圳市芯天下技术有限公司 | 上电修复过擦除干扰的方法、系统、存储介质和终端设备 |
CN112000290B (zh) * | 2020-08-21 | 2023-11-24 | 珠海创飞芯科技有限公司 | Nor flash擦除干扰纠正方法及装置 |
CN112542203A (zh) * | 2020-12-31 | 2021-03-23 | 深圳市芯天下技术有限公司 | 非易失性存储器的坏块修复方法、装置、存储介质和终端 |
CN112908404A (zh) * | 2021-01-22 | 2021-06-04 | 珠海创飞芯科技有限公司 | Nor flash过擦除的修复方法及Nor flash存储阵列 |
CN113470730B (zh) * | 2021-06-30 | 2024-03-08 | 恒烁半导体(合肥)股份有限公司 | 一种提升Nor Flash存储器存储性能的方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105390154A (zh) * | 2014-09-03 | 2016-03-09 | 意法半导体(鲁塞)公司 | 页或字可擦除复合非易失性存储器 |
CN107527860A (zh) * | 2017-08-29 | 2017-12-29 | 上海华力微电子有限公司 | 一种改善闪存单元过擦除问题的方法 |
CN109767800A (zh) * | 2017-11-09 | 2019-05-17 | 华邦电子股份有限公司 | 恢复过抹除记忆胞的快闪存储器装置及其方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4028301B2 (ja) * | 2002-06-11 | 2007-12-26 | 富士通株式会社 | 不揮発性半導体記憶装置及びその消去方法 |
CN103310839B (zh) * | 2012-03-15 | 2016-01-20 | 旺宏电子股份有限公司 | 缩短擦除操作的方法与装置 |
CN103426476B (zh) * | 2012-05-23 | 2016-03-02 | 旺宏电子股份有限公司 | 通过部分预编程来减少存储器擦除时间的方法与装置 |
CN103811067A (zh) * | 2012-11-15 | 2014-05-21 | 北京兆易创新科技股份有限公司 | 非易失存储器的擦除方法及系统 |
TWI528368B (zh) * | 2014-04-03 | 2016-04-01 | 晶豪科技股份有限公司 | 抹除非揮發性記憶體之方法 |
-
2020
- 2020-04-14 CN CN202010291263.8A patent/CN111192616B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105390154A (zh) * | 2014-09-03 | 2016-03-09 | 意法半导体(鲁塞)公司 | 页或字可擦除复合非易失性存储器 |
CN107527860A (zh) * | 2017-08-29 | 2017-12-29 | 上海华力微电子有限公司 | 一种改善闪存单元过擦除问题的方法 |
CN109767800A (zh) * | 2017-11-09 | 2019-05-17 | 华邦电子股份有限公司 | 恢复过抹除记忆胞的快闪存储器装置及其方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111192616A (zh) | 2020-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111192616B (zh) | Nor flash芯片及在其擦除过程中消除过擦除的方法 | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP3672435B2 (ja) | 不揮発性メモリ装置 | |
US6421277B2 (en) | Non-volatile semiconductor memory device | |
US9093172B2 (en) | Method and apparatus for leakage suppression in flash memory in response to external commands | |
CN102800362B (zh) | 非易失存储器的过擦除处理方法和处理系统 | |
CN102568594A (zh) | 一种非易失存储器的过擦除处理方法和处理系统 | |
JPH097380A (ja) | 不揮発性半導体記憶装置 | |
CN111261213B (zh) | 一种NOR Flash的擦除方法 | |
US7796441B2 (en) | Method of reading configuration data in flash memory device | |
CN114758689A (zh) | 用于非易失性存储器的擦除方法和上电修复方法 | |
JP3143161B2 (ja) | 不揮発性半導体メモリ | |
CN109872759B (zh) | 一种存储器擦除方法及装置 | |
JPH11176173A (ja) | 不揮発性半導体記憶装置 | |
CN114005479A (zh) | 一种提高NOR Flash数据读写可靠性的方法、装置及其应用 | |
CN112466375A (zh) | 一种非易失性存储器的过擦除现象的检测方法 | |
KR100695699B1 (ko) | 반도체 기억 장치의 판독 장치 및 판독 방법 | |
CN110838318A (zh) | 提高存储器数据可靠性的方法和系统 | |
JP2006190488A (ja) | 半導体記憶装置の書き込み方法 | |
JP3397407B2 (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
JPH1145588A (ja) | 不揮発性半導体記憶装置 | |
CN110888519B (zh) | 一种存储器的编程方法和系统 | |
CN110910939B (zh) | 存储单元的阈值调整方法、装置、存储设备和存储介质 | |
JP2000123581A (ja) | 半導体記憶装置の書き込み方法、および半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Patentee after: XTX Technology Inc. Address before: 518000 19 / F, Xinghe World Building, Bantian street, Longgang District, Shenzhen City, Guangdong Province Patentee before: Paragon Technology (Shenzhen) Ltd. |