CN107527860A - 一种改善闪存单元过擦除问题的方法 - Google Patents
一种改善闪存单元过擦除问题的方法 Download PDFInfo
- Publication number
- CN107527860A CN107527860A CN201710758638.5A CN201710758638A CN107527860A CN 107527860 A CN107527860 A CN 107527860A CN 201710758638 A CN201710758638 A CN 201710758638A CN 107527860 A CN107527860 A CN 107527860A
- Authority
- CN
- China
- Prior art keywords
- depth
- flash cell
- etching
- shallow
- erasing problem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 238000000926 separation method Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000009467 reduction Effects 0.000 abstract description 8
- 238000001259 photo etching Methods 0.000 abstract description 6
- 230000006872 improvement Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出一种改善闪存单元过擦除问题的方法，包括下列步骤：将晶圆流片至浅沟槽隔离工艺；进行第一次浅沟槽隔离刻蚀处理，其刻蚀深度为预设的第一深度；对源极区域进行保护不进行刻蚀处理；对漏极区域和控制栅极区域进行第二次浅沟槽隔离刻蚀处理，其刻蚀深度为预设的第二深度；进行闪存单元后续工艺处理。本发明所提出的改善闪存单元过擦除问题的方法，通过两次浅沟槽刻蚀进行，第一步浅沟槽隔离刻蚀(深度h<H(原有深度))，第二步浅沟槽隔离刻蚀将源极区保护起来，不进行刻蚀，其它区域进行刻蚀(第二次的深度与第一次的深度之和与原有深度H相同)。降低的浅沟槽隔离区使深宽比降低，从而改善源极自对准(SAS)过程中的光刻或是刻蚀引起的问题。
Description
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种改善闪存单元过擦除问题的方法。
背景技术
闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。现有闪存单元利用多晶硅浮栅极用来存储电荷，周围用介质层进行包围来防止电子的丢失。对于容量日益增加的要求，为了增加闪存单元的密度，源极区引入了自对准源极(self-align-source)，这个工艺对准存储管控制栅极，最终的形貌与源极的浅沟槽隔离区垂直。这个利用离子注入层传导电流的层(在N型沟道的闪存中，用N型的implant注入)供一对闪存单元使用，由于不占用单独的有源区，可以提高闪存单元的密度。如图1所示。
在自对准的源极(SAS)的光刻和刻蚀时，对应的介质层如图2所示，包括氧化硅，浮栅极，氧化硅-氮化硅-氧化硅介质层，控制栅极以及后续的光刻胶层，使光刻和刻蚀时的深宽比很高(目前深度：宽度约为5)。对于如此高的深宽度比，在光刻时很容易有光刻胶的残留造成部分浅沟槽隔离的氧化硅不能够被刻蚀或是后续的离子注入不能有效的注入，或者是由于刻蚀不能完全去除浅沟槽隔离区的氧化硅，上述都会使源极区的电阻增加，从而影响擦除时的读取电流。(现有的N型沟道闪存中，擦除态读出的是大电流，如果源极的电阻增加，相应的电流降低，导致读取单元判断其未擦除，会继续进行操作，从而使擦除时间增加，称为过擦除。)
示意图3给出了沿源极的形貌，可以看出利用离子注入的源极，其电阻是由浅沟槽隔离区的深度，有源区的宽度以及有源区的距离所决定(不考虑隔离区的倾角，单位区域Rs＝A*(W+S+2*H)/w,A为方块电阻，w为离子注入的有效厚度)。可以看出深的浅沟槽隔离区会增加源极端的电阻，也使读取擦除态的电流降低，也会引起过擦除的问题。
现有降低源极端电阻的方法，其一是增加电阻掺杂时的离子注入浓度，使电阻降低，但是更浓的源极端掺杂使耗尽区增加，存储单元的漏电增加。其二是降低源极端掺杂离子注入的能量，虽然也可以将低源极的电阻，但是降低的能量，使其受刻蚀后的层(残留PR，未刻蚀完的浅沟槽隔离区的氧化硅)的影响增加如图4所示，也不利于电阻的降低。
后续如果进行持续的闪存单元的缩减，继续使用这种自对准源极的方法进行，那么深度比会继续增加，带来的问题会更严重，所以这个问题需要持续改善。
发明内容
本发明提出一种改善闪存单元过擦除问题的方法，通过将闪存源极区域浅沟槽隔离深度降低来实现工艺和源极电阻的优化。
为了达到上述目的，本发明提出一种改善闪存单元过擦除问题的方法，包括下列步骤：
将晶圆流片至浅沟槽隔离工艺；
进行第一次浅沟槽隔离刻蚀处理，其刻蚀深度为预设的第一深度；
对源极区域进行保护不进行刻蚀处理；
对漏极区域和控制栅极区域进行第二次浅沟槽隔离刻蚀处理，其刻蚀深度为预设的第二深度；
进行闪存单元后续工艺处理。
进一步的，所述第一深度和第二深度之和为浅沟槽隔离原始设计深度。
进一步的，所述浅沟槽隔离工艺之前包括以下步骤：
提供半导体衬底，并沉积氧化硅层、浮栅极、介质层、控制栅极以及后续的光刻胶层。
进一步的，所述介质层为氧化硅-氮化硅-氧化硅介质层。
进一步的，所述闪存单元后续工艺处理包括进行离子注入。
进一步的，所述对源极区域进行保护为在源极区域上方的浅沟槽内沉积阻挡层。
进一步的，所述阻挡层的材料采用氧化硅、氮化硅、碳化硅或氮氧化硅。
本发明提出的改善闪存单元过擦除问题的方法，在工艺上通过两次的浅沟槽刻蚀进行，第一步浅沟槽隔离刻蚀(深度h<H(原有深度))，第二步浅沟槽隔离刻蚀将源极区保护起来，不进行刻蚀，其它区域进行刻蚀(第二次的深度与第一次的深度之和与原有深度H相同)。降低的浅沟槽隔离区使深宽比降低，从而改善源极自对准(SAS)过程中的光刻或是刻蚀引起的问题。
附图说明
图1所示为N沟道闪存单元结构示意图。
图2所示为图1中N沟道闪存单元沿AA’方向剖面示意图。
图3所示为图1中N沟道闪存单元沿BB’方向剖面示意图。
图4所示为图1中N沟道闪存单元沿CC’方向剖面示意图。
图5所示为本发明较佳实施例的改善闪存单元过擦除问题的方法流程图。
图6所示为本发明N沟道闪存单元沿CC’方向剖面示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图5，图5所示为本发明较佳实施例的改善闪存单元过擦除问题的方法流程图。本发明提出一种改善闪存单元过擦除问题的方法，包括下列步骤：
步骤S100：将晶圆流片至浅沟槽隔离工艺；
步骤S200：进行第一次浅沟槽隔离刻蚀处理，其刻蚀深度为预设的第一深度；
步骤S300：对源极区域进行保护不进行刻蚀处理；
步骤S400：对漏极区域和控制栅极区域进行第二次浅沟槽隔离刻蚀处理，其刻蚀深度为预设的第二深度；
步骤S500：进行闪存单元后续工艺处理。
根据本发明较佳实施例，所述第一深度和第二深度之和为浅沟槽隔离原始设计深度。
所述浅沟槽隔离工艺之前包括以下步骤：
提供半导体衬底，并沉积氧化硅层、浮栅极、介质层、控制栅极以及后续的光刻胶层。进一步的，所述介质层为氧化硅-氮化硅-氧化硅介质层。
所述闪存单元后续工艺处理包括进行离子注入。
所述对源极区域进行保护为在源极区域上方的浅沟槽内沉积阻挡层。进一步的，所述阻挡层的材料采用氧化硅、氮化硅、碳化硅或氮氧化硅。
再请参看图6，图6所示为本发明N沟道闪存单元沿CC’方向剖面示意图。本发明将源极区的浅沟槽隔离区做浅，而漏极区和控制栅极部分的浅沟槽隔离区的深度不变。降低的浅沟槽隔离区使深宽比降低，从而改善源极自对准(SAS)过程中的光刻或是刻蚀引起的问题。同时由于对应的电阻Rs＝A*(W+S+2*h)/w(A为方块电阻，w为离子注入的有效厚度，S为浅沟槽底部宽度)降低，从而也改善过擦除问题。对于漏极区和控制栅极区的浅沟槽隔离区，由于深度未变，其对于这些区域的器件性能和结构形貌都没有影响。
综上所述，本发明提出的改善闪存单元过擦除问题的方法，在工艺上通过两次的浅沟槽刻蚀进行，第一步浅沟槽隔离刻蚀(深度h<H(原有深度))，第二步浅沟槽隔离刻蚀将源极区保护起来，不进行刻蚀，其它区域进行刻蚀(第二次的深度与第一次的深度之和与原有深度H相同)。降低的浅沟槽隔离区使深宽比降低，从而改善源极自对准(SAS)过程中的光刻或是刻蚀引起的问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (7)
1.一种改善闪存单元过擦除问题的方法，其特征在于，包括下列步骤：
将晶圆流片至浅沟槽隔离工艺；
进行第一次浅沟槽隔离刻蚀处理，其刻蚀深度为预设的第一深度；
对源极区域进行保护不进行刻蚀处理；
对漏极区域和控制栅极区域进行第二次浅沟槽隔离刻蚀处理，其刻蚀深度为预设的第二深度；
进行闪存单元后续工艺处理。
2.根据权利要求1所述的改善闪存单元过擦除问题的方法，其特征在于，所述第一深度和第二深度之和为浅沟槽隔离原始设计深度。
3.根据权利要求1所述的改善闪存单元过擦除问题的方法，其特征在于，所述浅沟槽隔离工艺之前包括以下步骤：
提供半导体衬底，并沉积氧化硅层、浮栅极、介质层、控制栅极以及后续的光刻胶层。
4.根据权利要求3所述的改善闪存单元过擦除问题的方法，其特征在于，所述介质层为氧化硅-氮化硅-氧化硅介质层。
5.根据权利要求1所述的改善闪存单元过擦除问题的方法，其特征在于，所述闪存单元后续工艺处理包括进行离子注入。
6.根据权利要求1所述的改善闪存单元过擦除问题的方法，其特征在于，所述对源极区域进行保护为在源极区域上方的浅沟槽内沉积阻挡层。
7.根据权利要求6所述的改善闪存单元过擦除问题的方法，其特征在于，所述阻挡层的材料采用氧化硅、氮化硅、碳化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710758638.5A CN107527860A (zh) | 2017-08-29 | 2017-08-29 | 一种改善闪存单元过擦除问题的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710758638.5A CN107527860A (zh) | 2017-08-29 | 2017-08-29 | 一种改善闪存单元过擦除问题的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107527860A true CN107527860A (zh) | 2017-12-29 |
Family
ID=60682725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710758638.5A Pending CN107527860A (zh) | 2017-08-29 | 2017-08-29 | 一种改善闪存单元过擦除问题的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107527860A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109309094A (zh) * | 2018-10-31 | 2019-02-05 | 上海华力微电子有限公司 | 闪存的制造方法 |
| CN111192616A (zh) * | 2020-04-14 | 2020-05-22 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020187615A1 (en) * | 2001-06-07 | 2002-12-12 | United Microelectronics Corp. | Method for forming isolations in memory devices with common source lines |
| US20070066030A1 (en) * | 2005-09-20 | 2007-03-22 | Dongbuanam Semiconductor Inc. | Method of manufacturing an isolation layer of a flash memory |
| US20070252189A1 (en) * | 2004-12-23 | 2007-11-01 | Kim Jum S | Flash memory cell and method for manufacturing the same |
| CN101707213A (zh) * | 2009-01-23 | 2010-05-12 | 旺宏电子股份有限公司 | 记忆体及记忆体的制造方法 |
| CN103681453A (zh) * | 2012-09-13 | 2014-03-26 | 南亚科技股份有限公司 | 半导体内存阵列结构 |
| CN103794609A (zh) * | 2012-11-01 | 2014-05-14 | 北京芯盈速腾电子科技有限责任公司 | 非挥发性内存单元及非挥发性内存矩阵 |
| CN105161450A (zh) * | 2015-07-30 | 2015-12-16 | 上海华力微电子有限公司 | 一种双浅沟槽隔离形成方法 |
| US20160308030A1 (en) * | 2014-03-28 | 2016-10-20 | SK Hynix Inc. | Semiconductor device having a gate that is buried in an active region and a device isolation film |
-
2017
- 2017-08-29 CN CN201710758638.5A patent/CN107527860A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020187615A1 (en) * | 2001-06-07 | 2002-12-12 | United Microelectronics Corp. | Method for forming isolations in memory devices with common source lines |
| US20070252189A1 (en) * | 2004-12-23 | 2007-11-01 | Kim Jum S | Flash memory cell and method for manufacturing the same |
| US20070066030A1 (en) * | 2005-09-20 | 2007-03-22 | Dongbuanam Semiconductor Inc. | Method of manufacturing an isolation layer of a flash memory |
| CN101707213A (zh) * | 2009-01-23 | 2010-05-12 | 旺宏电子股份有限公司 | 记忆体及记忆体的制造方法 |
| CN103681453A (zh) * | 2012-09-13 | 2014-03-26 | 南亚科技股份有限公司 | 半导体内存阵列结构 |
| CN103794609A (zh) * | 2012-11-01 | 2014-05-14 | 北京芯盈速腾电子科技有限责任公司 | 非挥发性内存单元及非挥发性内存矩阵 |
| US20160308030A1 (en) * | 2014-03-28 | 2016-10-20 | SK Hynix Inc. | Semiconductor device having a gate that is buried in an active region and a device isolation film |
| CN105161450A (zh) * | 2015-07-30 | 2015-12-16 | 上海华力微电子有限公司 | 一种双浅沟槽隔离形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109309094A (zh) * | 2018-10-31 | 2019-02-05 | 上海华力微电子有限公司 | 闪存的制造方法 |
| CN111192616A (zh) * | 2020-04-14 | 2020-05-22 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
| CN111192616B (zh) * | 2020-04-14 | 2020-10-02 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102623501B (zh) | 带有增强型源极-金属接头的屏蔽栅极沟槽金属氧化物半导体场效应管 | |
| CN108511518A (zh) | 晶体管及其形成方法、半导体器件 | |
| JP2006165504A (ja) | ゲートリセス構造及びその形成方法 | |
| US4964143A (en) | EPROM element employing self-aligning process | |
| CN104716098A (zh) | 闪存的制作方法 | |
| CN101621009B (zh) | 一种制作部分耗尽soi器件体接触结构的方法 | |
| KR20000073371A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| KR100838387B1 (ko) | 부동 게이트 메모리 셀 | |
| CN107527860A (zh) | 一种改善闪存单元过擦除问题的方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN208225884U (zh) | 晶体管及半导体器件 | |
| US20240047219A1 (en) | Integrated circuit device | |
| KR100829604B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| CN101685793A (zh) | 制造半导体器件的方法 | |
| CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| KR101092010B1 (ko) | 플로팅 게이트 메모리 셀에 있어서 저 Ｖｓｓ 저항 및감소된 ＤＩＢＬ을 위한 구조 및 방법 | |
| CN106972019B (zh) | 一种闪存及其制作方法 | |
| CN104638018B (zh) | 一种半浮栅器件及其制备方法 | |
| CN114927528A (zh) | 存储器结构及其形成方法 | |
| US7060627B2 (en) | Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays | |
| CN209045553U (zh) | 存储器 | |
| CN106972018B (zh) | 一种闪存及其制作方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN113437148B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171229 |