CN112908404A - Nor flash过擦除的修复方法及Nor flash存储阵列 - Google Patents
Nor flash过擦除的修复方法及Nor flash存储阵列 Download PDFInfo
- Publication number
- CN112908404A CN112908404A CN202110087797.3A CN202110087797A CN112908404A CN 112908404 A CN112908404 A CN 112908404A CN 202110087797 A CN202110087797 A CN 202110087797A CN 112908404 A CN112908404 A CN 112908404A
- Authority
- CN
- China
- Prior art keywords
- flash array
- array block
- voltage
- flash
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 106
- 230000015654 memory Effects 0.000 title claims abstract description 86
- 230000008439 repair process Effects 0.000 claims abstract description 128
- 230000008569 process Effects 0.000 claims abstract description 53
- 230000001105 regulatory effect Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 63
- 239000003990 capacitor Substances 0.000 claims description 56
- 230000005641 tunneling Effects 0.000 claims description 28
- 239000002784 hot electron Substances 0.000 claims description 26
- 230000001276 controlling effect Effects 0.000 claims description 18
- 230000003071 parasitic effect Effects 0.000 claims description 8
- 230000009471 action Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000004576 sand Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种Nor flash过擦除的修复方法和Nor flash存储阵列，该方法包括：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，利用限流电路调节被修复Nor flash阵列块漏端和源端的电流；根据调节后的Nor flash阵列块漏端和源端的电流，对选中的Nor flash阵列块进行过擦除修复。在本方案中，通过限流电路调节Nor flash阵列块漏端和源端的电流，以对选中的Nor flash阵列块进行过擦除修复，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
Description
技术领域
本发明涉及闪存技术领域，尤其涉及一种非易失闪存(Nor flash)过擦除的修复方法及Nor flash存储阵列。
背景技术
随着便携式电子产品的快速发展，特别是在工艺特征尺寸小于65nnm以后，闪存芯片存储区域为了节约芯片面积，一般都采用物理集中放置，构成一个物理存储矩阵，在逻辑上，每个物理存储矩阵被分成多个基于浮栅技术构建的Nor flash阵列块。在对Nor flash产品的量产测试阶段，常通过对Nor flash阵列块的栅端和阱端施加电压来筛选Nor flash产品，以确定Nor flash产品是否存在工艺缺陷。由于Nor flash阵列块和周围的Nor flash阵列块的漏端共用位线(Bit Line，BL)因此施加至的电压会导致Nor flash阵列块被过擦除。
为避免上述影响，现有的过擦除修复方法是通过编程操作的方式对Nor flash阵列块中的栅端和漏端加高压，以通过沟道热载流子注入效应(CHE)机制将沟道热电子打入浮栅，从而修复过擦除Nor flash阵列块的电压。由于同一个BL上存在多个存储单元，需要同时通过多条BL对批量的Nor flash阵列块的过擦除进行修复，使用沟道热载流子注入(CHE)机制进行Nor flash阵列块的过擦除修复需要对BL提供较大的修复电流，因此对BL供电的电荷泵无法为BL提供较大的修复电流，从而导致通过上述编程操作的方式对Norflash阵列块进行过擦除修复的修复效率低。
发明内容
有鉴于此，本发明实施例提供一种Nor flash过擦除的修复方法及Nor flash存储阵列，以解决现有技术中Nor flash阵列块的过擦除修复效率低的问题。
为实现上述目的，本发明实施例提供如下技术方案：
本发明实施例一方面提供的一种Nor flash过擦除的修复方法，应用于Nor flash存储阵列，所述Nor flash存储阵列包括多列Nor flash阵列块，每一列Nor flash阵列块的漏极连接相同的位线BL，每一行所述Nor flash阵列块的栅端连接相同的字线WL，每一行Nor flash阵列块的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容CS连接，且接地，所述Nor flash存储阵列还包括与所述共源端VS连接的限流电路，所述限流电路与所述第一电容CS并联，所述第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容，所述方法包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流；
根据调节后的所述Nor flash阵列块漏端和源端的电流，对所述选中的Nor flash阵列块进行过擦除修复。
可选的，所述限流电路包括开关管，所述利用所述限流电路调节所述被修复Norflash阵列块漏端和源端的电流，包括：
确定所述选中的Nor flash阵列块所处的位线BL和字线WL；
将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述被修复Nor flash阵列块漏端和源端的电流。
可选的，所述限流电路包括开关管和可调电容Ca，所述可调电容Ca与所述第一电容CS并联，所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流，包括：
确定所述选中的Nor flash阵列块所处的位线BL和字线WL；
将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述被修复Nor flash阵列块漏端和源端的电流。
可选的，所述限流电路包括限流电阻，所述利用所述限流电路调节所述被修复Norflash阵列块漏端和源端的电流，包括：
确定所述选中的Nor flash阵列块所处的位线BL和字线WL；
根据所述位线BL的电压和所述限流电阻的电阻，调节所述被修复Nor flash阵列块漏端和源端的电流。
可选的，所述根据调节后的所述被修复Nor flash阵列块漏端和源端的电流，对所述选中的存储器进行编程修复，包括：
所述被修复Nor flash阵列块漏端和源端基于所述被修复Nor flash阵列块漏端和源端的电流产生的热电子，将所述热电子注入所述Nor flash阵列块的浮置栅极，使所述选中的Nor flash阵列块的阈值电压上升至正常电压范围。
可选的，所述限流电路包括开关管，所述方法还包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述Nor flash阵列块的栅端电压偏置预设第三电压，所述Nor flash阵列块的衬底端电压偏置预设第四电压，所述选中的Nor flash阵列块的漏端电压和源端电压置于浮空状态，控制所述开关管断开；基于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Nor flash阵列块。
可选的，所述限流电路包括开关管，所述方法还包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述选中的Norflash阵列块的栅端偏置预设第三电压，所述选中的Nor flash阵列块的衬底端和源端的电压偏置预设第四电压，所述选中的Nor flash阵列块的漏端置于浮空状态，控制所述开关管断开；基于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Nor flash阵列块。
可选的，所述限流电路包括开关管，所述方法还包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述Nor flash阵列块的栅端的电压偏置预设第三电压，所述Nor flash阵列块的衬底端电压和漏端电压偏置预设第四电压，所述Nor flash阵列块的源端置于浮空状态，控制所述开关管断开；基于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Norflash阵列块。
可选的，所述限流电路包括开关管，所述方法还包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述Nor flash阵列块的栅端的电压偏置预设第三电压，所述Nor flash阵列块的衬底端电压、漏端电压和源端电压偏置第四电压，控制所述开关管断开；
基于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Nor flash阵列块。
本发明实施例另一方面示出了一种Nor flash存储阵列，所述Nor flash存储阵列包括多列Nor flash阵列块，每一列Nor flash阵列块的漏极连接相同的位线BL，每一行所述Nor flash阵列块的栅端连接相同的字线WL，每一行Nor flash阵列块的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容CS连接，且接地，其特征在于，所述Norflash存储阵列还包括与所述共源端VS连接的限流电路，所述限流电路与所述第一电容CS并联，第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容；
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，所述Nor flash存储阵列利用所述限流电路调节被修复Nor flash阵列块漏端和源端的电流；并根据调节后的所述Nor flash阵列块漏端和源端的电流，对所述选中的Nor flash阵列块进行过擦除修复。
可选的，所述限流电路包括开关管；
所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流的所述Nor flash存储阵列具体用于：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述被修复Nor flash阵列块漏端和源端的电流。
可选的，所述限流电路包括开关管和可调电容Ca，可调电容Ca与所述第一电容CS并联；
所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流的所述Nor flash存储阵列具体用于：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述被修复Nor flash阵列块漏端和源端的电流。
可选的，所述限流电路包括限流电阻；
所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流的所述Nor flash存储阵列具体用于：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；根据所述位线BL的电压和所述限流电阻的电阻，调节所述被修复Nor flash阵列块漏端和源端的电流。
基于上述本发明实施例提供的一种Nor flash过擦除的修复方法和Nor flash存储阵列，Nor flash存储阵列包括多列Nor flash阵列块，每一列Nor flash阵列块的漏极连接相同的位线BL，每一行Nor flash阵列块的栅端连接相同的字线WL，每一行Nor flash阵列块的源级连接相同的源级线SL，构成共源端VS，共源端VS与第一电容CS连接，且接地，Norflash存储阵列还包括与共源端VS连接的限流电路，限流电路与第一电容CS并联，第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容，该方法包括：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，利用限流电路调节被修复Nor flash阵列块漏端和源端的电流；根据调节后的Nor flash阵列块漏端和源端的电流，对选中的Nor flash阵列块进行过擦除修复。在本发明实施例中，通过限流电路调节被修复Nor flash阵列块漏端和源端的电流，以对选中的Nor flash阵列块进行过擦除修复，可以同时批量对多个选中的Norflash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例示出的一种Nor flash存储阵列的结构示意图；
图2为本发明实施例示出的另一种Nor flash存储阵列的结构示意图；
图3为本发明实施例示出的又一种Nor flash存储阵列的结构示意图；
图4为本发明实施例示出的再一种Nor flash存储阵列的结构示意图；
图5为本发明实施例示出的一种Nor flash过擦除的修复方法的流程示意图；
图6为本发明实施例示出的另一种Nor flash过擦除的修复方法的流程示意图；
图7为本发明实施例示出的又一种Nor flash过擦除的修复方法的流程示意图；
图8为本发明实施例示出的再一种Nor flash过擦除的修复方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
当前，基于浮栅技术的Nor flash阵列块主要包括衬底端，设置于衬底端上的源端、漏端、栅端和浮栅。
Nor flash阵列块的编程操作基于CHE原理：源端和衬底偏置0V电压，漏端偏置5V电压，控制栅端偏置10V电压，漏端热电子通过隧穿氧化层被存储至浮栅。此时，存储单元的阈值电压增加，代表写入“0”数据。
Nor flash阵列块的擦除操作基于FN隧穿原理：源端和漏端悬浮，衬底偏置高压10V，控制栅端偏置负电压-8V电压，浮栅存储的电子基于FN隧穿机理隧穿至衬底，浮栅电子被擦除。此时，存储单元的阈值电压减小，代表擦除回“1”数据。
过擦除是指在Nor flash存储阵列进行擦除操作时Nor flash阵列块的栅端负压和阱电位压差过大，导致Nor flash阵列块的阈值电压变成负值，从而影响Nor flash存储阵列的正常运行。
在本发明实施例中，本发明示出的Nor flash过擦除的修复方法不仅可以用于Norflash阵列块的过擦除修复，还可以用于SONOS型存储单元的过擦除修复，对此本发明不加以限制。
参见图1，为本发明实施例示出的一种Nor flash存储阵列的结构示意图。
Nor flash存储阵列包括多列Nor flash阵列块10，每一列Nor flash阵列块10的漏极连接相同的位线BL，每一行Nor flash阵列块10的栅端连接相同的字线WL，每一行Norflash阵列块10的源级连接相同的源级线SL，构成共源端VS，共源端VS与第一电容CS连接，且接地，Nor flash存储阵列还包括与共源端VS连接的限流电路20，限流电路20与第一电容CS并联，第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容。
具体的，为了节约Nor flash闪存芯片的面积，Nor flash存储阵列常采用物理集中放置，构成一个存储矩阵，且在逻辑上分成多个Nor flash阵列块10。该存储阵列包括n个Nor flash阵列块10×n个Nor flash阵列块10，每一行的Nor flash阵列块10的栅端连接一条字线WL，每一列的Nor flash阵列块10的漏极连接一条位线BL。每一行Nor flash阵列块10的源级连接一条的源级线SL，n条源级线SL的连接的公共端构成了共源端VS，共源端VS与第一电容CS连接，且接地，共源端VS与地之间连接限流电路20，限流电路20与第一电容CS并联。
比如，第一列的Nor flash阵列块10的栅端连接位线BL1；第二列的Nor flash阵列块10的栅端连接位线BL2......第n列的Nor flash阵列块10的栅端连接一条位线BLn；第一行的Nor flash阵列块10的漏极连接字线WL1，第二行的Nor flash阵列块10的漏极连接字线WL2......第n行的Nor flash阵列块10的漏极连接字线WLn。
可选的，第一电容Cs除了可以是上述示出的Nor flash阵列块10共源端VS对地总的寄生电容，也可以是技术人员而外施加的电容，具体的，在Nor flash阵列块10共源端VS对地总的寄生电容较小，使共源端VS完全浮空时，技术人员可而外施加一个电容。
Nor flash存储阵列在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，Nor flash存储阵列利用限流电路调节被修复的Nor flash阵列块10漏端和源端的电流；并根据调节后的Nor flash阵列块10漏端和源端的电流，对选中的Nor flash阵列块10进行过擦除修复。
在具体实现中，Nor flash存储阵列在对选中的Nor flash阵列块10进行块擦除操作之后，Nor flash存储阵列容易出现过擦除操作，因此需要针对每一已进行块擦除操作的Nor flash阵列块10进行块擦除修复，利用限流电路调节流过自身的电压，以调节流过Norflash阵列块10漏端和源端的电流。流过共Nor flash阵列块10漏端和源端的电流为被选中的Nor flash阵列块10所连接的位线BL提供可以进行过擦除修复的电流，也就是说，利用调节后Nor flash阵列块10漏端和源端的电流调节选中的Nor flash阵列块10的阈值电压，使得选中的Nor flash阵列块10的阈值电压上升至预设正常电压范围，即对选中的Nor flash阵列块10进行过擦除修复。
需要说明的是，预设正常电压范围是预先设置的能使Nor flash阵列块10达到工作状态的电压。
在本发明实施例中，通过限流电路调节被修复Nor flash阵列块漏端和源端的电流，以对选中的Nor flash阵列块进行过擦除修复，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
基于上述图1示出的Nor flash存储阵列，本发明实施例在具体实现中，还示出了限流电路的一具体结构，如图2所示。
限流电路20包括开关管S1。
开关管S1，用于控制共源端VS与地线的连接。
在具体实现中，Nor flash存储阵列在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，确定选中的Nor flash阵列块10所处的位线BL和字线WL；将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，控制开关管S1断开，共源端VS处于浮空状态，根据位线BL的电压调节被修复Nor flash阵列块10漏端和源端的电流。选中的Nor flash阵列块10漏端和源端基于被修复Nor flash阵列块10漏端和源端的电流产生的热电子，将热电子注入Nor flash阵列块的浮置栅极，使选中的Nor flash阵列块的阈值电压上升至预设正常电压范围。
需要说明的是，确定选中的Nor flash阵列块10所处的位线BL和字线WL的数量至少为一个。
其中，位线BL的数量和字线WL的数量可能相等，也可能是位线BL的数量比字线WL的数量的多，或是字线WL的数量比位线BL的数量的多。
具体的，在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，确定选中的Nor flash阵列块10在Nor flash存储阵列中所处的位线BL和字线WL。对选中的Norflash阵列块10所处的位线BL和字线WL施加高压，使位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，并控制开关管S1断开，也就是说，共源端VS与地线断开，共源端VS处于浮空状态；此时位线BL的电压对第一电容Cs充电，Nor flash阵列块10中形成Nor flash阵列块10漏端到源端的充电电流，同时Nor flash阵列块10漏端和源端对衬底端形成反向PN结偏置，漏端和源端也会出现反向PN结电流，从而调节被修复Nor flash阵列块10漏端和源端的电流。
被修复Nor flash阵列块10漏端和源端基于被修复Nor flash阵列块10漏端和源端的电流产生热电子，在选中的Nor flash阵列块10的栅端电压的作用下跃迁至Nor flash阵列块10的浮栅修复过擦除Nor flash阵列块10的阈值电压，以使得Nor flash阵列块10的阈值电压上升至预设正常电压范围。
在本发明实施例中，确定选中的Nor flash阵列块所处的位线和字线，将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，开关管断开，共源端处于浮空状态；根据位线BL的电压调节被修复Nor flash阵列块漏端和源端的电流。电流流过选中的Nor flash阵列块会产生电荷，在选中的Nor flash阵列块的栅端电压的作用下跃迁至Nor flash阵列块的浮栅修复过擦除Nor flash阵列块的阈值电压。在本方案中，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
在本发明实施例中，除了上述图2示出的过擦除修复方式外，还可以采用其他的方式实现对Nor flash阵列块的过擦除修复，下面分别进行说明。
在第一种具体实现中，结合上述本发明实施例图2示出的结构，该Nor flash存储阵列，用于在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，将Nor flash阵列块10的栅端电压偏置预设第三电压，Nor flash阵列块10的衬底端电压偏置预设第四电压，选中的Nor flash阵列块10的漏端电压和源端电压置于浮空状态，控制开关管S1断开。基于FN隧穿原理使Nor flash阵列块10衬底端中的电子隧到浮置栅极，修复选中的Norflash阵列块10。
具体的，在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，施加预设第三电压至Nor flash阵列块10的栅端，施加预设第四电压至Nor flash阵列块10的衬底端，且将Nor flash阵列块10的漏端电压和源端电压置于浮空状态，并控制开关管S1断开。选中的Nor flash阵列块10发生直接FN隧穿效应，使得Nor flash阵列块10内的栅端、控制栅端和沟道内产生强大的电场，Nor flash阵列块10的基底，即衬底端的电子通过薄氧化层的隧到浮置栅极，也就是说，电场直接将Nor flash阵列块10的基底的电子从薄氧化层吸至浮置栅极，从而利用擦除erase操作修复选中的Nor flash阵列块10。
需要说明的是，预设第三电压的取值范围包括5V至10V。
预设第四电压的取值范围包括-5V至-10V。
在本发明实施例中，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将选中的Nor flash阵列块的栅端偏置预设第三电压，Nor flash阵列块的衬底端电压和漏端电压偏置预设第四电压，Nor flash阵列块的源端置于浮空状态，控制开关管断开；利用FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，修复选中的Nor flash阵列块。在本方案中，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
在第二种具体实现中，结合上述本发明实施例图2示出的结构，该Nor flash存储阵列，用于在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，选中的Norflash阵列块10的栅端偏置预设第三电压，选中的Nor flash阵列块10的衬底端和源端的电压偏置预设第四电压，选中的Nor flash阵列块10的漏端置于浮空状态，控制开关管S1断开；基于FN隧穿原理使Nor flash阵列块10衬底端中的电子隧到浮置栅极，修复选中的Norflash阵列块10。
具体的，施加预设第三电压至选中的Nor flash阵列块10的栅端，施加预设第四电压至选中的Nor flash阵列块10的衬底端和源端，且将选中的Nor flash阵列块10的漏端置于浮空状态，并控制开关管S1断开。选中的Nor flash阵列块10发生直接FN隧穿效应，使得Nor flash阵列块10内的栅端、控制栅端和沟道内产生强大的电场，选中的Nor flash阵列块10的基底，即衬底端的电子通过薄氧化层的隧到浮置栅极，也就是说，电场直接将Norflash阵列块10的基底的电子从薄氧化层吸至浮置栅极，从而利用擦除erase操作修复选中的Nor flash阵列块10。
在本发明实施例中，选中的Nor flash阵列块的栅端偏置预设第三电压，选中的Nor flash阵列块的衬底端和源端的电压偏置预设第四电压，选中的Nor flash阵列块的漏端置于浮空状态，控制开关管断开；基于FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，修复选中的Nor flash阵列块。在本方案中，可以同时批量对多个选中的Norflash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
在第三种具体实现中，结合上述本发明实施例图2示出的结构，该Nor flash存储阵列，用于在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将选中的Norflash阵列块10的栅端偏置预设第三电压，Nor flash阵列块10的衬底端电压和漏端电压偏置预设第四电压，Nor flash阵列块10的源端置于浮空状态，控制开关管S1断开；基于FN隧穿原理使Nor flash阵列块10衬底端中的电子隧到浮置栅极，修复选中的Nor flash阵列块。
具体的，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，施加预设第三电压至选中的Nor flash阵列块10的栅端，分别施加预设第四电压至选中的Nor flash阵列块10的衬底端和漏端，且将选中的Nor flash阵列块10的源端置于浮空状态，控制开关管S1断开；选中的Nor flash阵列块10发生直接FN隧穿效应，使得Nor flash阵列块10内的栅端、控制栅端和沟道内产生强大的电场，选中的Nor flash阵列块10的基底，即衬底端的电子通过薄氧化层的隧到浮置栅极，也就是说，电场直接将Nor flash阵列块10的基底的电子从薄氧化层吸至浮置栅极，从而利用擦除erase操作修复选中的Nor flash阵列块10。
在本发明实施例中，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将选中的Nor flash阵列块的栅端偏置预设第三电压，Nor flash阵列块的衬底端电压和漏端电压偏置预设第四电压，Nor flash阵列块的源端置于浮空状态，控制开关管断开；基于FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，修复选中的Nor flash阵列块。在本方案中，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
在第四种具体实现中，结合上述本发明实施例图2示出的结构，该Nor flash存储阵列，用于在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，将Nor flash阵列块10的栅端偏置预设第三电压，Nor flash阵列块10的衬底端电压、漏端电压和源端电压偏置第四电压，控制开关管S1断开；基于FN隧穿原理使Nor flash阵列块10衬底端中的电子隧到浮置栅极，修复选中的Nor flash阵列块10。
具体的，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，施加预设第三电压至Nor flash阵列块10的栅端，分别施加预设第四电压至Nor flash阵列块10的衬底端、漏端和源端，控制开关管S1断开；选中的Nor flash阵列块10发生直接FN隧穿效应，使得Nor flash阵列块10内的栅端、控制栅端和沟道内产生强大的电场，选中的Nor flash阵列块10的基底，即衬底端的电子通过薄氧化层的隧到浮置栅极，也就是说，电场直接将Norflash阵列块10的基底的电子从薄氧化层吸至浮置栅极，从而利用擦除erase操作修复选中的Nor flash阵列块10。
在本发明实施例中，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将Nor flash阵列块的栅端偏置预设第三电压，Nor flash阵列块的衬底端电压、漏端电压和源端电压偏置第四电压，控制开关管断开；基于FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，修复选中的Nor flash阵列块。在本方案中，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
基于上述图2示出的Nor flash存储阵列，本发明实施例在具体实现中，如图3所示，限流电路20还包括：可调电容Ca。
可调电容Ca与第一电容CS并联。
可调电容Ca，用于根据自身的容量大小调节修复Nor flash阵列块10漏端和源端的大小，即调节过擦除的编程修复过程中位线BL到共源端充电电流的大小。
需要说明的是，可调电容Ca的取值范围为1pF至1uF。
在具体实现中，在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，确定选中的Nor flash阵列块10所处的位线BL和字线WL；将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，控制开关管S1断开，共源端VS处于浮空状态，根据位线BL的电压和可调电容Ca，调节被修复Nor flash阵列块10漏端和源端的电流。被修复Nor flash阵列块10漏端和源端基于被修复Nor flash阵列块10漏端和源端的电流产生热电子，将热电子注入Nor flash阵列块10的浮置栅极，使选中的Nor flash阵列块10的阈值电压上升至预设正常电压范围。
具体的，在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，确定选中的Nor flash阵列块10在Nor flash存储阵列中所处的位线BL和字线WL。对选中的Norflash阵列块10所处的位线BL和字线WL施加高压，使每一条位线BL的电压均相同，且偏置至预设第一电压，每一条字线WL的电压均相同，且偏置至预设第二电压，控制开关管S1断开，也就是说，共源端VS与地线断开，此时共源端VS处于浮空状态。基于位线BL的电压对第一电容Cs和可调电容Ca充电，Nor flash阵列块10中形成漏端到源端的充电电流，同时漏端和源端对衬底端形成反向PN结偏置，此时漏端和源端也会出现反向PN结电流，从而调节Norflash阵列块10漏端和源端的电流。
被修复Nor flash阵列块10漏端和源端基于被修复Nor flash阵列块10漏端和源端的电流产生热电子，也就是说，选中的Nor flash阵列块10会产生电荷，在选中的Norflash阵列块10的栅端电压的作用下跃迁至Nor flash阵列块10的浮栅修复过擦除Norflash阵列块10的阈值电压，以使得Nor flash阵列块10的阈值电压上升至预设正常电压范围。
在本发明实施例中，确定选中的Nor flash阵列块所处的位线和字线，确定选中的Nor flash阵列块所处的位线和字线；将位线的电压偏置至预设第一电压，字线的电压偏置至预设第二电压，控制开关管断开，共源端处于浮空状态，根据位线的电压和可调电容，调节被修复Nor flash阵列块漏端和源端的电流。被修复Nor flash阵列块漏端和源端基于被修复Nor flash阵列块漏端和源端的电流产生热电子，将热电子注入Nor flash阵列块的浮置栅极，使选中的Nor flash阵列块的阈值电压上升至预设正常电压范围。在本方案中，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
基于上述图1示出的Nor flash存储阵列，本发明实施例在具体实现中，还示出了限流电路的另一具体结构，如图4所示。
限流电路20包括限流电阻Rs。
该限流电阻Rs，用于根据自身的电阻值调节修复Nor flash阵列块10漏端和源端的电流，即调节过擦除的编程修复过程中位线BL到共源端充电电流的大小。
需要说明的是，限流电阻Rs的取值范围为100Ω至100KΩ。
在具体实现中，在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，确定选中的Nor flash阵列块10所处的位线BL和字线WL；根据位线BL电压和限流电阻的电阻，调节被修复Nor flash阵列块漏端和源端的电流。被修复Nor flash阵列块10漏端和源端基于被修复Nor flash阵列块10漏端和源端的电流产生的热电子，将热电子注入Nor flash阵列块10的浮置栅极，使选中的Nor flash阵列块10的阈值电压上升至预设正常电压范围。
具体的，在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，确定选中的Nor flash阵列块10所处的位线BL和字线WL；对位线BL施加电压，没有被选中的位线BL的电压浮空，没有被选中的字线的电压偏置到0V，流过限流电阻的电流使共源端VS的电压升高，此时流过选中的Nor flash阵列块10的电流会变小，没有被选中存储单元上漏电首先被关断，以调节被修复Nor flash阵列块漏端和源端的电流。
被修复Nor flash阵列块10漏端和源端基于被修复Nor flash阵列块10漏端和源端的电流产生电荷，在选中的Nor flash阵列块10的栅端电压的作用下跃迁至Nor flash阵列块10的浮栅修复过擦除Nor flash阵列块10的阈值电压，以使得Nor flash阵列块10的阈值电压上升至预设正常电压范围。
在本发明实施例中，确定选中的Nor flash阵列块所处的位线和字线，通过限流电阻调节被修复Nor flash阵列块漏端和源端的电流。电流流过选中的Nor flash阵列块会产生电荷，在选中的Nor flash阵列块的栅端电压的作用下跃迁至Nor flash阵列块的浮栅修复过擦除Nor flash阵列块的阈值电压。在本方案中，可以同时批量对多个选中的Norflash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
基于上述图1示出的Nor flash存储阵列，本发明实施例还对应公开了一种Norflash过擦除的修复方法，该Nor flash过擦除的修复方法应用于上述公开的Nor flash存储阵列。如图5所示，为本发明实施例示出的一种Nor flash过擦除的修复方法的流程示意图，该方法包括：
步骤S501：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，利用限流电路调节被修复的Nor flash阵列块10漏端和源端的电流。
在具体实现步骤S501的过程中，为了避免Nor flash存储阵列中被选中的非易失闪存Nor flash阵列块进行块擦除操作的过程中出现影响Nor flash存储阵列正常运行的过擦除问题，需要对所有被选中的非易失闪存Nor flash阵列块进行过擦除修复。在对选中的Nor flash阵列块进行块擦除操作之后，针对每一已进行块擦除操作的Nor flash阵列块进行块擦除修复，利用限流电路调节流过自身的电压，以调节流过被修复的Nor flash阵列块漏端和源端的电流。
步骤S502：根据调节后的Nor flash阵列块漏端和源端的电流，对选中的Norflash阵列块进行过擦除修复。
在具体实现步骤S502的过程中，利用调节后的被修复的Nor flash阵列块漏端和源端的电流调节选中的Nor flash阵列块的阈值电压，使得选中的Nor flash阵列块的阈值电压上升至预设正常电压范围，即对选中的Nor flash阵列块进行过擦除修复。
在本发明实施例中，通过限流电路调节被修复的Nor flash阵列块漏端和源端的电流，以对选中的Nor flash阵列块进行过擦除修复，可以同时批量对多个选中的Norflash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
基于上述图2示出的Nor flash存储阵列，本发明实施例还对应公开了一种Norflash过擦除的修复方法，如图6所示，该方法包括：
步骤S601：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，确定选中的Nor flash阵列块所处的位线BL和字线WL。
在具体实现步骤S601的过程中，确定选中的Nor flash阵列块在Nor flash存储阵列中所处的位线BL和字线WL。
需要说明的是，位线BL和字线WL的数量至少为一个。
步骤S602：将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，控制开关管断开，共源端VS处于浮空状态，根据位线BL的电压调节被修复的Norflash阵列块漏端和源端的电流。
在具体实现步骤S602的过程中，对选中的Nor flash阵列块所对应的位线BL和字线WL施加高压，此时选中的Nor flash阵列块所对应的位线BL和字线WL的电压不断增加，使位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，并控制开关管断开，共源端VS处于浮空状态，此时位线BL的电压对第一电容Cs充电，Nor flash阵列块10中形成漏端到源端的充电电流，同时漏端和源端对衬底端形成反向PN结偏置，漏端和源端也会出现反向PN结电流，从而调节Nor flash阵列块10漏端和源端的电流。
需要说明的是，预设第一电压的取值范围包括0V至10V；预设第二电压的取值范围包括0V至10V。
步骤S603：选中的Nor flash阵列块漏端和源端基于被修复Nor flash阵列块漏端和源端的电流产生的热电子，将热电子注入Nor flash阵列块的浮置栅极，使选中的Norflash阵列块的阈值电压上升至预设正常电压范围。
在具体实现步骤S603的过程中，选中的Nor flash阵列块漏端和源端基于被修复Nor flash阵列块漏端和源端的电流产生的热电子，此时选中的Nor flash阵列块会产生电荷，在选中的Nor flash阵列块的栅端电压的作用下跃迁至Nor flash阵列块的浮栅修复过擦除Nor flash阵列块的阈值电压，以使得Nor flash阵列块的阈值电压上升至预设正常电压范围。
在本发明实施例中，确定选中的Nor flash阵列块所处的位线和字线，将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，开关管断开，共源端处于浮空状态，根据位线BL的电压调节被修复的Nor flash阵列块漏端和源端的电流。电流流过选中的Nor flash阵列块会产生电荷，在选中的Nor flash阵列块的栅端电压的作用下跃迁至Nor flash阵列块的浮栅修复过擦除Nor flash阵列块的阈值电压。在本方案中，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
可选的，基于上述图6示出的Nor flash过擦除的修复方法的流程示意图，还可以采用其他的方式实现对选中的Nor flash阵列块进行过擦除修复。
第一种实施方式，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将Nor flash阵列块的栅端电压偏置预设第三电压，Nor flash阵列块的衬底端电压偏置预设第四电压，选中的Nor flash阵列块的漏端电压和源端电压置于浮空状态，控制开关管断开；基于FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，修复选中的Norflash阵列块。
第二种实施方式，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将选中的Nor flash阵列块的栅端偏置预设第三电压，选中的Nor flash阵列块的衬底端和源端的电压偏置预设第四电压，选中的Nor flash阵列块的漏端置于浮空状态，控制开关管断开；基于FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，修复选中的Norflash阵列块。
需要说明的是，选中的Nor flash阵列块衬底端的电压等于共源端VS的电压，且均偏置至预设第四电压。
第三种实施方式，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将Nor flash阵列块的栅端的电压偏置预设第三电压，Nor flash阵列块的衬底端电压和漏端电压偏置预设第四电压，Nor flash阵列块的源端置于浮空状态，控制开关管断开；基于FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，修复选中的Nor flash阵列块。
第四种实施方式，在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将Nor flash阵列块的栅端的电压偏置预设第三电压，Nor flash阵列块的衬底端电压、漏端电压和源端电压偏置第四电压，控制开关管断开；基于FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，修复选中的Nor flash阵列块。
需要说明的是，上述本申请实施例公开的Nor flash存储阵列中的各个单元具体的原理和执行过程，与上述本申请实施示出的Nor flash过擦除的修复方法相同，可参见上述本申请实施例公开的Nor flash存储阵列中相应的部分，这里不再进行赘述
在本发明实施例中，可以采用各种方式对选中的Nor flash阵列块进行过擦除修复。基于FN隧穿原理使Nor flash阵列块衬底端中的电子隧到浮置栅极，以修复选中的Norflash阵列块。在本方案中，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
基于上述图3示出的Nor flash存储阵列，本发明实施例还对应公开了一种Norflash过擦除的修复方法，如图7所示，该方法包括：
步骤S701：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，确定选中的Nor flash阵列块所处的位线BL和字线WL。
需要说明的是，步骤S701的具体实现过程与上述步骤S601的具体实现过程相同，可相互参见。
步骤S702：将位线BL的电压偏置至预设第一电压，字线WL的电压偏置至预设第二电压，控制开关管断开，共源端VS处于浮空状态，根据位线BL的电压和可调电容Ca，调节被修复Nor flash阵列块漏端和源端的电流。
在具体实现步骤S702的过程中，对选中的Nor flash阵列块所处的位线BL和字线WL施加高压，使每一条位线BL的电压均相同，且偏置至预设第一电压，每一条字线WL的电压均相同，且偏置至预设第二电压，控制开关断开，也就是说，共源端VS与地线断开，此时共源端VS处于浮空状态。基于位线BL的电压对第一电容Cs和可调电容Ca充电，Nor flash阵列块10中形成Nor flash阵列块10漏端到源端的充电电流，同时Nor flash阵列块10漏端和源端对衬底端形成反向PN结偏置，漏端和源端也会出现反向PN结电流，从而调节被修复Norflash阵列块漏端和源端的电流。
需要说明的是，可调电容的取值范围包括1pF～1uF。
步骤S703：选中的Nor flash阵列块漏端和源端基于被修复Nor flash阵列块漏端和源端的电流产生的热电子，将热电子注入Nor flash阵列块的浮置栅极，使选中的Norflash阵列块的阈值电压上升至预设正常电压范围。
需要说明的是，步骤S703的具体实现过程与上述步骤S603的具体实现过程相同，可相互参见。
在本发明实施例中，确定选中的Nor flash阵列块所处的位线和字线，确定选中的Nor flash阵列块所处的位线和字线；将位线的电压偏置至预设第一电压，字线的电压偏置至预设第二电压，控制开关管断开，共源端处于浮空状态，根据位线的电压调节被修复Norflash阵列块漏端和源端的电流。选中的Nor flash阵列块漏端和源端基于被修复Norflash阵列块漏端和源端的电流产生的热电子，将热电子注入Nor flash阵列块的浮置栅极，使选中的Nor flash阵列块的阈值电压上升至预设正常电压范围。在本方案中，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
基于上述图4示出的Nor flash存储阵列，本发明实施例还对应公开了一种Norflash过擦除的修复方法，如图8所示，该方法包括：
步骤S801：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，确定选中的Nor flash阵列块所处的位线BL和字线WL。
需要说明的是，步骤S801的具体实现过程与上述步骤S601的具体实现过程相同，可相互参见。
步骤S802：根据位线BL电压和限流电阻的电阻，以调节被修复Nor flash阵列块漏端和源端的电流。
在具体实现步骤S802的过程中，对选中的位线BL施加电压，没有被选中的位线BL的电压浮空，没有被选中的字线的电压偏置到0V，流过限流电阻的电流使共源端VS的电压升高，此时流过选中的Nor flash阵列块的电流会变小，没有被选中存储单元上漏电首先被关断，以调节被修复Nor flash阵列块漏端和源端的电流。
限流电阻的取值范围为100Ω至100KΩ。
步骤S803：选中的Nor flash阵列块漏端和源端基于被修复Nor flash阵列块漏端和源端的电流产生的热电子，将热电子注入Nor flash阵列块的浮置栅极，使选中的Norflash阵列块的阈值电压上升至预设正常电压范围。
需要说明的是，步骤S803的具体实现过程与上述步骤S603的具体实现过程相同，可相互参见。
在本发明实施例中，确定选中的Nor flash阵列块所处的位线和字线，通过限流电阻调节被修复Nor flash阵列块漏端和源端的电流。电流流过选中的Nor flash阵列块会产生电荷，在选中的Nor flash阵列块的栅端电压的作用下跃迁至Nor flash阵列块的浮栅修复过擦除Nor flash阵列块的阈值电压。在本方案中，可以同时批量对多个选中的Norflash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (13)
1.一种Nor flash过擦除的修复方法，应用于Nor flash存储阵列，所述Nor flash存储阵列包括多列Nor flash阵列块，每一列Nor flash阵列块的漏极连接相同的位线BL，每一行所述Nor flash阵列块的栅端连接相同的字线WL，每一行Nor flash阵列块的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容CS连接，且接地，其特征在于，所述Nor flash存储阵列还包括与所述共源端VS连接的限流电路，所述限流电路与所述第一电容CS并联，所述第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容，所述方法包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流；
根据调节后的所述Nor flash阵列块漏端和源端的电流，对所述选中的Nor flash阵列块进行过擦除修复。
2.根据权利1所述的方法，其特征在于，所述限流电路包括开关管，所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流，包括：
确定所述选中的Nor flash阵列块所处的位线BL和字线WL；
将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述被修复Nor flash阵列块漏端和源端的电流。
3.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管和可调电容Ca，所述可调电容Ca与所述第一电容CS并联，所述利用所述限流电路调节所述被修复Norflash阵列块漏端和源端的电流，包括：
确定所述选中的Nor flash阵列块所处的位线BL和字线WL；
将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述被修复Nor flash阵列块漏端和源端的电流。
4.根据权利要求1所述的方法，其特征在于，所述限流电路包括限流电阻，所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流，包括：
确定所述选中的Nor flash阵列块所处的位线BL和字线WL；
根据所述位线BL的电压和所述限流电阻的电阻，调节所述被修复Nor flash阵列块漏端和源端的电流。
5.根据权利要求2-4中任一项所述的方法，其特征在于，所述根据调节后的所述被修复Nor flash阵列块漏端和源端的电流，对所述选中的存储器进行编程修复，包括：
所述被修复Nor flash阵列块漏端和源端基于所述被修复Nor flash阵列块漏端和源端的电流产生的热电子，将所述热电子注入所述Nor flash阵列块的浮置栅极，使所述选中的Nor flash阵列块的阈值电压上升至正常电压范围。
6.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管，所述方法还包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述Nor flash阵列块的栅端电压偏置预设第三电压，所述Nor flash阵列块的衬底端电压偏置预设第四电压，所述选中的Nor flash阵列块的漏端电压和源端电压置于浮空状态，控制所述开关管断开；基于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Norflash阵列块。
7.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管，所述方法还包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述选中的Nor flash阵列块的栅端偏置预设第三电压，所述选中的Nor flash阵列块的衬底端和源端的电压偏置预设第四电压，所述选中的Nor flash阵列块的漏端置于浮空状态，控制所述开关管断开；基于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Nor flash阵列块。
8.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管，所述方法还包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述Nor flash阵列块的栅端的电压偏置预设第三电压，所述Nor flash阵列块的衬底端电压和漏端电压偏置预设第四电压，所述Nor flash阵列块的源端置于浮空状态，控制所述开关管断开；基于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Nor flash阵列块。
9.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管，所述方法还包括：
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述Nor flash阵列块的栅端的电压偏置预设第三电压，所述Nor flash阵列块的衬底端电压、漏端电压和源端电压偏置第四电压，控制所述开关管断开；
基于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Nor flash阵列块。
10.一种Nor flash存储阵列，其特征在于，所述Nor flash存储阵列包括多列Norflash阵列块，每一列Nor flash阵列块的漏极连接相同的位线BL，每一行所述Nor flash阵列块的栅端连接相同的字线WL，每一行Nor flash阵列块的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容CS连接，且接地，其特征在于，所述Nor flash存储阵列还包括与所述共源端VS连接的限流电路，所述限流电路与所述第一电容CS并联，第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容；
在对选中的Nor flash阵列块进行块擦除修复操作的过程中，所述Nor flash存储阵列利用所述限流电路调节被修复Nor flash阵列块漏端和源端的电流；并根据调节后的所述Nor flash阵列块漏端和源端的电流，对所述选中的Nor flash阵列块进行过擦除修复。
11.根据权利要求10所述的Nor flash存储阵列，其特征在于，所述限流电路包括开关管；
所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流的所述Nor flash存储阵列具体用于：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述被修复Norflash阵列块漏端和源端的电流。
12.根据权利要求10所述的Nor flash存储阵列，其特征在于，所述限流电路包括开关管和可调电容Ca，可调电容Ca与所述第一电容CS并联；
所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流的所述Nor flash存储阵列具体用于：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述被修复Nor flash阵列块漏端和源端的电流。
13.根据权利要求10所述的Nor flash存储阵列，其特征在于，所述限流电路包括限流电阻；
所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流的所述Nor flash存储阵列具体用于：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；根据所述位线BL的电压和所述限流电阻的电阻，调节所述被修复Nor flash阵列块漏端和源端的电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110087797.3A CN112908404A (zh) | 2021-01-22 | 2021-01-22 | Nor flash过擦除的修复方法及Nor flash存储阵列 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110087797.3A CN112908404A (zh) | 2021-01-22 | 2021-01-22 | Nor flash过擦除的修复方法及Nor flash存储阵列 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112908404A true CN112908404A (zh) | 2021-06-04 |
Family
ID=76116939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110087797.3A Pending CN112908404A (zh) | 2021-01-22 | 2021-01-22 | Nor flash过擦除的修复方法及Nor flash存储阵列 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112908404A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113470730A (zh) * | 2021-06-30 | 2021-10-01 | 恒烁半导体(合肥)股份有限公司 | 一种提升Nor Flash存储器存储性能的方法及装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122985A (en) * | 1990-04-16 | 1992-06-16 | Giovani Santin | Circuit and method for erasing eeprom memory arrays to prevent over-erased cells |
| US5856944A (en) * | 1995-11-13 | 1999-01-05 | Alliance Semiconductor Corporation | Self-converging over-erase repair method for flash EPROM |
| US6288945B1 (en) * | 1992-12-03 | 2001-09-11 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| CN1897160A (zh) * | 2005-07-15 | 2007-01-17 | 旺宏电子股份有限公司 | 包含存储单元与限流器的半导体元件 |
| CN104882165A (zh) * | 2014-02-27 | 2015-09-02 | 北京兆易创新科技股份有限公司 | Flash芯片及flash芯片的擦除方法 |
| CN105513642A (zh) * | 2014-09-24 | 2016-04-20 | 珠海创飞芯科技有限公司 | Otp存储器 |
| CN106601293A (zh) * | 2016-12-20 | 2017-04-26 | 合肥恒烁半导体有限公司 | 一种处理flash存储器中数据的方法及系统 |
| CN111192616A (zh) * | 2020-04-14 | 2020-05-22 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
| CN111627484A (zh) * | 2020-05-29 | 2020-09-04 | 珠海创飞芯科技有限公司 | Nor flash擦除干扰纠正方法及装置 |
| CN111667872A (zh) * | 2020-05-26 | 2020-09-15 | 深圳市芯天下技术有限公司 | 上电修复过擦除干扰的方法、系统、存储介质和终端设备 |
-
2021
- 2021-01-22 CN CN202110087797.3A patent/CN112908404A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122985A (en) * | 1990-04-16 | 1992-06-16 | Giovani Santin | Circuit and method for erasing eeprom memory arrays to prevent over-erased cells |
| US6288945B1 (en) * | 1992-12-03 | 2001-09-11 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US5856944A (en) * | 1995-11-13 | 1999-01-05 | Alliance Semiconductor Corporation | Self-converging over-erase repair method for flash EPROM |
| CN1897160A (zh) * | 2005-07-15 | 2007-01-17 | 旺宏电子股份有限公司 | 包含存储单元与限流器的半导体元件 |
| CN104882165A (zh) * | 2014-02-27 | 2015-09-02 | 北京兆易创新科技股份有限公司 | Flash芯片及flash芯片的擦除方法 |
| CN105513642A (zh) * | 2014-09-24 | 2016-04-20 | 珠海创飞芯科技有限公司 | Otp存储器 |
| CN106601293A (zh) * | 2016-12-20 | 2017-04-26 | 合肥恒烁半导体有限公司 | 一种处理flash存储器中数据的方法及系统 |
| CN111192616A (zh) * | 2020-04-14 | 2020-05-22 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
| CN111667872A (zh) * | 2020-05-26 | 2020-09-15 | 深圳市芯天下技术有限公司 | 上电修复过擦除干扰的方法、系统、存储介质和终端设备 |
| CN111627484A (zh) * | 2020-05-29 | 2020-09-04 | 珠海创飞芯科技有限公司 | Nor flash擦除干扰纠正方法及装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113470730A (zh) * | 2021-06-30 | 2021-10-01 | 恒烁半导体(合肥)股份有限公司 | 一种提升Nor Flash存储器存储性能的方法及装置 |
| CN113470730B (zh) * | 2021-06-30 | 2024-03-08 | 恒烁半导体(合肥)股份有限公司 | 一种提升Nor Flash存储器存储性能的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888773B2 (en) | Semiconductor memory device and erase method for memory array | |
| KR100761091B1 (ko) | 소프트 프로그래밍이 ｖｔ 분포의 폭을 좁힐 수 있게 하는 게이트 램핑 기술 | |
| JP2982670B2 (ja) | 不揮発性半導体記憶装置および記憶方法 | |
| JP3238574B2 (ja) | 不揮発性半導体記憶装置とその消去方法 | |
| JP3284358B2 (ja) | 不揮発性メモリ装置 | |
| KR100960352B1 (ko) | 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법 | |
| US6363013B1 (en) | Auto-stopped page soft-programming method with voltage limited component | |
| JP3869891B2 (ja) | 浮遊ゲートメモリセルプログラミング法 | |
| KR20040097313A (ko) | 알고리즘 다이내믹 기준 프로그래밍 | |
| JP5058461B2 (ja) | フラッシュメモリのための選択的消去方法 | |
| JP4593159B2 (ja) | 半導体装置 | |
| KR100257868B1 (ko) | 노어형 플래시 메모리 장치의 소거 방법 | |
| CN107204203B (zh) | 一种存储器阵列及其读、编程和擦除操作方法 | |
| JP2006107711A (ja) | 不揮発性メモリ装置及びそれのための高速検証方法 | |
| KR20090007119A (ko) | 비휘발성 메모리 소자의 동작 방법 | |
| US6469939B1 (en) | Flash memory device with increase of efficiency during an APDE (automatic program disturb after erase) process | |
| JP3202545B2 (ja) | 半導体記憶装置及びその設計方法 | |
| US20120243328A1 (en) | Nonvolatile semiconductor memory device and data erase method of the same | |
| JP3845051B2 (ja) | 不揮発性半導体メモリ | |
| US5862078A (en) | Mixed mode erase method to improve flash eeprom write/erase threshold closure | |
| US6285588B1 (en) | Erase scheme to tighten the threshold voltage distribution of EEPROM flash memory cells | |
| JPH05218357A (ja) | 電気的消去可能でプログラム可能な読出し専用メモリ | |
| CN112908404A (zh) | Nor flash过擦除的修复方法及Nor flash存储阵列 | |
| CN112863580A (zh) | 一种存储器的编程方法及存储器 | |
| JP3578478B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210604 |